CN113449256B - 基于忆阻器的可编程fft方法及其电路结构 - Google Patents

基于忆阻器的可编程fft方法及其电路结构 Download PDF

Info

Publication number
CN113449256B
CN113449256B CN202110787416.2A CN202110787416A CN113449256B CN 113449256 B CN113449256 B CN 113449256B CN 202110787416 A CN202110787416 A CN 202110787416A CN 113449256 B CN113449256 B CN 113449256B
Authority
CN
China
Prior art keywords
complex
circuit
output voltage
representing
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110787416.2A
Other languages
English (en)
Other versions
CN113449256A (zh
Inventor
洪庆辉
刘祎洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan University
Original Assignee
Hunan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan University filed Critical Hunan University
Priority to CN202110787416.2A priority Critical patent/CN113449256B/zh
Publication of CN113449256A publication Critical patent/CN113449256A/zh
Application granted granted Critical
Publication of CN113449256B publication Critical patent/CN113449256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及一种基于忆阻器的可编程FFT方法及其电路结构，属于信号分析与信号处理领域。将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。有益效果在于，采用电路的方式实现复数的加法、减法、乘法运算，继而基于忆阻器实现可编程FFT运算电路结构，提高了FFT的计算速度，同时该电路可复制性强，易于拓展，可实现大规模集成结构去进行序列长度更长的FFT运算。

Description

基于忆阻器的可编程FFT方法及其电路结构
技术领域
本发明涉及一种基于忆阻器的可编程FFT方法及其电路结构，属于信号分析与信号处理领域。
背景技术
在信号分析与信号处理领域，离散傅里叶变换(DFT)是一个非常重要的工具。但由于DFT的计算量与变换区间长度N的平方成正比，当N较大时，计算量非常大，因此在实际应用中使用更多的是快速傅里叶变换(FFT)，FFT是实现DFT的一种快速方法，两者是数字信号处理领域的核心组成部分。FFT算法形式多样，但总体上主要分为两大类：基于时间抽取(DIT)FFT和基于频率抽取(DIF)FFT，基于此可再分为基2、基4等方法。各算法的优缺点视不同的约束条件而不同。FFT在信号的频谱分析中广泛被使用，可以用软件实现，也可以用硬件实现，用软件方法实现便捷易行，并且随着DSP芯片运算能力的提高，其运算速度也有所加快，但在某些领域内，比如雷达信号、电子对抗、高速实时图像信号的频谱分析中，其速度仍满足不了要求，难以实现实时性。现有的大多数硬件实现方法采用的是FPGA实现的，该方法存在过高的逻辑级数，过重的流水等问题，因此本文提出了一种采用硬件电路结构的方法来实现FFT算法，并且该电路可通过有记忆特性的元器件，即忆阻器来实现可编程操作。
发明内容
本发明针对上述问题本文提出了一种全新的硬件解决方法，具体是指一种基于忆阻器的可编程FFT方法及其电路结构。
本发明通过以下技术方案实现，设变换区间长度为N的有限长序列x(n)的DFT表达式X(k)为：
上式中为旋转因子(k＝0,1,…,N-1)，其表达式为：
其中e是自然常数，其值约为2.71828，j是虚数单位；
旋转因子的计算方式：
在N点基2FFT算法中，其运算流图的级数M与N的关系为：
M＝log2 N (3)
第L级的旋转因子计算为：
其中J＝0,1,2…(2L-1-1) (4)
其中：L为运算流图中具体对应的级数，M为运算流图的总级数；
将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；
在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。
复数加法的电路实现方法如下：
设C＝V+Z D＝V-Z (5)
C,D,V,Z均为复数；
其中V＝VRe+VIm·j,Z＝ZRe+ZIm·j (6)
其中VRe表示复数V的实部，VIm表示复数V的虚部；ZRe表示复数Z的实部，ZIm表示复数Z的虚部；j表示虚数单位；
将式(6)代入式(5)得：
C＝V+Z＝(VRe+VIm·j)+(ZRe+ZIm·j)＝(VRe+ZRe)+(VIm+ZIm)·j (7)
D＝V-Z＝(VRe+VIm·j)-(ZRe+ZIm·j)＝(VRe-ZRe)+(VIm-ZIm)·j (8)
使用加法电路对两个复数V与W进行相加，在电路中用等量的电压表示复数的实部与虚部的值，并且将实部与虚部分开计算；由虚短、虚断以及附加电阻相等可知，加法电路的输出电
压为：CRe＝VRe+ZRe(CRe表示复数C的实部) (9)
同理得到：CIm＝VIm+ZIm(CIm表示复数C的虚部) (10)
该电路的输出电压CRe与CIm与式(7)相对应就是复数V与Z进行相加得到结果的实部与虚部的数值。
复数减法的电路实现方法如下：
使用减法电路对两个复数V与W进行相减，与加法电路的转换原理相同，只不过此处将加法电路改为减法电路，同样由虚短、虚断以及附加电阻相等可知，减法电路的输出电压为：
DRe＝VRe-ZRe(DRe表示复数D的实部) (11)
同理得：
DIm＝VIm-ZIm(DIm表示复数D的虚部) (12)
该电路的输出电压DRe与DIm与式(8)相对应就是复数V与Z进行相减得到结果的实部与虚部的数值。
复数的加减法运算电路简化方法如下：均保留四个输入电压VRe、ZRe、VIm、ZIm以及输出电压CRe、CIm与DRe、DIm，将中间部分封装成复数加法器Complex adder和复数减法器Complex subtraction。
复数乘法的电路实现方法如下：
E＝V·W (13)
E,V,W均为复数
其中V＝VRe+VIm·j,W＝WRe+WIm·j (14)
VRe表示复数V的实部，VIm表示复数V的虚部；WRe表示复数W的实部，WIm表示复数W的虚部；j表示虚数单位；
将式(14)代入式(13)中得：
E＝V·W＝(VRe+VIm·j)·(WRe+WIm·j)
＝(VRe·WRe-VIm·WIm)+(VRe·WIm+VIm·WRe)·j (15)
所示采用运算放大器实现复数的乘法运算，在式(15)中，将VRe与VIm的等量数值视为电路的输入电压，WRe与WIm视为放大系数；
采用反相放大器对输入电压进行放大，由虚短、虚断可知其输出电压的计算公式为：
(Vo为输出电压，Vi为输入电压，R1与R2为电阻阻值) (16)
假设复数W的实部WRe与虚部WIm均为负数，电阻R的值均为1K；其输出电压的计算公式为：
其中Vo1与Vo2是输出电压，R为电阻阻值；
M1与M2代表忆阻器的阻值
由于复数W的实部WRe与虚部WIm均为负数，故数值VRe与WRe相乘的结果为复数乘法第一部分电路的输出Vo1，即：
数值VIm与WIm相乘的结果为复数乘法第一部分电路的输出Vo2，即：
复数乘法第二部分为减法电路，完成的运算为：
ERe表示复数E的实部；
故由以上过程可知电路的输出电压ERe与式(11)中复数E的实部的计算结果相等，即：
同理，在复数乘法第三部分中其输出电压的计算公式为：
其中M1与M2代表忆阻器的阻值：继而有：
复数乘法第四部分中是一个加法电路，完成的运算为：
EIm表示复数E的虚部；
故由以上过程可知电路的输出电压EIm与式(11)中复数E的虚部的计算结果相等，即：
复数乘法电路可以完整的实现复数的乘法运算，WRe与WIm均为负数。
第一部分所示电路为反相放大电路，对输入电压VRe放大倍得到输出电压Vo1，对输入电压VIm放大/>倍得到输出电压Vo2；第二部分电路为减法电路，将第一部分得到的输出电压Vo1和Vo2相减得到最后的输出电压ERe；第三部分所示电路为反相放大电路，输入的电压与第一部分输入的电压一样，均为VRe和VIm，对输入电压VRe放大/>倍得到输出电压Vo3，对输入电压VIm放大/>倍得到输出电压Vo4；第四部分电路为加法电路，将第三部分得到的输出电压Vo3和Vo4相加得到最后的输出电压EIm；整个电路最终的两个输出电压ERe与EIm分别表示复数E的实部与虚部，因此该电路可以实现复数的乘法运算。
当WRe为正数,WIm为负数时，在第一个和第四个反相放大器后面乘上一个值为-1的系数，起到改变符号的作用，其最终的输出为：
其中Vo1与Vo4是输出电压，R为电阻阻值；M1代表忆阻器的阻值故有：
保留输入电压VRe与VIm以及输出电压ERe与EIm，将忆阻器保留在乘法器外部便于调节，将中间部分封装成复数乘法器1，Complex multiplier1；和复数乘法器2，Complexmultiplier2。
本发明还包括以下电路结构：一个8点基于时间抽取的基2FFT的运算流分为输入、第一级蝶形运算、第二级蝶形运算、第三级蝶形运算、输出五部分；
输入电压为V0…V7(V0…V7代表一组实数序列)，采取倒序的输入方式，由于第一级的输入全部为实数且旋转因子均为1，所以在第一级中只采用加法电路与减法电路做蝶形运算，第一级计算所得结果也均为实数；在第二级中旋转因子故在对应位置使用复数乘法器1Complex multiplier1，之后再使用复数加法器、复数减法器进行运算，在这里为了统一电路规格，在第二级及之后的电路均使用复数加法器、复数减法器进行运算；在第三级中旋转因子/>故根据旋转因子的符号特性在/>位置使用复数乘法器1Complex multiplier1，在/>位置使用复数乘法器2Complex multiplier2，之后再使用复数加法器、复数减法器进行运算。最后得到该电路的输出为8组电压，每组电压分为实部电压和虚部电压，其含义代表对应实数所做快速傅里叶变换得到数值的实部与虚部。
本发明还包括以下电路结构：当输入序列长度为16时，将之前所设计的8点基2FFT运算电路模块A复制放到下面，改变输入并让其乘以第四级的旋转因子模块B，之后再进行该级蝶形运算中的加减运算即可实现16点的FFT运算。同理，当输入序列长度为N时，N满足N＝2M，M是正整数。
本发明的有益效果在于，采用电路的方式实现复数的加法、减法、乘法运算，继而基于忆阻器实现可编程FFT运算电路结构，提高了FFT的计算速度，同时基于忆阻器的特点使得电路可编程，该电路可复制性强，易于拓展，可实现大规模集成结构去进行序列长度更长的采样信号与FFT运算。
附图说明
图1为输入为倒序的8点FFT运算流图(DIT)。
图2为复数加法电路图。
图3为复数减法电路图。
图4为复数加减法电路简化模型。
图5为复数乘法电路图(一)。
图6为反相放大器电路图。
图7为复数乘法电路图(二)。
图8为复数乘法电路图简化模型。
图9为8点基2FFT运算电路简化模型。
图10为基于图9的N点基2FFT运算电路简化模型。
具体实施方式
下面结合附图1至10对本发明的优选实施例作进一步说明，设变换区间长度为N的有限长序列x(n)的DFT表达式X(k)为：
上式中为旋转因子(k＝0,1,…,N-1)，其表达式为：
其中e是自然常数，其值约为2.71828，j是虚数单位；
旋转因子的计算方式：
在N点基2FFT算法中，其运算流图的级数M与N的关系为：
M＝log2 N (3)
第L级的旋转因子计算为：
其中J＝0,1,2…(2L-1-1)(4)
其中：L为运算流图中具体对应的级数，M为运算流图的总级数；
将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；
在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量。
复数加法的电路实现方法如下：
设C＝V+Z D＝V-Z(5)
C,D,V,Z均为复数；
其中V＝VRe+VIm·j,Z＝ZRe+ZIm·j(6)
其中VRe表示复数V的实部，VIm表示复数V的虚部；ZRe表示复数Z的实部，ZIm表示复数Z的虚部；j表示虚数单位；
将式(6)代入式(5)得：
C＝V+Z＝(VRe+VIm·j)+(ZRe+ZIm·j)＝(VRe+ZRe)+(VIm+ZIm)·j (7)
D＝V-Z＝(VRe+VIm·j)-(ZRe+ZIm·j)＝(VRe-ZRe)+(VIm-ZIm)·j (8)
使用加法电路对两个复数V与W进行相加，在电路中用等量的电压表示复数的实部与虚部的值，并且将实部与虚部分开计算；由虚短、虚断以及附加电阻相等可知，加法电路的输出电压为：CRe＝VRe+ZRe(CRe表示复数C的实部)(9)
同理得到：CIm＝VIm+ZIm(CIm表示复数C的虚部)(10)
该电路的输出电压CRe与CIm与式(7)相对应就是复数V与Z进行相加得到结果的实部与虚部的数值。
复数减法的电路实现方法如下：
使用减法电路对两个复数V与W进行相减，与加法电路的转换原理相同，只不过此处将加法电路改为减法电路，同样由虚短、虚断以及附加电阻相等可知，减法电路的输出电压为：DRe＝VRe-ZRe (DRe表示复数D的实部) (11)
同理得：
DIm＝VIm-ZIm (DIm表示复数D的虚部) (12)
该电路的输出电压DRe与DIm与式(8)相对应就是复数V与Z进行相减得到结果的实部与虚部的数值。
复数的加减法运算电路简化方法如下：均保留四个输入电压VRe、ZRe、VIm、ZIm以及输出电压CRe、CIm与DRe、DIm，将中间部分封装成复数加法器Complex adder和复数减法器Complex subtraction。
复数乘法的电路实现方法如下：
E＝V·W (E,V,W均为复数) (13)
其中V＝VRe+VIm·j,W＝WRe+WIm·j(14)
VRe表示复数V的实部，VIm表示复数V的虚部；WRe表示复数W的实部，WIm表示复数W的虚部；j表示虚数单位；
将式(14)代入式(13)中得：
E＝V·W＝(VRe+VIm·j)·(WRe+WIm·j)
＝(VRe·WRe-VIm·WIm)+(VRe·WIm+VIm·WRe)·j (15)
所示采用运算放大器实现复数的乘法运算，在式(15)中，将VRe与VIm的等量数值视为电路的输入电压，WRe与WIm视为放大系数；
采用反相放大器对输入电压进行放大，由虚短、虚断可知其输出电压的计算公式为：(Vo为输出电压，Vi为输入电压，R1与R2为电阻阻值)(16)
假设复数W的实部WRe与虚部WIm均为负数，图5中电阻R的值均为1K；如图5中第一部分所示，其输出电压的计算公式为：
其中Vo1与Vo2是输出电压，R为电阻阻值；
M1与M2代表忆阻器的阻值由于复数W的实部WRe与虚部WIm均为负数，故数值VRe与WRe相乘的结果为第一部分中电路的输出Vo1，即：
数值VIm与WIm相乘的结果为图5中第一部分电路的输出Vo2，即：
图5中第二部分电路是一个减法电路，完成的运算为：
ERe表示复数E的实部；
故由以上过程可知电路的输出电压ERe与式(11)中复数E的实部的计算结果相等，即：
同理，在图5中第三部分其输出电压的计算公式为：
其中Vo3与Vo4是输出电压，R为电阻阻值；
M1与M2代表忆阻器的阻值：
继而有：
图5中第四部分是一个加法电路，完成的运算为：
EIm表示复数E的虚部；
故由以上过程可知电路的输出电压EIm与式(11)中复数E的虚部的计算结果相等，即：
因此图5所示复数乘法电路可以完整的实现复数的乘法运算，WRe与WIm均为负数。
图5第一部分所示电路为反相放大电路，对输入电压VRe放大倍得到输出电压Vo1，对输入电压VIm放大/>倍得到输出电压Vo2；第二部分电路为减法电路，将第一部分得到的输出电压Vo1和Vo2相减得到最后的输出电压ERe；第三部分所示电路为反相放大电路，输入的电压与第一部分输入的电压一样，均为VRe和VIm，对输入电压VRe放大/>倍得到输出电压Vo3，对输入电压VIm放大/>倍得到输出电压Vo4；第四部分电路为加法电路，将第三部分得到的输出电压Vo3和Vo4相加得到最后的输出电压EIm；整个电路最终的两个输出电压ERe与EIm分别表示复数E的实部与虚部，因此该电路可以实现复数的乘法运算。
当WRe为正数,WIm为负数时如图7所示，在第一个和第四个反相放大器后面乘上一个值为-1的系数，起到改变符号的作用，其最终的输出为：
其中Vo1与Vo4是输出电压，R为电阻阻值；M1代表忆阻器的阻值故有：
据忆阻器的记忆特性可以将旋转因子当做乘法电路的调节系数存储在忆阻器中，并根据需求进行调用，实现了可编程操作。上述两种复数乘法电路简化模型如图8所示，保留输入电压VRe与VIm以及输出电压ERe与EIm，将忆阻器保留在乘法器外部便于调节，将中间部分封装成复数乘法器1(Complex multiplier1)和复数乘法器2(Complex multiplier2)。
本发明还包括以下电路结构：一个8点基于时间抽取的基2FFT的运算流分为输入、第一级蝶形运算、第二级蝶形运算、第三级蝶形运算、输出五部分，如同7所示；
输入电压为V0…V7(V0…V7代表一组实数序列)，采取倒序的输入方式，由于第一级的输入全部为实数且旋转因子均为1，所以在第一级中只采用加法电路与减法电路做蝶形运算，第一级计算所得结果也均为实数；在第二级中旋转因子故在对应位置使用复数乘法器1Complex multiplier1，之后再使用复数加法器、复数减法器进行运算，在这里为了统一电路规格，在第二级及之后的电路均使用复数加法器、复数减法器进行运算；在第三级中旋转因子/>故根据旋转因子的符号特性在/>位置使用复数乘法器1Complex multiplier1，在/>位置使用复数乘法器2Complex multiplier2，之后再使用复数加法器、复数减法器进行运算。最后得到该电路的输出为8组电压，每组电压分为实部电压和虚部电压，其含义代表对应实数所做快速傅里叶变换得到数值的实部与虚部。
本发明还包括以下电路结构：当输入序列长度为16时，如图10所示，将之前所设计的8点基2FFT运算电路模块A复制放到下面，改变输入并让其乘以第四级的旋转因子模块B，之后再进行该级蝶形运算中的加减运算即可实现16点的FFT运算。同理，当输入序列长度为N时，N满足N＝2M，M是正整数，即可通过该方法直接进行电路的扩展操作，便捷高效。

Claims (7)

1.基于忆阻器的可编程FFT方法，其特征在于，
设变换区间长度为N的有限长序列x(n)的DFT表达式X(k)为：
上式中为旋转因子：k＝0,1,…,N-1，其表达式为：
其中e是自然常数，j是虚数单位；
旋转因子的计算方式：
在N点基2FFT算法中，其运算流图的级数M与N的关系为：
M＝log2 N (3)
第L级的旋转因子计算为：
其中J＝0,1,2…，2L-1-1(4)
其中：L为运算流图中具体对应的级数，M为运算流图的总级数；
将N点的DFT分解为几个较短的DFT，减少乘法次数；将旋转因子的周期性和对称性等性质，减少DFT的运算次数；从而对DFT算法进行简化；
在基于时间抽取的FFT算法中，将输入序列x(n)在时域上的次序按照奇偶抽取，对于一个长度为N＝2M的序列的DFT运算，M取正整数，对其进行M次分解，即为M级，最后变成一组2点DFT运算的组合，降低运算量；
复数加法的电路实现方法如下：
设C＝V+Z D＝V-Z(5)
C,D,V,Z均为复数；
其中V＝VRe+VIm·j,Z＝ZRe+ZIm·j(6)
其中VRe表示复数V的实部，VIm表示复数V的虚部；ZRe表示复数Z的实部，ZIm表示复数Z的虚部；j表示虚数单位；
将式(6)代入式(5)得：
C＝V+Z＝(VRe+VIm·j)+(ZRe+ZIm·j)＝(VRe+ZRe)+(VIm+ZIm)·j (7)
D＝V-Z＝(VRe+VIm·j)-(ZRe+ZIm·j)＝(VRe-ZRe)+(VIm-ZIm)·j (8)
使用加法电路对两个复数V与W进行相加，在电路中用等量的电压表示复数的实部与虚部的值，并且将实部与虚部分开计算；由虚短、虚断以及附加电阻相等可知，加法电路的输出电压为：CRe＝VRe+ZRe(9)
CRe表示复数C的实部；
同理得到：CIm＝VIm+ZIm(10)
CIm表示复数C的虚部；
该电路的输出电压CRe与CIm与式(7)相对应就是复数V与Z进行相加得到结果的实部与虚部的数值；
复数减法的电路实现方法如下：
使用减法电路对两个复数V与W进行相减，与加法电路的转换原理相同，只不过此处将加法电路改为减法电路，同样由虚短、虚断以及附加电阻相等可知，减法电路的输出电压为：DRe＝VRe-ZRe (11)
DRe表示复数D的实部；同理得：
DIm＝VIm-ZIm (12)
DIm表示复数D的虚部；
该电路的输出电压DRe与DIm与式(8)相对应就是复数V与Z进行相减得到结果的实部与虚部的数值。
2.根据权利要求1所述的基于忆阻器的可编程FFT方法，其特征在于，
复数的加减法运算电路简化方法如下：均保留四个输入电压VRe、ZRe、VIm、ZIm以及输出电压CRe、CIm与DRe、DIm，将中间部分封装成复数加法器Complex adder和复数减法器Complexsubtraction。
3.根据权利要求1所述的基于忆阻器的可编程FFT方法，其特征在于，复数乘法的电路实现方法如下：
E＝V·W (13)
E,V,W均为复数
其中V＝VRe+VIm·j,W＝WRe+WIm·j(14)
VRe表示复数V的实部，VIm表示复数V的虚部；WRe表示复数W的实部，WIm表示复数W的虚部；j表示虚数单位；
将式(14)代入式(13)中得：
E＝V·W＝(VRe+VIm·j)·(WRe+WIm·j)
＝(VRe·WRe-VIm·WIm)+(VRe·WIm+VIm·WRe)·j (15)
所示采用运算放大器实现复数的乘法运算，在式(15)中，将VRe与VIm的等量数值视为电路的输入电压，WRe与WIm视为放大系数；
采用反相放大器对输入电压进行放大，由虚短、虚断可知其输出电压的计算公式为：
Vo为输出电压，Vi为输入电压，R1与R2为电阻阻值；
假设复数W的实部WRe与虚部WIm均为负数，电阻R的值均为1K；其输出电压的计算公式为：
其中Vo1与Vo2是输出电压，R为电阻阻值；
M1与M2代表忆阻器的阻值，
由于复数W的实部WRe与虚部WIm均为负数，故数值VRe与WRe相乘的结果为复数乘法第一部分电路的输出Vo1，即：
数值VIm与WIm相乘的结果为复数乘法第一部分电路的输出Vo2，即：
复数乘法第二部分为减法电路，完成的运算为：
ERe表示复数E的实部；
故由以上过程可知电路的输出电压ERe与式(11)中复数E的实部的计算结果相等，即：
同理，在复数乘法第三部分中其输出电压的计算公式为：
其中Vo3与Vo4是输出电压，R为电阻阻值；
M1与M2代表忆阻器的阻值：
继而有：
复数乘法第四部分中是一个加法电路，完成的运算为：
EIm表示复数E的虚部；
故由以上过程可知电路的输出电压EIm与式(11)中复数E的虚部的计算结果相等，即：
复数乘法电路可以完整的实现复数的乘法运算，WRe与WIm均为负数。
4.根据权利要求3所述的基于忆阻器的可编程FFT方法，其特征在于，
第一部分所示电路为反相放大电路，对输入电压VRe放大倍得到输出电压Vo1，对输入电压VIm放大/>倍得到输出电压Vo2；第二部分电路为减法电路，将第一部分得到的输出电压Vo1和Vo2相减得到最后的输出电压ERe；第三部分所示电路为反相放大电路，输入的电压与第一部分输入的电压一样，均为VRe和VIm，对输入电压VRe放大/>倍得到输出电压Vo3，对输入电压VIm放大/>倍得到输出电压Vo4；第四部分电路为加法电路，将第三部分得到的输出电压Vo3和Vo4相加得到最后的输出电压EIm；整个电路最终的两个输出电压ERe与EIm分别表示复数E的实部与虚部，因此该电路可以实现复数的乘法运算。
5.根据权利要求3所述的基于忆阻器的可编程FFT方法，其特征在于，
当WRe为正数,WIm为负数时，在第一个和第四个反相放大器后面乘上一个值为-1的系数，起到改变符号的作用，其最终的输出为：
其中Vo1与Vo4是输出电压，R为电阻阻值；M1代表忆阻器的阻值故有：
保留输入电压VRe与VIm以及输出电压ERe与EIm，将忆阻器保留在乘法器外部便于调节，将中间部分封装成复数乘法器1，Complex multiplier1；和复数乘法器2，Complexmultiplier2。
6.根据权利要求1所述的基于忆阻器的可编程FFT方法，其特征在于还包括以下电路结构：一个8点基于时间抽取的基2FFT的运算流分为输入、第一级蝶形运算、第二级蝶形运算、第三级蝶形运算、输出五部分；
输入电压为V0…V7，V0…V7代表一组实数序列，采取倒序的输入方式，由于第一级的输入全部为实数且旋转因子均为1，所以在第一级中只采用加法电路与减法电路做蝶形运算，第一级计算所得结果也均为实数；在第二级中旋转因子故在对应位置使用复数乘法器1Complex multiplier1，之后再使用复数加法器、复数减法器进行运算，在这里为了统一电路规格，在第二级及之后的电路均使用复数加法器、复数减法器进行运算；在第三级中旋转因子/>故根据旋转因子的符号特性在/>位置使用复数乘法器1Complex multiplier1，在/>位置使用复数乘法器2Complex multiplier2，之后再使用复数加法器、复数减法器进行运算；最后得到该电路的输出为8组电压，每组电压分为实部电压和虚部电压，其含义代表对应实数所做快速傅里叶变换得到数值的实部与虚部。
7.根据权利要求6所述的基于忆阻器的可编程FFT方法，其特征在于还包括以下电路结构：
当输入序列长度为16时，将之前所设计的8点基2FFT运算电路模块A复制放到下面，改变输入并让其乘以第四级的旋转因子模块B，之后再进行该级蝶形运算中的加减运算即可实现16点的FFT运算；同理，当输入序列长度为N时，N满足N＝2M，M是正整数。
CN202110787416.2A 2021-07-13 2021-07-13 基于忆阻器的可编程fft方法及其电路结构 Active CN113449256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110787416.2A CN113449256B (zh) 2021-07-13 2021-07-13 基于忆阻器的可编程fft方法及其电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110787416.2A CN113449256B (zh) 2021-07-13 2021-07-13 基于忆阻器的可编程fft方法及其电路结构

Publications (2)

Publication Number Publication Date
CN113449256A CN113449256A (zh) 2021-09-28
CN113449256B true CN113449256B (zh) 2023-08-18

Family

ID=77815931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110787416.2A Active CN113449256B (zh) 2021-07-13 2021-07-13 基于忆阻器的可编程fft方法及其电路结构

Country Status (1)

Country Link
CN (1) CN113449256B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765709A (zh) * 2019-10-15 2020-02-07 天津大学 一种基于fpga的基2-2快速傅里叶变换硬件设计方法
CN111125616A (zh) * 2019-12-09 2020-05-08 华中科技大学 一种二维离散傅里叶变换运算电路及运算方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3286762A4 (en) * 2016-02-25 2018-04-18 Hewlett-Packard Enterprise Development LP Performing complex multiply-accumulate operations
US10867239B2 (en) * 2017-12-29 2020-12-15 Spero Devices, Inc. Digital architecture supporting analog co-processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110765709A (zh) * 2019-10-15 2020-02-07 天津大学 一种基于fpga的基2-2快速傅里叶变换硬件设计方法
CN111125616A (zh) * 2019-12-09 2020-05-08 华中科技大学 一种二维离散傅里叶变换运算电路及运算方法

Also Published As

Publication number Publication date
CN113449256A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
Chandra Sign/logarithm arithmetic for FFT implementation
Blahut Fast algorithms for signal processing
Qureshi et al. Generation of all radix-2 fast Fourier transform algorithms using binary trees
US4275452A (en) Simplified fast fourier transform butterfly arithmetic unit
JP4295777B2 (ja) 高速フーリエ変換回路及び高速フーリエ変換方法
US5491652A (en) Fast Fourier transform address generator
Wang et al. Recursive algorithms for the forward and inverse discrete cosine transform with arbitrary length
CN112231626A (zh) 一种fft处理器
CN113449256B (zh) 基于忆阻器的可编程fft方法及其电路结构
Singh et al. Design of radix 2 butterfly structure using vedic multiplier and CLA on xilinx
Sekhar et al. Radix-2 decimation-in-frequency algorithm for the computation of the real-valued FFT
Mankar et al. FPGA implementation of 16-point radix-4 complex FFT core using NEDA
Takala et al. Butterfly unit supporting radix-4 and radix-2 FFT
JP3727406B2 (ja) 関数変換演算器
CN110807169B (zh) 一种用于音频信号的快速处理方法
KR20080040978A (ko) 병렬 구조 및 파이프라인 방식을 이용한 Ｒａｄｉｘ 2의4승 고속 푸리에 변환 프로세서
Linzer On the stability of transform-based circular deconvolution
Sadaghiani et al. Hardware implementation of high speed Bartlett spectral density estimator based on R4MDC FFT
JP3872724B2 (ja) 高速フーリエ変換のための回転因子表およびそれを用いた高速フーリエ変換装置
US20030074383A1 (en) Shared multiplication in signal processing transforms
US20030212721A1 (en) Architecture for performing fast fourier transforms and inverse fast fourier transforms
Pyrgas et al. An FPGA design for the two-band fast discrete Hartley transform
Jha et al. A Faster DFT Algorithm for Specific Binary Pulse Sequences
Kannan et al. Low power hardware implementation of high speed FFT core
Bhosale et al. Optimization of Partial Products in Modified Booth Multiplier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant