CN113435147B - 集总参数型负群时延电路及芯片 - Google Patents
集总参数型负群时延电路及芯片 Download PDFInfo
- Publication number
- CN113435147B CN113435147B CN202110542841.5A CN202110542841A CN113435147B CN 113435147 B CN113435147 B CN 113435147B CN 202110542841 A CN202110542841 A CN 202110542841A CN 113435147 B CN113435147 B CN 113435147B
- Authority
- CN
- China
- Prior art keywords
- negative group
- group delay
- circuit
- delay circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 6
- 238000005516 engineering process Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/337—Design optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
Abstract
本发明公开了一种集总参数型负群时延电路及芯片，所述集总参数型负群时延电路的NGD网络包括按照特定的连接关系连接在输入端口和输出端口之间的八个电阻R1‑R8和八个电容C1‑C8，电路形成了集总参数形式，且没有采用电感结构，较好的实现了小型化的低频NGD性能。
Description
技术领域
本发明涉及负群时延电路技术，尤其涉及一种集总参数型负群时延电路及芯片。
背景技术
负群时延是指某一电路的传输相位随着频率的增加而增加的电路，现有负群时延电路主要采用几种方式：
(1)耦合式
耦合式NGD电路技术是一种利用微波毫米波信号耦合传输线特性，利用S参数矩阵，提取出系统的群时延时间与耦合系数、传输相移和增益之间的关系，从而指导电路的设计。该技术的寄生参数较小、较适用于微波毫米波工作频段应用，同时与三维集成技术使用时，可以大大减小体积，节约成本。然而，从目前的研究现状来看，基于耦合式NGD电路的带宽相对较窄，有效拓展工作带宽的方式尚未出现，当设计出现一定工艺偏差时极易发生频偏的现象，这一缺陷也限制了其在宽带系统中的应用。同时电路的耦合线尺寸与电路的工作频率相关，通常长度为λ/4，这意味着当低频工作的时候，电路的波长极长，以现有的芯片加工工艺难以实现如此大的芯片面积，所有的研究现状也都是基于PCB板电路进行设计的。
(2)分支线式
分支线式NGD电路是一种基于分布式微波传输线的技术，通过将微带线中引入了开路/短路支节，改变了系统响应的传输函数，通过推导出群时延时间与分支线特征阻抗和电尺寸之间的关系来指导电路的设计。该技术使用分布式参数实现，同样有着寄生参数小的优势。然而，分支线结构相较于耦合式电路而言带宽有所增宽，但是在实际应用中依然稍显偏窄，同时电路的分支线同样与频率相关，通常长度也为λ/4，这意味着当低频工作的时候，电路的波长极长，以现有的芯片加工工艺难以实现如此大的芯片面积，所有的研究现状也都是基于PCB板电路进行设计的。
(3)集总参数型
集总参数型NGD电路研究内容相对较少，通常采用的实现方式是与分布式参数相结合，通过设计级联RC网络来实现电路的NGD响应。电路的优势在于调试方便，结构简单，工艺成熟，同时在低频段也具有良好的性能。然而，虽然该种方式可以在低频应用中得以应用，但是在集总元件中现有的电路均含有电感作为匹配，这意味着当频率较低的时候必须使用较大的电感值才能实现所要的电路性能，但是大的电感同样意味着极大的芯片面积，在极低的频率的时候同样难以实现。
现有的技术存在的以上缺陷，极大程度地限制了在频率较低的条件下负群时延电路的应用。
发明内容
本发明的目的在于至少解决上述的部分问题，提供一种集总参数型负群时延电路，以及基于该电路的超宽带高集成度低频负群时延芯片。
发明的目的是这样实现的，一种集总参数型负群时延电路，所述集总参数型负群时延电路的NGD网络包括连接在输入端口和输出端口之间的八个电阻R1-R8和八个电容C1-C8；
其中，所述输入端口分别与R1的一端、C1的一端、R2的一端和C2的一端相连；R1的另一端分别与R5的一端、C5的一端和C4的一端相连；C1的另一端分别与R2的另一端、R6的一端和C6的一端相连；C2的另一端分别与R3的一端、R7的一端和C7的一端相连；R3的另一端、C3的一端、R4的一端和C4的另一端共同连接在R11的一端，R11的另一端接地；C3的另一端分别与R4的另一端、R8的一端和C8的一端相连；C5的另一端与R6的另一端相连，C6的另一端与R7的另一端相连，C7的另一端与R8的另一端相连；C8的另一端和R5的另一端共同连接所述输出端口。
作为优化的，R1＝R2＝R3＝R4，R5＝R6＝R7＝R8，C1＝C2＝C3＝C4，C5＝C6＝C7＝C8。
作为优化的，所述输入端口还连接有电阻R9，所述输出端口还连接有电阻R10，电阻R9和R10的另一端接地。
作为优化的，电阻R9、R10和R11的阻值均配置为50欧姆。
本发明还提供一种超宽带高集成度低频负群时延芯片，芯片上设置有以上所述的集总参数型负群时延电路。
本发明的显著进步性至少体现在：
相比现有的采用PCB+电感元件的形式，所提出的一种集总参数型负群时延电路及芯片，主要优势是在采用了集总参数形式的同时并没有采用电感结构。电感在微波芯片加工工艺中往往占据着最大的面积，特别是在工作频率较低的时候，电感的尺寸将会十分巨大，没有采用电感则意味着即使电路的工作频率很低的时候，也不会出现大面积线圈电感，从而使得本发明所提出的电路可以有效地使用现有的芯片加工工艺实现，可有效地解决了当工作频率较低的时候无法实现NGD芯片的难题。
附图说明
图1为本发明一种实施例的集总参数型负群时延电路的原理图；
图2为图1实施例赋值后的示意图；
图3为本发明另一实施例的集总参数型负群时延电路的原理图；
图4为实施例的NGD性能测试结果图；
图5为插入损耗(S21)测试结果图；
图6为输入回波(S11)测试结果图；
图7为输出回波(S22)测试结果图。
具体实施方式
下面结合附图对本发明作进一步的阐述说明，应该说明的是，本发明的实施方式并不限于所提供的实施例。
参阅图1-7所示，本发明提供如下实施例：
参阅图1所示，在本实施例方案中，提供一种集总参数型负群时延电路，所述集总参数型负群时延电路的NGD网络包括连接在输入端口和输出端口之间的八个电阻R1-R8和八个电容C1-C8；
其中，所述输入端口分别与R1的一端、C1的一端、R2的一端和C2的一端相连；R1的另一端分别与R5的一端、C5的一端和C4的一端相连；C1的另一端分别与R2的另一端、R6的一端和C6的一端相连；C2的另一端分别与R3的一端、R7的一端和C7的一端相连；R3的另一端、C3的一端、R4的一端和C4的另一端共同连接在R11的一端，R11的另一端接地；C3的另一端分别与R4的另一端、R8的一端和C8的一端相连；C5的另一端与R6的另一端相连，C6的另一端与R7的另一端相连，C7的另一端与R8的另一端相连；C8的另一端和R5的另一端共同连接所述输出端口。
作为进一步优选的实施方式，R1＝R2＝R3＝R4，R5＝R6＝R7＝R8，C1＝C2＝C3＝C4，C5＝C6＝C7＝C8。参阅图2所示，赋值R1、R2、R3和R4的电阻值均为Ra，赋值R5、R6、R7和R8的电阻值为Rb，赋值电容C1、C2、C3和C4的电容值为Ca，赋值电容C5、C6、C7和C8的电容值为Cb，R11为平衡输入端口的平衡电阻，R11＝R0＝50Ω。图2中还标识出了电路中的节点，圆圈中的数字表示电路中节点的序号。
下面结合图2，对电路进行分析，提供一种确定Ra、Rb、Ca、和Cb的方法。图2电路中，可把电容当成一种电抗元件，设立中间变量Ca和Cb的阻抗(Rca和Rcb)为：
再设中间变量，Ra和Ca的并联阻抗Rp为：
再设中间变量，Rb和Cb的串联阻抗Rs为：
以上各式中，ω为电路角频率，j表示虚数单位。对图2中电路应用基尔霍夫电流定律，即电路中任一个节点上，流入节点的电流之和等于流出节点的电流之和，建立七个方程：
(V2-V3)/Rb＝(V3-V4)/Rs+(V3-V7)/Rca+(V3-V1)/Ra
(V3-V4)/Rs+(V1-V4)/Rp＝(V4-V5)/Rs
(V1-V5)/Rca+(V4-V5)/Rs＝(V5-V7)/Ra+(V5-V6)/Rs
(V3-V7)/Rca+(V5-V7)/Ra＝(V7-V6)/Rp+V7/R0
(V5-V6)/Rs+(V7-V6)/Rp+(V2-V6)/Rcb＝0
I1＝(V1-V4)/Rp+(V1-V5)/Rca+(V1-V3)/Ra
I2＝(V2-V3)/Rb+(V2-V6)/Rcb
以上式中，VX代表了第X(X＝1～7)节点的电压，I1代表了从输入端口(Input)输入的电流，I2代表了从输出端口(Output)输入的电流。即上述线性方程组有九个未知量，为九元一次方程组，根据二端口ABCD矩阵(转移矩阵)的计算公式
可以看出，ABCD四个值为九元一次方程组的两个未知量的比，并且可以通过限制条件(V1/V2/I1/I2＝0)消减掉一个未知量，即最终问题化为通过7个一元方程确定八个未知量中的某两个之比，在数学计算中可以轻而易举算出，即微波网络的ABCD矩阵可以通过Ra，Rb，Ca，Cb和R0的值计算出来，其中R0＝50Ω。
下一步，通过ABCD矩阵与微波网络S参数矩阵进行变换：
其中，Z0为标准特性阻抗，典型值为50欧姆。由此，传输函数S21可以通过Ra，Rb，Ca，Cb和R0的值计算出来，其中R0＝50Ω，Ra，Rb，Ca，Cb值待确定，所以设立四个方程组：
其中，ω0为负群时延达到最大值的时候的工作角频率，τg为负群时延的最大值，ω1和ω2为群时延为0的两个工作角频率，ω2-ω1确定了电路的负群时延工作带宽，ω0、ω1、ω2和τg这四个数值应当在设计前根据设计者的设计目标而确定。由此，Ra，Rb，Ca，Cb四个未知量可以由以上四个方程组计算出来，电路核心部分的元器件参数可以被算出。然后，根据算出的Ra，Rb，Ca，Cb值可以算出回波损耗S11和S22的值。
参阅图3所示，在本发明的一些实施例中，所述输入端口还连接有电阻R9，所述输出端口还连接有电阻R10，电阻R9和R10的另一端接地。可以理解的是，电路中的R9与R10是并联纯电阻，只起到给电路匹配到50欧姆的作用，在理论上它的传输相位与随频率增加不会变化，即不会产生额外的群时延。作为一种优选的，电阻R9和R10的匹配阻抗均为50欧姆。
本发明实施例还提供一种超宽带高集成度低频负群时延芯片，芯片上设置有以上所述的集总参数型负群时延电路。
为验证本发明方案的技术效果，通过0.25um GaAs工艺进行芯片加工制作并进行测试，制作出的芯片尺寸仅为700*750um2，真正实现了产品的实现小型化目的，对芯片的测试结果也表明所提供的技术方案的确可以实现小型化的低频NGD性能。电路中的元件值如下所示：Ra＝20.5Ω，Rb＝243Ω，Ca＝976fF，Cb＝2pF，R9＝R10＝70Ω，R11＝50Ω。芯片的测试是在探针台在片测试，测试频率为0.1-2GHz，图4给出了群时延的特性曲线，可以理解的是，图4中纵坐标的群时延数值的表达中，1E-10表示10-10；图5给出了插入损耗(即S21)的特性曲线，图6给出了输入回波(即S11)特性曲线，图7给出了输出回波(即S22)特性曲线。从图像中可以看出，电路可以在0.15-1.4GHz频带内实现NGD特性，最大NGD为-180ps，回波损耗优于13dB，最大插损为22dB。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (5)
1.一种集总参数型负群时延电路，其特征在于，所述集总参数型负群时延电路的NGD网络包括连接在输入端口和输出端口之间的八个电阻R1-R8和八个电容C1-C8；
其中，所述输入端口分别与R1的一端、C1的一端、R2的一端和C2的一端相连；R1的另一端分别与R5的一端、C5的一端和C4的一端相连；C1的另一端分别与R2的另一端、R6的一端和C6的一端相连；C2的另一端分别与R3的一端、R7的一端和C7的一端相连；R3的另一端、C3的一端、R4的一端和C4的另一端共同连接在R11的一端，R11的另一端接地；C3的另一端分别与R4的另一端、R8的一端和C8的一端相连；C5的另一端与R6的另一端相连，C6的另一端与R7的另一端相连，C7的另一端与R8的另一端相连；C8的另一端和R5的另一端共同连接所述输出端口。
2.根据权利要求1所述的集总参数型负群时延电路，其特征在于，其中R1＝R2＝R3＝R4，R5＝R6＝R7＝R8，C1＝C2＝C3＝C4，C5＝C6＝C7＝C8。
3.根据权利要求2所述的集总参数型负群时延电路，其特征在于，所述输入端口还连接有电阻R9，所述输出端口还连接有电阻R10，电阻R9和R10的另一端接地。
4.根据权利要求3所述的集总参数型负群时延电路，其特征在于，电阻R9、R10和R11的阻值均配置为50欧姆。
5.一种超宽带高集成度低频负群时延芯片，其特征在于，芯片上设置有权利要求1-4中任一项所述的集总参数型负群时延电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110542841.5A CN113435147B (zh) | 2021-05-18 | 2021-05-18 | 集总参数型负群时延电路及芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110542841.5A CN113435147B (zh) | 2021-05-18 | 2021-05-18 | 集总参数型负群时延电路及芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113435147A CN113435147A (zh) | 2021-09-24 |
| CN113435147B true CN113435147B (zh) | 2022-07-22 |
Family
ID=77803343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110542841.5A Expired - Fee Related CN113435147B (zh) | 2021-05-18 | 2021-05-18 | 集总参数型负群时延电路及芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113435147B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113922779B (zh) * | 2021-10-14 | 2022-05-31 | 电子科技大学 | 一种基于巴伦结构的负群时延电路及群时延方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207098030U (zh) * | 2017-09-03 | 2018-03-13 | 电子科技大学 | 一种群时延调控器 |
| CN109104165A (zh) * | 2018-08-13 | 2018-12-28 | 南京信息工程大学 | 一种基于rlc和低噪声放大器的负群时延电路及其设计方法 |
| CN111416594A (zh) * | 2020-03-30 | 2020-07-14 | 电子科技大学 | 一种双频带负群时延电路及其参数确定方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2883306B1 (en) * | 2012-08-07 | 2016-06-08 | Telefonaktiebolaget LM Ericsson (publ) | Device for negative group delay |
-
2021
- 2021-05-18 CN CN202110542841.5A patent/CN113435147B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207098030U (zh) * | 2017-09-03 | 2018-03-13 | 电子科技大学 | 一种群时延调控器 |
| CN109104165A (zh) * | 2018-08-13 | 2018-12-28 | 南京信息工程大学 | 一种基于rlc和低噪声放大器的负群时延电路及其设计方法 |
| CN111416594A (zh) * | 2020-03-30 | 2020-07-14 | 电子科技大学 | 一种双频带负群时延电路及其参数确定方法 |
Non-Patent Citations (5)
| Title |
|---|
| A generator of ultra-wideband balanced pulsed;Xinfan Xia .etc;《IET International Radar Conference 2013》;20131010;1-4 * |
| A Novel fuly reconfigurable non foster capacitance using distributed negative group delay networks;Tiedi Zhang .etc;《IEEE Access》;20190708;第7卷;92768-92777 * |
| 基于有源电路的群时延调控研究;彭皎;《中国优秀硕士学位论文全文数据库（电子期刊）》;20191231;I136-4 * |
| 负群时延可控滤波器的研究与设计;陈道名;《中国优秀硕士学位论文全文数据库（电子期刊）》;20210430;I135-145 * |
| 负群时延电路研究综述;陈文兵;《电讯技术》;20170328;第57卷(第3期);369-376 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113435147A (zh) | 2021-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107395148B (zh) | 一种tr组件的温补均衡电路 | |
| CN108417938A (zh) | 一种微带滤波功分器 | |
| CN113193316B (zh) | 一种基于双面平行带线的无反射带通滤波器 | |
| CN108023562A (zh) | 无反射桥式滤波器 | |
| CN113435147B (zh) | 集总参数型负群时延电路及芯片 | |
| CN109888441A (zh) | 带宽可调的平衡式滤波功分器 | |
| US6531943B2 (en) | Balun-transformer | |
| CN110247145B (zh) | 一种具有带内良好匹配和隔离的带宽可调的宽带滤波巴伦 | |
| CN107895829A (zh) | 一种具有三阶准椭圆带通频率响应的微带滤波器 | |
| Srivastava et al. | Design, simulation and fabrication of a microstrip bandpass filter | |
| CN110768642B (zh) | 一种具有平坦群时延特性的宽带负群时延微波电路 | |
| Knowles et al. | Design of a symmetric lumped-element bandpass filtering attenuator (filtenuator) | |
| CN114497952B (zh) | 一种具有高次谐波抑制特性的功率分配器及其设计方法 | |
| CN113904088B (zh) | 一种基于垂直安装基板的超宽带功分器的设计方法 | |
| CN105186089B (zh) | 一种小型化大频比微波双频功分器 | |
| Medley et al. | Broad-band GaAs FET amplifier design using negative-image device models | |
| Tsuchiya et al. | Experimental study of UHF/SHF dual-band semi-lumped-element power dividers | |
| CN111384908A (zh) | 功分器电路、功分器及功分器电路的设计方法 | |
| CN112713378A (zh) | 一种超宽带小型化功分器、设计方法、多路通信网络终端 | |
| CN104577273B (zh) | 平面低通带通双频滤波器 | |
| CN104078727B (zh) | 串联型单侧椭圆函数传输线滤波器 | |
| CN217387498U (zh) | 一种功分器与电子设备 | |
| CN211063582U (zh) | 功分器电路及功分器 | |
| Le Roy et al. | A new design of microwave filters by using continuously varying transmission lines | |
| Malinen et al. | Characteristics and modeling of a broadband transmission-line transformer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220722 |