CN113434333B - 一种现场保护型arm处理器自重启复位电路及方法 - Google Patents

Abstract

本发明涉及一种现场保护型ARM处理器自重启复位电路，包括定时器自重启复位控制单元、重启执行复位单元和输出状态自锁保持单元。初始上电时，自重启复位控制单元受控于处理器而输出低电平，从而控制重启执行电路处于非工作状态；当重启计时时间到达时，处理器输出低电平，驱动自重启复位控制器单元中的单稳态触发电路输出高电平，控制重启执行复位电路中的继电器动作，进而断开处理器与电源间的互连；待单稳态电路重新进入稳态后，继电器恢复为初始状态，从而使处理器重新加电进入工作状态，同时开启下一循环的重启计时。该电路实现对面临超长时间工作处理器的自行断电重启，有效避免程序跑飞等死机情况的发生，且可维持执行电路的原工作状态。

Description

一种现场保护型ARM处理器自重启复位电路及方法

技术领域

本发明涉及一种对继电器输出进行现场保护的ARM处理器自重启复位电路及方法。

背景技术

随着ARM处理器技术不断发展，动力设备及环境集中监控系统的硬件设计大都以ARM处理器作为主CPU，并配以存储器、译码电路、复位电路等基本外围电路以及A/D转换电路和通讯接口和实时时钟等专用电路。为了提高终端模块的运行可靠性，一般都还设计有硬件看门狗电路。

但是，在产品使用过程中，经常面临产品长时间加电(如超过一个月甚至一年以上)而不能断电的情况，对于使用ARM处理器的电路，由于需要面临电磁干扰等各种偶发情况，易导致其在长时间运行过程中出现程序跑飞的问题，而此类问题通过自身看门狗等复位方式并不能恢复程序的正常运行，必须通过断电重启复位的方式来实现程序的恢复。

发明内容

本发明的目的在于提出一种现场保护的ARM处理器自重启复位电路及应用该电路的方法；该电路通过对ARM处理器电路进行定时重新加电复位，而又不影响外围电路正常工作(如继电器的闭合状态)。

为实现上述目的，本发明所采用的技术方案是一种现场保护的ARM处理器自重启复位电路，包括

定时器自重启复位控制单元，用于根据内部计时器计算自动重启时间，并在到达重启时间时控制重启控制信号为低电平，通过单稳态触发电路将该低电平信号转换得到高电平信号，从而控制重启复位执行电路中的继电器断开；同时配置充电器件在到达自动重启时间时，单稳态触发电路输出低电平电压，控制重启复位执行电路中的继电器闭合；

重启复位执行单元，用于在重启复位控制电路输出高电平时，通电断开继电器常闭触点使ARM处理器掉电；在重启复位控制电路输出低电平时，闭合继电器常闭触点使ARM处理器重新上电；

处理器输出状态自锁保持单元，用于在ARM处理器掉电过程中，将其最终的输出状态通过锁存器进行保存。

进一步的，所述定时器自重启复位控制单元包括定时器及其配置电路、重启控制信号输入电路；

所述阻容充电电路包括第一电容和第一电阻，所述定时器的引脚接入第一电阻后连接处理器驱动电压端，所述第一电阻并联接地的第一电容；所述重启控制信号输入通道电路包括第二电阻、第三电阻和第三电容，所述定时器的输入引脚接入第三电阻上拉至处理器驱动电压，同时通过第三电容连接到ARM处理器的自动复位控制端，且该端信号被第二电阻上拉至ARM供电电源端；所述定时器的输出引脚向重启复位执行单元输入控制信号。

进一步的，所述重启复位执行单元包括光耦、限流电阻、继电器和二极管；

所述光耦的输入端通过限流电阻接至定时器自重启复位控制单元的控制信号输出端，所述光耦的输出端接继电器线包的一端，继电器线包的另一端接继电器主电源，继电器常闭触点的一端接处理器驱动电(3.3V)，另外一端接ARM供电电源端，继电器线包的两端与二极管并联，且二极管的负极接继电器主电源。

进一步的，所述处理器输出状态自锁保持模块包括锁存芯片、上拉第五电阻、上拉第六电阻、上拉第七电阻、上拉第八电阻、滤波电容和下拉第九电阻；

所述锁存芯片的4个输入控制引脚分别通过上拉第五电阻、上拉第六电阻、上拉第七电阻和上拉第八电阻接至处理器驱动电压，并受控于ARM处理器的输出端；所述锁存芯片的4个输出引脚接后级的执行电路，用于保存ARM处理器的最终输出状态，所述锁存芯片的锁存控制引脚通过下拉第九电阻接地，并受控于ARM处理器的输出端。

本发明另一方面还公开了上述电路的现场保护型ARM处理器自重启复位方法，包括：

S1、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，定时器自重启复位控制单元的输入端被处理器驱动为低电平，输出端的控制信号处于稳态而输出低电平，继电器处于常闭触点闭合状态；

S2、在重启时间到达时，控制重启控制信号输入端被处理器驱动为低电平，通过定时器自重启复位控制单元将低电平信号转换得到高电平信号，从而将重启复位执行电路中的继电器常闭触点断开，ARM处理器掉电；

S3、定时器自重启复位控制单元的阻容充电电路在到达自动重启时间时，定时器输出低电平信号，控制重启复位执行电路中的继电器常闭触点闭合，ARM处理器重新得电。

进一步的，所述步骤S2中还包括：在ARM处理器掉电过程中，将其输出状态通过锁存器进行保存。

进一步的，所述步骤S1具体为：

S10、电路上电，继电器处于未加电工作状态，ARM处理器的供电电压通过继电器的常闭触点与处理器驱动电压相连；

S11、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，ARM处理器的输出引脚为高电平，重启复位控制单元输出端的控制信号处于稳态而输出低电平，后级的光耦和继电器处于断开状态。

进一步的，所述步骤S2具体为：

S20、当ARM处理器的计时器到达规定的重启时间时，处理器驱动重启控制信号为低电平，通过第三电容后触发定时器的控制信号输出引脚为低电平，从而触发单稳态电路工作；

S21、定时器的输出引脚的SWITCH信号输出高电平，控制光耦U2的输出端导通，使得继电器线包加电，继电器常闭触点断开，断开ARM端与处理器驱动电压的连接，从而使得ARM处理器掉电。

更进一步的，所述步骤S3具体为第一电容通过第一电阻进入充电模式，其两端电压不断被抬升，当升高至处理器驱动电压的2/3时，随即控制定时的输出端SWITCH信号为低电平，从而断开后级光耦和继电器，继电器常闭触点恢复为初始闭合状态，ARM处理器的电源重新得电，从而进入下一周期的计时重启模式。

相较于现有技术，本发明现场保护的ARM处理器自重启复位电路解决了长时间工作的ARM处理器电路由于电磁干扰或其他原因导致的死机问题，且处理器的自动重启时间间隔可通过软件编程的方式自由设定，可实现ARM处理器电路的定时重启复位，并且不影响整体电路的输出状态。该电路适合于长期执行任务的产品，可避免人工排查复位重启，提高了产品的耐用性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，还可根据这些附图获得其他的附图。

图1为现场保护型ARM处理器自重启复位电路的结构示意图；

图2为555定时器自重启复位控制电路的电路图；

图3为重启复位执行电路的电路图；

图4为处理器输出状态自锁保持电路的电路图。

具体实施方式

为了使本申请的目的、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

下面参考附图对本发明现场保护型ARM处理器自重启复位电路及方法的实施例进行描述。

图1所示，所述现场保护型ARM处理器自重启复位电路包括

定时器自重启复位控制单元，用于根据内部计时器计算自动重启时间，并在到达时控制重启控制信号输入为低电平，通过单稳态触发电路将低电平信号转换得到脉冲信号，从而将重启复位执行电路的输出电平转换成高电平；同时配置充电器件在到达自动重启时间时，抬高定时器两端电压，控制重启复位执行电路的输出控制信号的输出电平输出低电平；

重启复位执行单元，用于在重启复位执行电路输出高电平时，通电闭合常开触点使ARM处理器掉电；在重启复位执行电路输出低电平时，断电闭合常闭触点使ARM处理器重新得电；

处理器输出状态自锁保持单元，用于在ARM处理器掉电过程中，将其最终的输出状态通过锁存器进行保存。

一个具体的示例中，图2所示，所述定时器自重启复位控制单元包括555定时器U1及其配置电路、电容充电电路和重启控制信号输入电路。

所述定时器阻容配置电路包括第一电容C1、第一电阻R1、第二电容C2、第四电容C4。所述555定时器U1的电源引脚8和复位引脚4接处理器驱动电压3V3，555定时器U1的地引脚1接地；第二电容C2并联于555定时器U1的引脚1与地之间，第四电容C4并联于555定时器U1的引脚5与地之间。555定时器U1的引脚6与引脚7并联后，通过第一电容C1接地，通过第一电阻R1接处理器驱动电压3V3；引脚2通过第三电阻R3上拉至处理器驱动电压3V3。

所述重启控制信号输入通道电路包括第二电阻R2、第三电阻R3和第三电容C3，所述定时器通过第三电容C3连接到ARM处理器的自动复位控制端SWITCH_CTRL，且该端信号被第二电阻R2上拉至ARM供电电源端；所述555定时器U1的输出引脚向重启复位执行单元输入控制信号SWITCH。由此组成积分型单稳态触发电路。

图3示出了重启复位执行模块的一个电路示例；所述重启复位执行单元包括光耦U2、限流电阻R4、继电器K1和二极管D1。

所述光耦U2的输入端1脚通过限流电阻R4接至555定时器U1自重启复位控制单元的控制信号输出端SWITCH，所述光耦U2的输出端接继电器K1A线包的一端，线包的另外一端接继电器K1驱动电压VCC_RELAY，线包K1A的两端与二极管D1并联，且二极管负极接VCC_RELAY，实现继电器K1关断瞬间的反向电动势泄放保护；继电器K1的双触点K1B和K1C并联后，常闭触点端接至处理器驱动电源3V3端，公共触点端接至ARM供电电源3V3_ARM。

图4示出了一种处理器输出状态自锁保持模块的电路结构，所述处理器输出状态自锁保持模块包括锁存芯片U3、上拉第五电阻R5、上拉第六电阻R6、上拉第七电阻R7、上拉第八电阻R8、滤波电容C5和下拉第九电阻R9。

所述锁存芯片U3的4个输入控制引脚2～引脚5分别通过上拉第五电阻、上拉第六电阻、上拉第七电阻和上拉第八电阻接至总电源，所述锁存芯片U3的电源引脚20脚接3V3，地引脚10脚接GND使能引脚1脚接地；输入控制引脚2～引脚5(EN1～EN4)通过上拉第五电阻R5～上拉第八电阻R8接至总电源3V3，并受控于ARM处理器的输出端；输出引脚16～引脚19(OP1～OP4)接后级的执行电路，锁存控制引脚11脚通过下拉第九电阻R9接地，并受控于ARM处理器的输出端。

本发明另一方面还给出了现场保护型ARM处理器自重启复位方法，包括：

S1、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，定时器自重启复位控制单元的输入端被处理器驱动为低电平，输出端的控制信号处于稳态而输出低电平，继电器处于常闭触点闭合状态；

S2、在重启时间到达时，控制重启控制信号输入端被处理器驱动为低电平，通过定时器自重启复位控制单元将低电平信号转换得到高电平信号，从而将重启复位执行电路中的继电器常闭触点断开，ARM处理器掉电；

S3、定时器自重启复位控制单元的阻容充电电路在到达自动重启时间时，定时器输出低电平信号，控制重启复位执行电路中的继电器常闭触点闭合，ARM处理器重新得电。

所述步骤S2中还包括：在ARM处理器电源3V3_ARM掉电的过程中，ARM处理器的输出端EN1～EN4虽然也掉电，但其最终输出状态OP1～OP4被锁存器U3所保存，故并不影响电路整体的输出状态，实现了掉电时的现场保护功能。

所述步骤S1具体为：

S10、电路上电，继电器处于未加电工作状态，ARM处理器的供电电压3V3_ARM通过继电器K1的常闭触点与总电源3V3相连.从而得电工作；

S11、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，ARM处理器的输出引脚SWITCH_CTRL为高电平，此时555定时器U1的输入引脚2为高电平，其输出端3脚的SWITCH信号也随即进入稳态而输出低电平，使得后级的光耦和继电器处于断开状态。

所述步骤S2具体为：

S20、当ARM处理器的计时器到达规定的重启时间时，控制重启控制信号SWITCH_CTRL引脚被输出低电平，通过第三电容C3后触发555定时器U1的控制信号输出引脚为低电平，从而触发单稳态电路工作；

S21、555定时器U1的输出引脚3的SWITCH信号输出高电平，控制光耦U2的输出端导通，使得继电器线包端K1A加电，继电器触点K1B和K1C动作，断开ARM端与总电源3V3之间的连接，从而使得ARM处理器掉电。

所述步骤S3具体为第一电容C1通过第一电阻R1进入充电模式，其两端电压不断被抬升，当升高至总电源3V3的2/3时，随即控制定时的输出端SWITCH信号为低电平，从而断开后级光耦U2和继电器K1，继电器触点端的常开触点K1B和K1C恢复为初始状态，ARM处理器的电源3V3_ARM重新得电，从而进入下一周期的计时重启模式。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (8)

1.一种现场保护型ARM处理器自重启复位电路，其特征在于，包括

定时器自重启复位控制单元，用于根据内部计时器计算自动重启时间，并在到达重启时间时控制重启控制信号为低电平，通过单稳态触发电路将该低电平信号转换得到高电平信号，从而控制重启复位执行电路中的继电器断开；同时配置充电器件在到达自动重启时间时，单稳态触发电路输出低电平电压，控制重启复位执行电路中的继电器闭合；

重启复位执行单元，用于在重启复位控制电路输出高电平时，通电断开继电器常闭触点使ARM处理器掉电；在重启复位控制电路输出低电平时，闭合继电器常闭触点使ARM处理器重新上电；

处理器输出状态自锁保持单元，用于在ARM处理器掉电过程中，将其最终的输出状态通过锁存器进行保存；所述处理器输出状态自锁保持单元包括锁存芯片、上拉第五电阻、上拉第六电阻、上拉第七电阻、上拉第八电阻、滤波电容和下拉第九电阻；所述锁存芯片的4个输入控制引脚分别通过上拉第五电阻、上拉第六电阻、上拉第七电阻和上拉第八电阻接至处理器驱动电压，并受控于ARM处理器的输出端；所述锁存芯片的4个输出引脚接后级的执行电路，用于保存ARM处理器的最终输出状态，所述锁存芯片的锁存控制引脚通过下拉第九电阻接地，并受控于ARM处理器的输出端。

2.如权利要求1所述的现场保护型ARM处理器自重启复位电路，其特征在于，所述定时器自重启复位控制单元包括定时器及其配置电路、电容充电电路和重启控制信号输入电路；

所述电容充电电路包括第一电容和第一电阻，所述定时器的引脚接入第一电阻后连接处理器驱动电压端；所述重启控制信号输入电路包括第二电阻、第三电阻和第三电容，所述定时器的输入引脚接入第三电阻上拉至处理器驱动电压端，同时通过第三电容连接到ARM处理器的自动复位控制端，且该自动复位控制端信号被第二电阻上拉至ARM供电电源端；所述定时器的输出引脚向重启复位执行单元输入控制信号。

3.如权利要求1所述的现场保护型ARM处理器自重启复位电路，其特征在于，所述重启复位执行单元包括光耦、限流电阻、继电器和二极管；

所述光耦的输入端通过限流电阻接至定时器自重启复位控制单元的控制信号输出端，所述光耦的输出端接继电器线包的一端，继电器线包的另一端接继电器主电源，继电器常闭触点的一端接处理器驱动电压端，另外一端接ARM供电电源端，继电器线包的两端与二极管并联，且二极管的负极接继电器主电源。

4.一种应用权利要求1-3中任一项所述电路的现场保护型ARM处理器自重启复位方法，包括：

S1、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，定时器自重启复位控制单元的输入端被处理器驱动为低电平，输出端的控制信号处于稳态而输出低电平，继电器处于常闭触点闭合状态；

S2、在重启时间到达时，控制重启控制信号的输入，重启控制信号被处理器驱动为低电平，通过定时器自重启复位控制单元将低电平信号转换得到高电平信号，从而将重启复位执行电路中的继电器常闭触点断开，ARM处理器掉电；

S3、定时器自重启复位控制单元的阻容充电电路在到达自动重启时间时，定时器输出低电平信号，控制重启复位执行电路中的继电器常闭触点闭合，ARM处理器重新得电。

5.如权利要求4所述的现场保护型ARM处理器自重启复位方法，其特征在于，所述步骤S2中还包括：在ARM处理器掉电过程中，将其输出状态通过锁存器进行保存。

6.如权利要求4所述的现场保护型ARM处理器自重启复位方法，其特征在于，所述步骤S1具体为：

S10、电路上电，继电器处于未加电工作状态，ARM处理器的供电电压通过继电器的常闭触点与处理器驱动电压相连；

S11、ARM处理器内部计时器开启工作，在未到达自动重启时间之前，ARM处理器的输出引脚为高电平，重启复位控制单元输出端的控制信号处于稳态而输出低电平，后级的光耦和继电器处于断开状态。

7.如权利要求4所述的现场保护型ARM处理器自重启复位方法，其特征在于，所述步骤S2具体为：

S20、当ARM处理器的计时器到达规定的重启时间时，处理器驱动重启控制信号为低电平，通过第三电容后触发定时器的控制信号输出引脚为低电平，从而触发单稳态电路工作；

S21、定时器的输出引脚的SWITCH信号输出高电平，控制光耦U2的输出端导通，使得继电器线包加电，继电器常闭触点断开，断开ARM端与处理器驱动电压的连接，从而使得ARM处理器掉电。

8.如权利要求4所述的现场保护型ARM处理器自重启复位方法，其特征在于，所述步骤S3具体为第一电容通过第一电阻进入充电模式，其两端电压不断被抬升，当升高至处理器驱动电压的2/3时，随即控制定时的输出端SWITCH信号为低电平，从而断开后级光耦和继电器，继电器常闭触点恢复为初始闭合状态，ARM处理器的电源重新得电，从而进入下一周期的计时重启模式。