CN113419119A - 一种基于多核dsp的并行相位噪声测量方法 - Google Patents

Abstract

本发明公开了一种基于多核DSP的并行相位噪声测量方法，属于测试技术领域。本发明将相位噪声测量分析频偏范围1Hz～100MHz进行分段后，每个频段采用不同的频率分辨率，在低频段采用较高的分辨率，在高频段采用较低的分辨率，这样就可以在保证满足系统要求的宽频带和高分辨率的同时，减小系统数据的存储量，进而减轻数据处理复杂度和提高数据处理速度，具有节约资源，效率高的特点；本发明实时并发流水的设计模型，按照负载均衡的原则，将任务进行划分，采用流水的方式进行调度，解决了传统噪声测量方法中，主从模型中主核的执行瓶颈问题；采用生产和消费模型解决了各任务之间数据传输的瓶颈问题。

Description

一种基于多核DSP的并行相位噪声测量方法

技术领域

本发明属于领域，具体涉及一种基于多核DSP的并行相位噪声测量方法。

背景技术

相位噪声是衡量频率源短期稳定度的一项重要技术指标。在雷达、导航、通信和电子对抗等领域对相位噪声提出了越来越高的要求，相位噪声测试已成为电子测量领域的重要研究内容。一直以来，相位噪声测量的灵敏度都是用户的“痛点”问题，为了提高测量的灵敏度，主要的方案是在硬件上构建一个双平衡通道，然后基于互相关对噪声进行抵消，进而提高测量灵敏度。以分析频偏从1Hz到100MHz为例，采用250MHz的AD对数据进行采样，AD在8.5秒内会给主机采集超过1.4G的数据(AD工作在250M的时钟下，每4ns*16出一个点，累积到2048个点会通知DSP，后面的4ns*16再*8依次类推。AD在8.5秒内会给DSP采集超过1.4G的数据)，主机把这些数据处理完需要做10万次FFT，5万次互相关运算，运算量相当大。显而易见的是，相位噪声测量过程中数据存储、数据传输、数据处理等环节给噪声测量和处理带来了巨大的压力，采用串行处理方式完成一次测量需要38秒，这对用户来说是无法忍受的。

相位噪声是反映频率源稳定度的关键指标，引起频率源稳定度的原因主要有两种，一种来源于外部的噪声干扰，它通常表现为原始信号离散的调制边带，另一种是由于频率源的内部噪声引起的，包括热噪声、散弹噪声、随机游走噪声和闪烁噪声，它们表现为相位抖动，称为相位噪声。相位噪声的表征方法分为时域和频域两种，在时域上常用阿伦方差来表示，在频率上通常用单边带相位噪声(Single Side Band，SSB)表示，美国国家标准与技术研究院(NIST)将L(f)定义为偏离载波指定频率处单位带宽内的单边带噪声功率与载波功率的比值，示意如图1所示。

利用互相关技术消除通道上器件本身带来的无关噪声影响，从而提高了相位噪声测量灵敏度。噪声抵消的程度取决于互相关运算的次数，理论上在进行100次互相关运算后，相位噪声灵敏度可提高10dB，在进行10000次互相关运算后，相位噪声灵敏度可提高20dB。在提高相位噪声测量灵敏度的同时，却因互相关次数的增加带来了运算时间的大幅度增加。

现有方案：

假如相位噪声测量分析频偏范围为1Hz～100MHz，在这样宽的频率范围内为了提高灵敏度，需要进行功率谱密度分析，分析中要实现相同的频率分辨率是很难做到的，如对10Hz的低频信号要求至少1Hz的频率分辨率，若对100MHz的信号也要求1Hz的频率分辨率，根据奈奎斯特采样定律，采样频率要大于信号最高频率的2倍，针对100MHz的信号完成一次采样至少需要200MHz的采样率，采样点数高达200万个，实际的工程应用中是很难实现的，即便可以实现，时间也是难以承受的。

传统的分析模型中，主要的流程包括FFT运算和互相关运算，传统的噪声测量流程一般采用主从模型的任务分配模式，如图2所示，其中一个核为主核(Master)，负责将所有的任务分配到剩余的从核上处理，所有的从核都受主核调度。主从模式的显著特点是集中控制、分散执行。在主从并行模式中，所有从核都是由主核负责控制，主核负责任务分配和数据传输，而从核负责主要的运算，从核之间不能通信。

如图2所示，主从模式的任务分配方式是将整个任务划分为主任务、FFTA任务、FFTB任务、互相关任务和显示处理任务，其中FFTA任务、FFTB任务、互相关任务和显示处理任务都属于从任务，FFTA任务是读取A路的数据进行FFT运算，FFTB任务是读取B路的数据进行FFT运算，当A、B两路的数据运算完成后，进行互相关运算，最后由主任务进行显示处理任务。上述过程中，主任务负责不同功能的划分、存储空间的分配、任务的流程调度，各个任务之间么有交互通讯机制，相互之间的通讯全部通过主任务进行中转。

现有技术缺点：

传统的方法下，分析频偏范围为1Hz～100MHz，为了提高测量灵敏度，采用相同的频率分辨率，通常情况下在高频段无需这么高的频率分辨率，易造成资源的浪费。同时数据量巨大，无法实现高效的噪声测量分析。

传统的方案中，噪声运算过程中，主核的运行效率很容易成为整个效率的瓶颈。每个任务的执行时间可能是随机的，作为负责任务分配调度的主核需要使得从核负载均衡，从而令系统达到最优的并行效率，故主从并行模式较适用于简单、并且交互不够丰富得的任务上，并预先将整个程序划分好，设计每个核的通信任务，便于操作系统进行分配调度。

主任务和从任务之间，如果任务划分不合理，会噪声通信传输的瓶颈，之间交互的过程中，如果主任务处理数据很快，而从任务处理的速度很慢，那么主任务就必须等待从任务处理完成，才能继续数据采集。同样的道理，如果处理从任务处理的速度较快，那么主任务就必须等待从任务。

本发明的目的：

与使用传统噪声测量方法不同，本方法采用并行的处理算法，采用流水并行模式实现相位噪声并行系统的多核设计，以满足系统的并行处理需求，基于流水线的控制流程。创新性地融合分段功率谱估计法。将相位噪声测量分析频偏范围1Hz～100MHz进行分段后，每个频段采用不同的频率分辨率，在低频段采用较高的分辨率，在高频段采用较低的分辨率，这样就可以在保证满足系统要求的宽频带和高分辨率的同时，减小系统数据的存储量，进而减轻数据处理复杂度和提高数据处理速度。同时利用低频段分辨率高、采样时间长这一特点，在高频段可以实现多次采样、执行多次互相关运算，以达到提高相位噪声测量灵敏度的目的采用并行性设计，建立流水并行数据处理系统，利用FPGA采集与传输数据的时间片，实现对数据的高效处理，实现8段同时采集、同时处理、一次显示。从而提高相位噪声测量灵敏度。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种基于多核DSP的并行相位噪声测量方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种基于多核DSP的并行相位噪声测量方法，采用FPGA、DSP和DDR3存储器；FPGA用于为DSP传递数据，DDR3存储器外挂在DSP上；具体包括如下步骤：

步骤1：执行中断处理任务；

DSP接收FPGA的数据准备好中断，FPGA控制ADC采集A路和B路两个通道的原始数据，然后在内部进行抽取和滤波处理，然后将处理过的数据写入DDR3存储器；

FPGA通过中断消息通知DSP进行下一步的数据处理，DSP记录各段有效数据个数，并刷新生产计数，然后通知DSP内部的读取DDR3任务；

步骤2：读取DDR3任务；

DSP在接收到可读信号时，依次查找各段中有效数据的位置，然后通过DSP内部的EDMA，该EDMA为DSP内部的高速数据通信部分，能够将DSP外挂的DDR3存储器中的数据读取到DSP内部的核的L2存储器中，执行数据转换，再将结果通过DSP内部的EDMA，写入DSP内部的多核共享存储器MSM中，两路数据分别存储在各自的地址中，最后分别通知相应处理器核执行A路FFT任务和B路FFT任务；

步骤3：A路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取A路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤4：B路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取B路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤5：互相关任务；

从共享存储空间读取某段的A、B两路的FFT运算结果并进行互相关运算，依据段号将结果存入共享存储空间中的相应位置，当该段的互相关次数达到默认的互相关次数就通过事件通知主任务进行显示处理任务；只有等到A、B两路FFT任务都完成后才会执行两路数据的互相关运算，互相关任务对各段数据分别记录，完成各段数据与历史数据的累积，只有该段数据的互相关次数达到了指定次数后，才会执行求模与平均并通知显示处理任务，否则只存储累积后的结果；

步骤6：显示处理任务；

从共享存储空间读取某段的互相关运算结果并进行显示处理，依据段号将结果存入DDR3中的相应位置，若所有段都完成显示处理就向主机发送中断通知测量完成。

优选地，当DSP收到中断后，会从DDR3中依次读取数据，然后将数据存入共享缓冲区，刷新生产计数，通过事件通知进行FFT运算，互相关，显示处理，处理完成后刷新消费计数，当完成第第一次计算的时候，第二组数据已经开始处理，随着时间片的流转，程序以流水的方式进行处理。

优选地，DSP之间任务交互的过程中，如果中断处理任务生成的数据很快，而其他任务处理的速度很慢，那么中断处理任务就必须等待处理任务处理完成，才能继续数据采集；同样的道理，如果处理任务处理的速度较快，那么处理任务就必须等待中断处理任务，为了解决这种不均衡的问题，采用了生产者-消费者模型。

优选地，生产者和消费者之间不能直接通讯，就会导致程序的耦合；将中断处理任务作为生产者，FFTA、FFTB、互相关和显示任务作为消费者，它们之间通过环形缓冲区进行数据交互，环形缓冲区属于共享资源，采用读写锁的方式进保护，保证在读数据的时候不能写入，在写数据的时候不能读取。

本发明所带来的有益技术效果：

1、将相位噪声测量分析频偏范围1Hz～100MHz进行分段后，每个频段采用不同的频率分辨率，在低频段采用较高的分辨率，在高频段采用较低的分辨率，这样就可以在保证满足系统要求的宽频带和高分辨率的同时，减小系统数据的存储量，进而减轻数据处理复杂度和提高数据处理速度。相比较与传统采用相同的频率分辨率的方法，具有节约资源，效率高的特点。

2、本发明实时并发流水的设计模型，按照负载均衡的原则，将任务进行划分，采用流水的方式进行调度，解决了传统噪声测量方法中，主从模型中主核的执行瓶颈问题。

3、采用生产和消费模型解决了各任务之间数据传输的瓶颈问题。

附图说明

图1为单边带相位噪声示意图。

图2为主从并行模式运行图解示意图。

图3为数据处理示意图。

图4为数据存储结构的示意图。

图5为任务分配及调度框图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

1、方案原理

本发明主要完成相位噪声信号的采集、噪声分析的实现。FPGA和DSP分别将分析频偏1Hz到100MHz范围划分成8段，每个频段采用不同的频率分辨率，在低频段采用较高的分辨率，在高频段采用较低的分辨率，这样就可以在保证满足系统要求的宽频带和高分辨率的同时，减小系统数据的存储量，进而减轻数据处理复杂度和提高数据处理速度。同时利用低频段分辨率高、采样时间长这一特点，在高频段可以实现多次采样、执行多次互相关运算，以达到提高相位噪声测量灵敏度的目的。

表2相位噪声测量分段关系

相位噪声测量通过统一的250MHz时钟进行采样，采样最长时间由最优频率分辨率的段1决定，要达到所要求的测量分辨率，该段采样时间为8.9s，即在8.9s的时间内各段数据的采样是并行的，段8要求的测量分辨率最低，也将最先获得采样原始数据，当FPGA中的某段获得一组采样原始数据时，就会通过SRIO总线将采样原始数据送到DDR3中，而此时其它段正在采样过程中，如果能利用FPGA在ADC采样的同时，通过高速串行通信总线SRIO将采样原始数据送到DSP端，并在DSP端执行相位噪声测量的功率谱分析，将会实现数据采样、传输与互相关处理的并行性。

以分析频偏从1Hz到100MHz为例，将其划分成8个段，各段的等效采样频率、RBW、互相关次数如表2所示。从表2中可以看出完成一次完整的测量要做的运算量相当巨大，同时本发明中采用250MHz的AD对数据进行采样，第7段每4ns出一个数据，累计到2048个点，通知主机，AD在8.5秒内会给主机采集超过1.4G的数据，DSP把这些数据处理完需要做10万次FFT，5万次互相关运算，运算量相当大，本发明采用流水并行的处理方法进行任务处理。

2、设计实现

为了实现并行处理，需要将相位噪声测量分析划分成多个任务，划分的原则包括两个方面：(1)任务的负载均衡；(2)通信开销。

(1)任务的负载均衡：负载均衡是指在任务划分时，需要使任务运算量尽可能相同，避免过大或过小的任务存在。如果负载不平衡，过大的任务就会造成系统开销瓶颈，使得其它任务处于等待状态，会严重影响并行算法效率，所以在分配计算任务时，应分配均匀，但这是在事先知道各个任务的计算量的基础上进行的。

(2)通信开销：任务通信存在一定的系统开销，需要根据任务的特点选择尽可能小的任务间通信方式，同时在划分任务时考虑任务间通信的影响，避免划分的任务过小导致任务的通信开销过大。

因此，在进行任务划分时，需要预先识别出哪些任务是可并行处理的，哪些任务仅能串行处理，在分析出可并行处理的任务后，还需要计算出每个并行处理任务在处理时间以及并行处理任务的任务通信开销，将并行处理的瓶颈任务进一步细化，将划分过小的任务合并。

根据噪声能够测量原理，进行分解，主要包括读取AB两路数据、A路FFT、B路FFT、互相关运算、显示处理任务，通过AD采集数据，读取A、B两路数据和显示处理消耗时钟周期较少，而A路数据FFT、B路数据FFT和互相关三个模块消耗时钟与整个系统消耗时钟周期趋势相似，说明整个系统消耗时钟周期的变化主要由这三个模块导致。通过对相位噪声数据处理流程及其实时性测试进行分析，发现相位噪声并行系统具有如下特点：

第一，计算量大且计算密集分析频偏从1Hz到100M的相位噪声测量，用时达到了25秒多，可见相位测量数据处理有大量计算需求。同时，相位噪声数据处理中的A路数据FFT、B路数据FFT和互相关模块均具有计算密集度高的特点。

第二，有好的生产者-消费者局域性。相位噪声数据在被处理的系统中按顺序被各个模块依次处理。各个处理模块之间联系紧密，上一个处理模块产生的数据立即被下一个处理模块所使用，具有非常好的生产者-消费者局域性。

第三，较好的数据级并行。在一次完整的相位噪声测量中，各段的AD数据是并行传送的，且段内每次采集数据的处理过程完全相同。因此，相位噪声并行系统存在数据流并行。

由上述所述，得知相位噪声并行系统具有计算量大、高强度计算、输入输出流水特性、好的数据级并行，本发明采用流水并行模式实现相位噪声并行系统的多核设计，以满足系统的并行处理需求。

将相位噪声测量软件系统划分成如下任务：(1)中断处理任务；(2)读取DDR3任务；

(3)A路FFT任务；(4)B路FFT任务；(5)互相关任务；(6)显示处理任务。

本系统任务分配及调度如图5所示。

步骤1：执行中断处理任务；

DSP接收FPGA的数据准备好中断，FPGA控制ADC采集A路和B路两个通道的原始数据，然后在内部进行抽取和滤波处理，然后将处理过的数据写入DDR3存储器；

FPGA通过中断消息通知DSP进行下一步的数据处理，DSP记录各段有效数据个数，并刷新生产计数，然后通知DSP内部的读取DDR3任务；

步骤2：读取DDR3任务；

DSP在接收到可读信号时，依次查找各段中有效数据的位置，然后通过DSP内部的EDMA，该EDMA为DSP内部的高速数据通信部分，能够将DSP外挂的DDR3存储器中的数据读取到DSP内部的核的L2存储器中，执行数据转换，再将结果通过DSP内部的EDMA，写入DSP内部的多核共享存储器MSM中，两路数据分别存储在各自的地址中，最后分别通知相应处理器核执行A路FFT任务和B路FFT任务；

步骤3：A路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取A路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤4：B路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取B路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤5：互相关任务；

从共享存储空间读取某段的A、B两路的FFT运算结果并进行互相关运算，依据段号将结果存入共享存储空间中的相应位置，当该段的互相关次数达到默认的互相关次数就通过事件通知主任务进行显示处理任务；只有等到A、B两路FFT任务都完成后才会执行两路数据的互相关运算，互相关任务对各段数据分别记录，完成各段数据与历史数据的累积，只有该段数据的互相关次数达到了指定次数后，才会执行求模与平均并通知显示处理任务，否则只存储累积后的结果；

步骤6：显示处理任务；

从共享存储空间读取某段的互相关运算结果并进行显示处理，依据段号将结果存入DDR3中的相应位置，若所有段都完成显示处理就向主机发送中断通知测量完成。

当DSP收到中断后，会从DDR3中依次读取数据，然后将数据存入共享缓冲区，刷新生产计数，通过事件通知进行FFT运算，互相关，显示处理，处理完成后刷新消费计数，当完成第第一次计算的时候，第二组数据已经开始处理，随着时间片的流转，程序以流水的方式进行处理。

另外，DSP之间任务交互的过程中，如果中断处理任务生成的数据很快，而其他任务处理的速度很慢，那么中断处理任务就必须等待处理任务处理完成，才能继续数据采集。同样的道理，如果处理任务处理的速度较快，那么处理任务就必须等待中断处理任务，为了解决这种不均衡的问题，所以我们采用了生产者-消费者模型。

那么生产者和消费者之间不能直接通讯，这样的话就到导致程序的耦合。本发明把中断处理任务作为生产者，FFTA、FFTB、互相关和显示任务作为消费者。他们之间通过环形缓冲区进行数据交互，环形缓冲区属于共享资源，我们采用读写锁的方式进保护，保证在读数据的时候不能写入，在写数据的时候不能读取。另外环形缓冲区相对于队列来说，不要数据的移动，效率高，同时，结合并行处理解决大数据存储。

本发明关键点：

1、将分析频偏1Hz到100MHz范围划分成8段，每个频段采用不同的频率分辨率，在低频段采用较高的分辨率，在高频段采用较低的分辨率，这样就可以在保证满足系统要求的宽频带和高分辨率的同时，减小系统数据的存储量，进而减轻数据处理复杂度和提高数据处理速度。同时利用低频段分辨率高、采样时间长这一特点，在高频段可以实现多次采样、执行多次互相关运算，以达到提高相位噪声测量灵敏度的目的。

2、本发明将噪声处理任务进行流水划分，分为i读取AB两路数据、A路FFT、B路FFT、互相关运算、显示处理任务，本发明采用流水并行模式实现相位噪声并行系统的多核设计。

3、DSP之间任务交互的过程中，如果中断处理任务生成的数据很快，而其他任务处理的速度很慢，那么中断处理任务就必须等待处理任务处理完成，才能继续数据采集。同样的道理，如果处理任务处理的速度较快，那么处理任务就必须等待中断处理任务，为了解决这种不均衡的问题，本发明采用了生产者-消费者模型，设计了环形缓冲区，并采用读写锁进行保护。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (4)

1.一种基于多核DSP的并行相位噪声测量方法，其特征在于：采用FPGA、DSP和DDR3存储器；FPGA用于为DSP传递数据，DDR3存储器外挂在DSP上；具体包括如下步骤：

步骤1：执行中断处理任务；

DSP接收FPGA的数据准备好中断，FPGA控制ADC采集A路和B路两个通道的原始数据，然后在内部进行抽取和滤波处理，然后将处理过的数据写入DDR3存储器；

FPGA通过中断消息通知DSP进行下一步的数据处理，DSP记录各段有效数据个数，并刷新生产计数，然后通知DSP内部的读取DDR3任务；

步骤2：读取DDR3任务；

DSP在接收到可读信号时，依次查找各段中有效数据的位置，然后通过DSP内部的EDMA，该EDMA为DSP内部的高速数据通信部分，能够将DSP外挂的DDR3存储器中的数据读取到DSP内部的核的L2存储器中，执行数据转换，再将结果通过DSP内部的EDMA，写入DSP内部的多核共享存储器MSM中，两路数据分别存储在各自的地址中，最后分别通知相应处理器核执行A路FFT任务和B路FFT任务；

步骤3：A路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取A路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤4：B路FFT任务；

DSP接到信号后，通过EDMA从多核共享存储器MSM中读取B路测量数据，执行FFT运算，然后再将结果写入MSM中，最后通知相应核互相关任务；

步骤5：互相关任务；

从共享存储空间读取某段的A、B两路的FFT运算结果并进行互相关运算，依据段号将结果存入共享存储空间中的相应位置，当该段的互相关次数达到默认的互相关次数就通过事件通知主任务进行显示处理任务；只有等到A、B两路FFT任务都完成后才会执行两路数据的互相关运算，互相关任务对各段数据分别记录，完成各段数据与历史数据的累积，只有该段数据的互相关次数达到了指定次数后，才会执行求模与平均并通知显示处理任务，否则只存储累积后的结果；

步骤6：显示处理任务；

从共享存储空间读取某段的互相关运算结果并进行显示处理，依据段号将结果存入DDR3中的相应位置，若所有段都完成显示处理就向主机发送中断通知测量完成。

2.根据权利要求1所述的基于多核DSP的并行相位噪声测量方法，其特征在于：当DSP收到中断后，会从DDR3中依次读取数据，然后将数据存入共享缓冲区，刷新生产计数，通过事件通知进行FFT运算，互相关，显示处理，处理完成后刷新消费计数，当完成第第一次计算的时候，第二组数据已经开始处理，随着时间片的流转，程序以流水的方式进行处理。

3.根据权利要求1所述的基于多核DSP的并行相位噪声测量方法，其特征在于：DSP之间任务交互的过程中，如果中断处理任务生成的数据很快，而其他任务处理的速度很慢，那么中断处理任务就必须等待处理任务处理完成，才能继续数据采集；同样的道理，如果处理任务处理的速度较快，那么处理任务就必须等待中断处理任务，为了解决这种不均衡的问题，采用了生产者-消费者模型。

4.根据权利要求3所述的基于多核DSP的并行相位噪声测量方法，其特征在于：生产者和消费者之间不能直接通讯，就会导致程序的耦合；将中断处理任务作为生产者，FFTA、FFTB、互相关和显示任务作为消费者，它们之间通过环形缓冲区进行数据交互，环形缓冲区属于共享资源，采用读写锁的方式进保护，保证在读数据的时候不能写入，在写数据的时候不能读取。

Images