CN113413162A - 用于ct旋转端控制系统的通用抗干扰滤波结构及其滤波方法 - Google Patents

Abstract

本发明属于断层扫描医疗器械技术领域，具体涉及用于CT旋转端控制系统的通用抗干扰滤波结构及其滤波方法。包括输入寄存器、第一移位寄存器、第二移位寄存器、第一计数器、第二计数器和判决器；输入寄存器与第一移位寄存器通信连接；第一移位寄存器、第一计数器和判决器依次通信连接；第二移位寄存器、第二寄存器和计数器依次通信连接。本发明按照系统要求获取对应的工作时钟频率和移位深度，并以此设定参数，开始每个工作时钟的滤波过程。本发明具有结构简单，适用于各种频率的抗干扰电路，能够对不同频率的信号均可实现干扰滤除作用的特点。

Description

用于CT旋转端控制系统的通用抗干扰滤波结构及其滤波方法

技术领域

本发明属于断层扫描医疗器械技术领域，具体涉及用于CT旋转端控制系统的通用抗干扰滤波结构及其滤波方法。

背景技术

CT机架可以分为静止和旋转两部分，旋转端的控制系统主要起到的是静止端和旋转端信息交互桥梁的作用，接收来自静止端的控制信息用以控制旋转端的高压发生器，X射线球管，探测器及其他部件。由于存在复杂的电磁环境，主要是曝光时高达140kV的高压和驱动机架旋转的大功率电机。而连接在控制系统主控板上的各种设备的数字接口种类和数量都很多，这些接口中的信号都需要进入主控板的主控单元FPGA进行处理且由于处在复杂的电磁环境中容易受到各种干扰。因此，要求主控FPGA对这些信号进行干扰滤波处理，以保证系统正常运作。

然而现有的技术是针对不同信号、不同的干扰，设计不同的电路，没有一个通用的电路。由于不同的CT上旋转端所搭载的高压、球馆、探测器各不相同，导致不同机型的开发需要花费大量的时间，而针对不同外设信号的干扰滤波电路进行重新设计，需要消耗大量的成本和时间，不符合经济效益。

因此，设计一种结构简单，适用于各种频率的抗干扰电路，能够对不同频率的信号均可实现干扰滤除作用的用于CT旋转端控制系统的通用抗干扰滤波结构，就显得十分必要。

例如，申请号为CN201410538162.0的中国发明专利所述的一种基于PET/CT设备的外部门控信号检测装置及方法，信号预处理模块连接呼吸设备的输出端和心电图ECG设备的输出端；信号预处理模块将呼吸信号和ECG信号进行滤波去噪后发送给ADC采样模块；ADC采样模块将采集的ECG信号的幅值和呼吸信号的最大值分别转换为数字信号的ECG信号的幅值和呼吸信号的最大值后发送给FPGA数据处理模块；FPGA数据处理模块根据数字信号的ECG信号的幅值获得ECG信号的R波，根据数字信号的呼吸信号的最大值计算呼吸信号的最高点，根据每个R波输出一个第一门控信号，根据每个呼吸信号的最大值输出一个第二门控信号。虽然能够精确输出门控信号，进而获得整个呼吸周期的图像，但是其缺点在于，仅能通过信号预处理模块接收呼吸信号和ECG信号，并对这两种信号进行滤波去噪处理，完成信号采集的前期处理，并不能够对不同频率的信号均可实现干扰滤除作用，使用局限性较大。

发明内容

本发明是为了克服现有技术中，由于不同的CT上旋转端所搭载的高压、球馆、探测器各不相同，导致不同机型的开发需要花费大量的时间，而针对不同外设信号的干扰滤波电路进行重新设计，则需要消耗大量成本和时间的问题，提供了一种结构简单，适用于各种频率的抗干扰电路，能够对不同频率的信号均可实现干扰滤除作用的用于CT旋转端控制系统的通用抗干扰滤波结构及其滤波方法。

为了达到上述发明目的，本发明采用以下技术方案：

用于CT旋转端控制系统的通用抗干扰滤波结构，包括输入寄存器、第一移位寄存器、第二移位寄存器、第一计数器、第二计数器和判决器；所述输入寄存器用于接收信号；所述输入寄存器与第一移位寄存器通信连接；所述第一移位寄存器、第一计数器和判决器依次通信连接；所述第一移位寄存器分别与第二移位寄存器和判决器通信连接；所述第二移位寄存器、第二寄存器和计数器依次通信连接。

作为优选，所述输入寄存器的工作频率为125M。

作为优选，所述第一移位寄存器的移位深度为40。

作为优选，所述第二移位寄存器的移位深度为40。

本发明还提供了用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，包括以下步骤：

设定未经滤波处理过的信号为脏信号，经滤波处理过的信号为干净信号；

S1，脏信号进入输入寄存器内进行打两拍的处理得到信号i，所述信号i经过第一移位寄存器得到信号s1，所述信号s1经过第二移位寄存器2得到信号s2；

S2，根据当前时刻信号i和信号s1的数值，所述第一计数器计算每个时钟下第一移位寄存器中0的个数；

S3，根据当前时刻信号s1和信号s2的数值，所述第二计数器计算每个时钟下第二移位寄存器中0的个数；

S4，根据当前时刻第一计数器和第二计数器保持的数值，所述判决器生成干净信号并对干净信号赋值合。

作为优选，步骤S2包括如下步骤：

S21，若当前时刻信号i＝0，信号s1＝1，则第一计数器数值加1；

S22，若当前时刻信号i＝1，信号s1＝0，则第一计数器数值减1；

S23，若当前时刻信号i＝0，信号s1＝0或信号i＝1，信号s1＝1，则第一计数器保持当前值。

作为优选，步骤S3包括如下步骤：

S31，若当前时刻信号s1＝0，信号s2＝1，则第二计数器数值加1；

S32，若当前时刻信号s1＝1，信号s2＝0，则第二计数器数值减1；

S33，若当前时刻信号s1＝0，信号s2＝0或信号s1＝1，信号s2＝1，则第二计数器保持当前值。

作为优选，步骤S4包括如下步骤：

S41，若当前时刻第一计数器的数值≤16且第二计数器的数值≥24且信号s1＝1，则将所述判决器生成的干净信号赋值为1；

S42，若当前时刻第一计数器的数值≥24且第二计数器的数值≤16且信号s1＝0，则将所述判决器生成的干净信号赋值为0；

S43，若当前时刻既不满足步骤S41中所述条件，也不满足步骤S42中所述条件，则将所述判决器生成的干净信号赋值为上一个时刻的值。

本发明与现有技术相比，有益效果是：(1)本发明结构简单，适用于各种频率的抗干扰电路，能够对不同频率的信号均可实现干扰滤除作用；(2)本发明适用性强，设计新项目时针对不同的外设只需简单调用本发明结构即可，节约了成本和时间。

附图说明

图1为本发明中用于CT旋转端控制系统的通用抗干扰滤波结构的一种原理框图；

图2为图1在实际应用到系统时的一种系统原理框图。

图中：输入寄存器1、第一移位寄存器2、第二移位寄存器3、第一计数器4、第二计数器5、判决器6。

具体实施方式

为了更清楚地说明本发明实施例，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

实施例1：

如图1所示的用于CT旋转端控制系统的通用抗干扰滤波结构，包括输入寄存器1、第一移位寄存器2、第二移位寄存器3、第一计数器4、第二计数器5和判决器6；所述输入寄存器用于接收信号；所述输入寄存器与第一移位寄存器通信连接；所述第一移位寄存器、第一计数器和判决器依次通信连接；所述第一移位寄存器分别与第二移位寄存器和判决器通信连接；所述第二移位寄存器、第二寄存器和计数器依次通信连接。

进一步的，所述输入寄存器的工作频率为125M。

进一步的，所述第一移位寄存器的移位深度为40。

进一步的，所述第二移位寄存器的移位深度为40。

设定输入寄存器的工作时钟频率为125M，第一移位寄存器和第二移位寄存器的移位深度均为40，对应能够滤除的干扰最小为8ns，最大为320ns。本发明中的用于CT旋转端控制系统的通用抗干扰滤波结构能够滤除的信号宽度最小周期为一个工作时钟的周期，最大宽度为移位深度x工作时钟周期，以图1为例，x＝40。

基于实施例1，本发明还提供了用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，包括以下步骤：

设定未经滤波处理过的信号为脏信号，经滤波处理过的信号为干净信号；

S1，脏信号进入输入寄存器内进行打两拍的处理得到信号i，所述信号i经过第一移位寄存器得到信号s1，所述信号s1经过第二移位寄存器2得到信号s2；

S2，根据当前时刻信号i和信号s1的数值，所述第一计数器计算每个时钟下第一移位寄存器中0的个数；

步骤S2包括如下步骤：

S21，若当前时刻信号i＝0，信号s1＝1，则第一计数器数值加1；

S22，若当前时刻信号i＝1，信号s1＝0，则第一计数器数值减1；

S23，若当前时刻信号i＝0，信号s1＝0或信号i＝1，信号s1＝1，则第一计数器保持当前值。

S3，根据当前时刻信号s1和信号s2的数值，所述第二计数器计算每个时钟下第二移位寄存器中0的个数；

步骤S3包括如下步骤：

S31，若当前时刻信号s1＝0，信号s2＝1，则第二计数器数值加1；

S32，若当前时刻信号s1＝1，信号s2＝0，则第二计数器数值减1；

S33，若当前时刻信号s1＝0，信号s2＝0或信号s1＝1，信号s2＝1，则第二计数器保持当前值

S4，根据当前时刻第一计数器和第二计数器保持的数值，所述判决器生成干净信号并对干净信号赋值合。

步骤S4包括如下步骤：

S41，若当前时刻第一计数器的数值≤16(移位深度的2/5)且第二计数器的数值≥24(移位深度的3/5)且信号s1＝1，则将所述判决器生成的干净信号赋值为1；

S42，若当前时刻第一计数器的数值≥24(移位深度的3/5)且第二计数器的数值≤16(移位深度的2/5)且信号s1＝0，则将所述判决器生成的干净信号赋值为0；

S43，若当前时刻既不满足步骤S41中所述条件，也不满足步骤S42中所述条件，则将所述判决器生成的干净信号赋值为上一个时刻的值。

以实施例1所示的用于CT旋转端控制系统的通用抗干扰滤波结构，投入到实际应用中，具体的整体系统模块原理框图如图2所示。

如图2所示，若设有两个输入信号，即输入脏信号1和输入脏信号2，其中，两个脏信号的干扰的频率差距很大。此时滤波只需根据实际场景需要，由图2中的变速器模块产生相应频率的工作时钟和移位深度即可满足需求。变速器模块可以是FPGA中内置的PLL也可以使用逻辑资源搭建的分频电路。

图2中的输入滤波模块1和输入滤波模块2，即为图1所示的用于CT旋转端控制系统的通用抗干扰滤波结构。

本发明的用于CT旋转端控制系统的通用抗干扰滤波结构，按照系统要求获取通用抗干扰滤波结构对应的工作时钟频率和移位寄存器的移位深度，之后以此设定参数，开始每个工作时钟的滤波过程。

本发明结构简单，适用于各种频率的抗干扰电路，能够对不同频率的信号均可实现干扰滤除作用；本发明适用性强，设计新项目时针对不同的外设只需简单调用本发明结构即可，节约了成本和时间。

以上所述仅是对本发明的优选实施例及原理进行了详细说明，对本领域的普通技术人员而言，依据本发明提供的思想，在具体实施方式上会有改变之处，而这些改变也应视为本发明的保护范围。

Claims (8)

1.用于CT旋转端控制系统的通用抗干扰滤波结构，其特征在于，包括输入寄存器、第一移位寄存器、第二移位寄存器、第一计数器、第二计数器和判决器；所述输入寄存器用于接收信号；所述输入寄存器与第一移位寄存器通信连接；所述第一移位寄存器、第一计数器和判决器依次通信连接；所述第一移位寄存器分别与第二移位寄存器和判决器通信连接；所述第二移位寄存器、第二寄存器和计数器依次通信连接。

2.根据权利要求1所述的用于CT旋转端控制系统的通用抗干扰滤波结构，其特征在于，所述输入寄存器的工作频率为125M。

3.根据权利要求2所述的用于CT旋转端控制系统的通用抗干扰滤波结构，其特征在于，所述第一移位寄存器的移位深度为40。

4.根据权利要求3所述的用于CT旋转端控制系统的通用抗干扰滤波结构，其特征在于，所述第二移位寄存器的移位深度为40。

5.基于权利要求4所述的用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，其特征在于，包括以下步骤：

设定未经滤波处理过的信号为脏信号，经滤波处理过的信号为干净信号；

S1，脏信号进入输入寄存器内进行打两拍的处理得到信号i，所述信号i经过第一移位寄存器得到信号s1，所述信号s1经过第二移位寄存器2得到信号s2；

S2，根据当前时刻信号i和信号s1的数值，所述第一计数器计算每个时钟下第一移位寄存器中0的个数；

S3，根据当前时刻信号s1和信号s2的数值，所述第二计数器计算每个时钟下第二移位寄存器中0的个数；

S4，根据当前时刻第一计数器和第二计数器保持的数值，所述判决器生成干净信号并对干净信号赋值。

6.根据权利要求5所述的用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，其特征在于，步骤S2包括如下步骤：

S21，若当前时刻信号i＝0，信号s1＝1，则第一计数器数值加1；

S22，若当前时刻信号i＝1，信号s1＝0，则第一计数器数值减1；

S23，若当前时刻信号i＝0，信号s1＝0或信号i＝1，信号s1＝1，则第一计数器保持当前值。

7.根据权利要求5所述的用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，其特征在于，步骤S3包括如下步骤：

S31，若当前时刻信号s1＝0，信号s2＝1，则第二计数器数值加1；

S32，若当前时刻信号s1＝1，信号s2＝0，则第二计数器数值减1；

S33，若当前时刻信号s1＝0，信号s2＝0或信号s1＝1，信号s2＝1，则第二计数器保持当前值。

8.根据权利要求5所述的用于CT旋转端控制系统的通用抗干扰滤波结构的滤波方法，其特征在于，步骤S4包括如下步骤：

S41，若当前时刻第一计数器的数值≤16且第二计数器的数值≥24且信号s1＝1，则将所述判决器生成的干净信号赋值为1；

S42，若当前时刻第一计数器的数值≥24且第二计数器的数值≤16且信号s1＝0，则将所述判决器生成的干净信号赋值为0；

S43，若当前时刻既不满足步骤S41中所述条件，也不满足步骤S42中所述条件，则将所述判决器生成的干净信号赋值为上一个时刻的值。

Images