CN113381727A - 一种阶数、中心频率和带宽可重构的有源滤波芯片 - Google Patents

一种阶数、中心频率和带宽可重构的有源滤波芯片 Download PDF

Info

Publication number
CN113381727A
CN113381727A CN202110573718.XA CN202110573718A CN113381727A CN 113381727 A CN113381727 A CN 113381727A CN 202110573718 A CN202110573718 A CN 202110573718A CN 113381727 A CN113381727 A CN 113381727A
Authority
CN
China
Prior art keywords
nmos tube
resonant cavity
tube
controllable
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110573718.XA
Other languages
English (en)
Other versions
CN113381727B (zh
Inventor
杨涛
李坤
刘斌
王沙飞
杨健
邵怀宗
王勇
李想
肖德政
齐亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
32802 Troops Of People's Liberation Army Of China
University of Electronic Science and Technology of China
Nanhu Laboratory
Original Assignee
32802 Troops Of People's Liberation Army Of China
University of Electronic Science and Technology of China
Nanhu Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 32802 Troops Of People's Liberation Army Of China, University of Electronic Science and Technology of China, Nanhu Laboratory filed Critical 32802 Troops Of People's Liberation Army Of China
Priority to CN202110573718.XA priority Critical patent/CN113381727B/zh
Publication of CN113381727A publication Critical patent/CN113381727A/zh
Application granted granted Critical
Publication of CN113381727B publication Critical patent/CN113381727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Filters And Equalizers (AREA)

Abstract

本发明公开一种阶数、中心频率和带宽可重构的有源滤波芯片，控制信号从差分输入端口port1输入，经过对称的第一可控外部耦合单元后进入第一谐振腔的输入端口，第一谐振腔通过磁耦合将能量耦合到第二谐振腔，第二谐振腔通过对称的可控级间耦合单元将能量耦合到第三谐振腔，第三谐振腔通过磁耦合将能量耦合到第四谐振腔，第四谐振腔通过对称的第二可控外部耦合单元将能量耦合到第四谐振腔；本发明采用差分输入输出的形式，整个滤波器由四个谐振腔组成，并利用变压器实现，减小了耦合器件，节约了芯片面积，并通过可控负阻补偿单元NR1改善谐振腔Q值，改善滤波电路的插损、噪声系数等关键指标，并采用三组阵列形式的补偿单元，提高了补偿的灵活性。

Description

一种阶数、中心频率和带宽可重构的有源滤波芯片
技术领域
本发明属于集成电路与无线通信的技术领域，具体涉及一种阶数、中心频率和带宽可重构的有源滤波芯片。
背景技术
传统滤波器具有体积大、不易于集成的缺点，无法使滤波器与收发系统其他模块如低噪声放大器、功率放大器集成在单个芯片中，而研究片上滤波电路可以很好的解决这个问题。阶数、中心频率与带宽可重构的有源滤波芯片可以作为系统的预选滤波器以及中频滤波器，其可重构特性可以适应射频前端系统功能的复杂性，使滤波器可与射频系统其他模块集成于单片中，避免使用片外模组级滤波器，减小系统体积，提高系统集成度，现有可重构滤波芯片的文献报道很少，且现有方案中滤波电路插损、噪声系数、线性度较差。
发明内容
本发明克服现有技术存在的不足，所要解决的技术问题为：提供一种能够改善滤波电路的插损、噪声系数及线性度的阶数、中心频率和带宽可重构的有源滤波芯片。
为了解决上述技术问题，本发明采用的技术方案为：一种阶数、中心频率和带宽可重构的有源滤波芯片，包括：差分输入端口port1、差分输出端口port2、第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔、第一可控外部耦合单元、第二可控外部耦合单元和可控级间耦合单元，所述第一谐振腔设有输入端口，所述第四谐振腔设有输出端口，控制信号从差分输入端口port1输入，经过对称的第一可控外部耦合单元后进入第一谐振腔的输入端口，第一谐振腔通过磁耦合将能量耦合到第二谐振腔，第二谐振腔通过对称的可控级间耦合单元将能量耦合到第三谐振腔，第三谐振腔通过磁耦合将能量耦合到第四谐振腔，第四谐振腔通过对称的第二可控外部耦合单元将能量耦合到第四谐振腔的输出端口，第四谐振腔的输出端口通过差分输出端口Port2输出信号。
优选地，所述第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔采用相同的谐振单元，所述谐振单元包括可控负阻补偿单元NR1、可变电容单元Cvar1、电感L1以及可控偏置电流源B1，所述可控负阻补偿单元NR1分别与可变电容单元Cvar1、电感L1并联后的两端与第一谐振腔的输入端口相连，可控偏置电流源B1与电感L1的中心抽头端口相连。
优选地，所述可控负阻补偿单元NR1包括第一补偿单元、第二补偿单元和第三补偿单元，所述第一补偿单元包括隔直电容CR1、隔直电容CR2和交叉耦合的NMOS管NMOS1和NMOS管NMOS2，所述NMOS管NMOS1的栅极通过隔直电容CR2与NMOS管NMOS2的漏极相连，NMOS管NMOS2的栅极通过隔直电容CR1与NMOS管NMOS1的漏极相连，NMOS管NMOS1的栅极、NMOS管NMOS2的栅极分别通过电阻Rg1、电阻Rg2与栅极控制信号Q0端相连，NMOS管NMOS1和NMOS管NMOS2的源极分别通过源极电阻Rs1、源极电阻Rs2接地，NMOS管NMOS1的漏极和NMOS管NMOS2的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连；
所述第二补偿单元包括隔直电容CR3、隔直电容CR4和交叉耦合的NMOS管NMOS3和NMOS管NMOS4，所述NMOS管NMOS3的栅极通过隔直电容CR4与NMOS管NMOS4的漏极相连，NMOS管NMOS4的栅极通过隔直电容CR3与NMOS管NMOS3的漏极相连，NMOS管NMOS3的栅极、NMOS管NMOS4的栅极分别通过电阻Rg3、电阻Rg4与栅极控制信号Q1端相连，NMOS管NMOS3和NMOS管NMOS4的源极分别通过源极电阻Rs3、源极电阻Rs4接地，NMOS管NMOS3的漏极和NMOS管NMOS4的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连；
所述第三补偿单元包括隔直电容CR5、隔直电容CR6和交叉耦合的NMOS管NMOS5和NMOS管NMOS6，所述NMOS管NMOS5的栅极通过隔直电容CR6与NMOS管NMOS6的漏极相连，NMOS管NMOS6的栅极通过隔直电容CR5与NMOS管NMOS5的漏极相连，NMOS管NMOS5的栅极、NMOS管NMOS6的栅极分别通过电阻Rg5、电阻Rg6与栅极控制信号Q2端相连，NMOS管NMOS5和NMOS管NMOS6的源极分别通过源极电阻Rs5、源极电阻Rs6接地，NMOS管NMOS5的漏极和NMOS管NMOS6的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连。
优选地，所述可控偏置电流源B1包括NMOS管Nb1、NMOS管Nb2、NMOS管Nb3，所述NMOS管Nb1的栅极与控制信号Vb1端相连，NMOS管Nb1的漏极与电源信号VDD端相连，NMOS管Nb1的源级与电感L1的中心抽头端口相连；所述NMOS管Nb2的栅极与控制信号Vb2端相连，NMOS管Nb2的漏极与电源信号VDD端相连，NMOS管Nb2的源级与电感L1的中心抽头端口相连；所述NMOS管Nb3的栅极与控制信号Vb3端相连，NMOS管Nb3的漏极与电源信号VDD端相连，NMOS管Nb3的源级与电感L1的中心抽头端口相连。
优选地，所述可变电容单元Cvar1包括由背靠背式变容管var1、变容管var2构成，变容管控制信号Vcc1端通过电阻Rbb1与变容管var1、变容管var2的公共端相连。
优选地，所述可控级间耦合单元包括开关管N1、开关管N2、一组背靠背变容管var3、变容管var4，所述变容管控制信号Vc1端通过电阻Rb1与变容管var3、变容管var4的公共端相连，开关管控制信号Vc2端通过电阻Rb2与开关管N1的栅极相连，开关管N1的漏极依次串接固定电容Cv1、固定电容Cv3后与开关管N2的漏极相连，开关管N1的源极依次串接固定电容Cv2、固定电容Cv4后与开关管N2的源极相连，开关管N2的栅极通过电阻Rb3与开关管控制信号Vc3端相连。
优选地，所述第一可控外部耦合单元、第二可控外部耦合单元分别包括开关管Nin1和变容管var5，所述开关管Nin1与固定电容Cin2串联后与变容管var5并联，再与固定电容Cin1串联，开关管控制信号VDC端通过大电阻Rin2与开关管Nin1的栅极相连，控制信号Vctrl端通过大电阻Rin1与开关管Nin1的漏极相连，控制信号Vctrl端通过大电阻Rin3与开关管Nin1的源级相连。
优选地，所述NMOS管NMOS1和NMOS管NMOS2的宽长比均为W1/L1，NMOS管NMOS3和NMOS管NMOS4的宽长比均为W2/L2，NMOS管NMOS5和NMOS管NMOS6的宽长比均为W3/L3，所述W3/L3：W2/L2：W1/L1＝4:2:1。
优选地，所述NMOS管Nb1的宽长比W1/L1，NMOS管Nb2的宽长比W2/L2，NMOS管Nb3的宽长比W3/L3，所述W3/L3：W2/L2：W1/L1＝4:2:1。
本发明与现有技术相比具有以下有益效果：
1、本发明一种阶数、中心频率和带宽可重构的有源滤波芯片，采用差分输入输出的形式，整个滤波器由四个谐振腔组成，第一谐振腔、第二谐振腔之间采用磁耦合，并利用变压器实现，减小了耦合器件，节约了芯片面积；第二谐振腔、第三谐振腔之间采用可控级间耦合单元，使耦合系数可以灵活控制；第三谐振腔、第四谐振腔之间采用磁耦合方式，与第一谐振腔、第二谐振腔对称。
2、本发明通过可控负阻补偿单元NR1改善谐振腔Q值，改善滤波电路的插损、噪声系数等关键指标，并采用三组阵列形式的补偿单元，提高了补偿的灵活性。
3、通过合理控制第一可控外部耦合单元、第二可控外部耦合单元及可控负阻补偿单元NR1，使滤波器阶数可以在2阶和4阶之间切换，实现滤波器阶数及带宽的可重构。
4、通过控制谐振腔中的变容管单元，滤波电路可以实现中心频率可重构，具有极强的实用性。
附图说明
下面结合附图对本发明做进一步详细的说明；
图1为本发明一种阶数、中心频率和带宽可重构的有源滤波芯片的结构示意图；
图2为本发明中可控负阻补偿单元NR1的电路结构图；
图3为本发明中可控偏置电流源B1的电路结构图；
图4为本发明中可变电容单元Cvar1的电路结构图；
图5为本发明中可控级间耦合单元的电路结构图；
图6为本发明中第一可控外部耦合单元和第二可控外部耦合单元的电路结构图；
图7为四阶滤波S参数版图仿真结果示意图；
图8为二阶滤波S参数版图仿真结果示意图；
图中：1为第一谐振腔，2为第二谐振腔，3为第三谐振腔，4为第四谐振腔，5为第一可控外部耦合单元，6为第二可控外部耦合单元，7为可控级间耦合单元。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一种阶数、中心频率和带宽可重构的有源滤波芯片的结构示意图，如图1所示，一种阶数、中心频率和带宽可重构的有源滤波芯片，包括：差分输入端口port1、差分输出端口port2、第一谐振腔1、第二谐振腔2、第三谐振腔3、第四谐振腔4、第一可控外部耦合单元5、第二可控外部耦合单元6和可控级间耦合单元7，所述第一谐振腔1设有输入端口，所述第四谐振腔4设有输出端口，控制信号从差分输入端口port1输入，经过对称的第一可控外部耦合单元5后进入第一谐振腔1的输入端口，第一谐振腔1通过磁耦合将能量耦合到第二谐振腔2，第二谐振腔2通过对称的可控级间耦合单元7将能量耦合到第三谐振腔3，第三谐振腔3通过磁耦合将能量耦合到第四谐振腔4，第四谐振腔4通过对称的第二可控外部耦合单元6将能量耦合到第四谐振腔4的输出端口，第四谐振腔4的输出端口通过差分输出端口Port2输出信号。
本发明采用中芯国际55nm工艺实现，电阻、变容管、固定电容、NMOS管均采用工艺库中现成器件，用于磁耦合的变压器(电感)利用电磁仿真工具自主设计，通过合理设计变压器耦合系数M12、M34，使滤波器的带宽达到预期指标。
具体地，本发明采用差分结构，信号从差分输入端口port1输入，经过对称的第一可控外部耦合单元5进入第一谐振腔1的输入端口，第一谐振腔1通过磁耦合将能量耦合到第二谐振腔2，第二谐振腔2通过对称的可控级间耦合单元7将能量耦合到第三谐振腔3，第三谐振腔3同样磁耦合将能量耦合到第四谐振腔4，第四谐振腔4通过对称的第二可控外部耦合单元6将能量耦合到输出端，最终通过差分输出端口Port2输出信号，
本发明通过采用谐振腔中的可控负阻补偿单元NR1改善谐振器Q值，改善滤波器插损；并通过第一可控外部耦合单元5、第二可控外部耦合单元6、可控级间耦合单元7及可控负阻补偿单元NR1使滤波器阶数可以在2阶及4阶之间切换，同时实现带宽的可重构；通过采用变容管，使滤波电路中心频率具有可重构特性；最终实现了滤波电路阶数、中心频率和带宽的可重构特性，且在现有方案的基础上改善了滤波电路的插损、噪声系数及线性度。
如图1所示，所述第一谐振腔1、第二谐振腔2、第三谐振腔3、第四谐振腔4采用相同的谐振单元，每个谐振单元均可独立控制；每个所述谐振单元包括可控负阻补偿单元NR1、可变电容单元Cvar1、电感L1以及可控偏置电流源B1，所述可控负阻补偿单元NR1分别与可变电容单元Cvar1、电感L1并联后的两端与第一谐振腔1的输入端口相连，可控偏置电流源B1与电感L1的中心抽头端口相连。
如图2所示，所述可控负阻补偿单元NR1包括第一补偿单元11、第二补偿单元12和第三补偿单元13，本实施例以第一补偿单元11的电路原理图为例进行说明，由于第二补偿单元12和第三补偿单元13的电路原理图中除NMOS管的W/L比不一致外，其余元器件均相同，因此再次不再赘述。所述第一补偿单元11包括隔直电容CR1、隔直电容CR2和交叉耦合的NMOS管NMOS1和NMOS管NMOS2，所述NMOS管NMOS1的栅极通过隔直电容CR2与NMOS管NMOS2的漏极相连，NMOS管NMOS2的栅极通过隔直电容CR1与NMOS管NMOS1的漏极相连，NMOS管NMOS1的栅极、NMOS管NMOS2的栅极分别通过电阻Rg1、电阻Rg2与栅极控制信号Q0端相连，NMOS管NMOS1和NMOS管NMOS2的源极分别通过源极电阻Rs1、源极电阻Rs2接地，NMOS管NMOS1的漏极和NMOS管NMOS2的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔1的输入端口相连；
所述第二补偿单元12包括隔直电容CR3、隔直电容CR4和交叉耦合的NMOS管NMOS3和NMOS管NMOS4，所述NMOS管NMOS3的栅极通过隔直电容CR4与NMOS管NMOS4的漏极相连，NMOS管NMOS4的栅极通过隔直电容CR3与NMOS管NMOS3的漏极相连，NMOS管NMOS3的栅极、NMOS管NMOS4的栅极分别通过电阻Rg3、电阻Rg4与栅极控制信号Q1端相连，NMOS管NMOS3和NMOS管NMOS4的源极分别通过源极电阻Rs3、源极电阻Rs4接地，NMOS管NMOS3的漏极和NMOS管NMOS4的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔1的输入端口相连；
所述第三补偿单元13包括隔直电容CR5、隔直电容CR6和交叉耦合的NMOS管NMOS5和NMOS管NMOS6，所述NMOS管NMOS5的栅极通过隔直电容CR6与NMOS管NMOS6的漏极相连，NMOS管NMOS6的栅极通过隔直电容CR5与NMOS管NMOS5的漏极相连，NMOS管NMOS5的栅极、NMOS管NMOS6的栅极分别通过电阻Rg5、电阻Rg6与栅极控制信号Q2端相连，NMOS管NMOS5和NMOS管NMOS6的源极分别通过源极电阻Rs5、源极电阻Rs6接地，NMOS管NMOS5的漏极和NMOS管NMOS6的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔1的输入端口相连。
具体地，可控负阻补偿单元NR1由3个类似结构组成负阻补偿阵列，1X、2X、4X表示第一补偿单元11、第二补偿单元12和第三补偿单元13中NMOS管NMOS1和NMOS管NMOS2的宽长比均为W1/L1，NMOS管NMOS3和NMOS管NMOS4的宽长比均为W2/L2，NMOS管NMOS5和NMOS管NMOS6的宽长比均为W3/L3，所述宽长比整个代表一个参数，所述W3/L3：W2/L2：W1/L1＝4:2:1，其余元器件相同，每个补偿单元由两个MOS管NMOS1、NMOS2交叉耦合组成，其中NMOS管NMOS2的栅极通过隔直电容CR1与NMOS1的漏极相连，将MOS管栅极和漏极的电压隔开，并额外加入栅极控制信号Q0端，栅极控制信号通过大电阻Rg1、电阻Rg2输入到NMOS1和NMOS2的栅极，对管子的通断进行控制；NMOS1和NMOS2的漏极作为可控负阻补偿单元NR1的输出接入第一谐振腔1的输入端口；当Q0接入导通信号时，NMOS1及NMOS2导通并接入第一谐振腔1提供负阻；当Q0接入关断信号时，NMOS1及NMOS2截止不提供负阻；因此通过合理控制Q0、Q1、Q2的大小，可以使接入谐振腔负阻管的W/L比在0～7之间变化，而负阻补偿大小与接入谐振腔负阻管的W/L比成正比，因此，通过改变接入谐振腔的负阻管的W/L比改变补偿大小。例如当Q0接入关断信号，Q1、Q2接入导通信号时，接入谐振腔负阻管的W/L比为6∶1。
如图3所示，所述可控偏置电流源B1包括NMOS管Nb1、NMOS管Nb2、NMOS管Nb3，所述NMOS管Nb1的宽长比W1/L1，NMOS管Nb2的宽长比W2/L2，NMOS管Nb3的宽长比W3/L3，所述宽长比整个代表一个参数，所述W3/L3：W2/L2：W1/L1＝4:2:1，所述NMOS管Nb1的栅极与控制信号Vb1端相连，NMOS管Nb1的漏极与电源信号VDD端相连，NMOS管Nb1的源级与电感L1的中心抽头端口相连；所述NMOS管Nb2的栅极与控制信号Vb2端相连，NMOS管Nb2的漏极与电源信号VDD端相连，NMOS管Nb2的源级与电感L1的中心抽头端口相连；所述NMOS管Nb3的栅极与控制信号Vb3端相连，NMOS管Nb3的漏极与电源信号VDD端相连，NMOS管Nb3的源级与电感L1的中心抽头端口相连，为可控负阻补偿单元NR1提供偏置电流。
如图4所示，所述可变电容单元Cvar1包括由背靠背式变容管var1、变容管var2构成，变容管控制信号Vcc1端通过电阻Rbb1与变容管var1、变容管var2的公共端相连。
如图5所示，所述可控级间耦合单元7包括开关管N1、开关管N2、一组背靠背变容管var3、变容管var4，变容管控制信号Vc1端通过电阻Rb1与变容管var3、变容管var4的公共端相连，开关管控制信号Vc2端通过电阻Rb2与开关管N1的栅极相连，开关管N1的漏极依次串接固定电容Cv1、固定电容Cv3后与开关管N2的漏极相连，开关管N1的源极依次串接固定电容Cv2、固定电容Cv4后与开关管N2的源极相连，开关管N2的栅极通过电阻Rb3与开关管控制信号Vc3端相连；具体地，一对背靠背变容管var3、变容管var4构成电容细调节部分，变容管控制信号Vc1端通过电阻Rb1控制变容管var3、变容管var4；固定电容Cv1、固定电容Cv2及开关管N1构成的一路开关电容，固定电容Cv3、固定电容Cv4及开关管N2构成的另一路开关电容。
如图6所示，所述第一可控外部耦合单元5、第二可控外部耦合单元6分别包括开关管Nin1和变容管var5，所述开关管Nin1与固定电容Cin2串联后与变容管var5并联，再与固定电容Cin1串联，开关管控制信号VDC端通过大电阻Rin2与开关管Nin1的栅极相连，控制信号Vctrl端通过大电阻Rin1与开关管Nin1的漏极相连，控制信号Vctrl端通过大电阻Rin3与开关管Nin1的源级相连。
具体地，滤波器阶数切换：(1)四阶工作模式：当第一可控外部耦合单元5、第二可控外部耦合单元6中开关管Nin1关断时，第一可控外部耦合单元5、第二可控外部耦合单元6等效为固定电容Cin1与变容管var5串联，由于固定电容Cin1远大于变容管var5，此时第一可控外部耦合单元5、第二可控外部耦合单元6的容值几乎完全由变容管var5决定，通过改变第一可控外部耦合单元5、第二可控外部耦合单元6的容值，滤波电路可以在中心频率可重构同时保持4阶性能；(2)二阶工作模式：当第一可控外部耦合单元5、第二可控外部耦合单元6中开关管Nin1导通时，由于固定电容Cin2远大于变容管var5，在高频信号下，固定电容Cin2约等于短路，因此变容管var5被短路，第一可控外部耦合单元5、第二可控外部耦合单元6等效为Cin1与Cin2串联，在高频信号下等效为开路；此时，关闭第一谐振腔1与第四谐振腔4的可控负阻补偿单元NR1，第一谐振腔1与第四谐振腔4退化为外部耦合电路，滤波电路滤波功能主要由第二谐振腔2与第三谐振腔3决定，此时滤波电路具有2阶滤波特性，改变第一谐振腔1与第四谐振腔4的谐振频率(即二阶状态下的外部耦合)，滤波电路可以在中心频率可重构同时保持2阶性能。
图7为四阶滤波S参数版图仿真结果示意图；图8为二阶滤波S参数版图仿真结果示意图；采用电磁仿真工具、spectre仿真器等对进行仿真，仿真结果表明本发明设计理念正确可行。图7给出了电路四阶状态下的仿真结果，从仿真结果可以看出，此时电路具有宽带的四阶特性，滤波器中心频率在2-3.2GHz范围内可重构，且在中心频率改变时，保持相对带宽恒定(约37％)；图8给出了二阶状态下的仿真结果，此时电路具有窄带二阶特性，滤波器中心频率可在2-3.6GHz范围内可重构，且中心频率改变时，保持绝对带宽恒定(约400MHz)。综上所述，该滤波器可以实现四阶到二阶的可重构，带宽可以实现从宽带到窄带的可重构，同时具备中心频率可重构特性。
本发明一种阶数、中心频率和带宽可重构的有源滤波芯片，采用差分输入输出的形式，整个滤波器由四个谐振腔组成，第一谐振腔1、第二谐振腔2之间采用磁耦合，并利用变压器实现，减小了耦合器件，节约了芯片面积；第二谐振腔2、第三谐振腔3之间采用可控级间耦合单元7，使耦合系数可以灵活控制；第三谐振腔3、第四谐振腔4之间采用磁耦合方式，与第一谐振腔1、第二谐振腔2对称；本发明通过可控负阻补偿单元NR1改善谐振腔Q值，改善滤波电路的插损、噪声系数等关键指标，并采用三组阵列形式的补偿单元，提高了补偿的灵活性；通过合理控制第一可控外部耦合单元5、第二可控外部耦合单元6及可可控负阻补偿单元NR1，使滤波器阶数可以在二阶和四阶之间切换，实现滤波器阶数及带宽的可重构；通过控制谐振腔中的变容管单元，滤波电路可以实现中心频率可重构，具有极强的实用性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：包括：差分输入端口port1、差分输出端口port2、第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔、第一可控外部耦合单元、第二可控外部耦合单元和可控级间耦合单元，所述第一谐振腔设有输入端口，所述第四谐振腔设有输出端口，控制信号从差分输入端口port1输入，经过对称的第一可控外部耦合单元后进入第一谐振腔的输入端口，第一谐振腔通过磁耦合将能量耦合到第二谐振腔，第二谐振腔通过对称的可控级间耦合单元将能量耦合到第三谐振腔，第三谐振腔通过磁耦合将能量耦合到第四谐振腔，第四谐振腔通过对称的第二可控外部耦合单元将能量耦合到第四谐振腔的输出端口，第四谐振腔的输出端口通过差分输出端口Port2输出信号。
2.根据权利要求1所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述第一谐振腔、第二谐振腔、第三谐振腔、第四谐振腔采用相同的谐振单元，所述谐振单元包括可控负阻补偿单元NR1、可变电容单元Cvar1、电感L1以及可控偏置电流源B1，所述可控负阻补偿单元NR1分别与可变电容单元Cvar1、电感L1并联后的两端与第一谐振腔的输入端口相连，可控偏置电流源B1与电感L1的中心抽头端口相连。
3.根据权利要求2所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述可控负阻补偿单元NR1包括第一补偿单元、第二补偿单元和第三补偿单元，
所述第一补偿单元包括隔直电容CR1、隔直电容CR2和交叉耦合的NMOS管NMOS1和NMOS管NMOS2，所述NMOS管NMOS1的栅极通过隔直电容CR2与NMOS管NMOS2的漏极相连，NMOS管NMOS2的栅极通过隔直电容CR1与NMOS管NMOS1的漏极相连，NMOS管NMOS1的栅极、NMOS管NMOS2的栅极分别通过电阻Rg1、电阻Rg2与栅极控制信号Q0端相连，NMOS管NMOS1和NMOS管NMOS2的源极分别通过源极电阻Rs1、源极电阻Rs2接地，NMOS管NMOS1的漏极和NMOS管NMOS2的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连；
所述第二补偿单元包括隔直电容CR3、隔直电容CR4和交叉耦合的NMOS管NMOS3和NMOS管NMOS4，所述NMOS管NMOS3的栅极通过隔直电容CR4与NMOS管NMOS4的漏极相连，NMOS管NMOS4的栅极通过隔直电容CR3与NMOS管NMOS3的漏极相连，NMOS管NMOS3的栅极、NMOS管NMOS4的栅极分别通过电阻Rg3、电阻Rg4与栅极控制信号Q1端相连，NMOS管NMOS3和NMOS管NMOS4的源极分别通过源极电阻Rs3、源极电阻Rs4接地，NMOS管NMOS3的漏极和NMOS管NMOS4的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连；
所述第三补偿单元包括隔直电容CR5、隔直电容CR6和交叉耦合的NMOS管NMOS5和NMOS管NMOS6，所述NMOS管NMOS5的栅极通过隔直电容CR6与NMOS管NMOS6的漏极相连，NMOS管NMOS6的栅极通过隔直电容CR5与NMOS管NMOS5的漏极相连，NMOS管NMOS5的栅极、NMOS管NMOS6的栅极分别通过电阻Rg5、电阻Rg6与栅极控制信号Q2端相连，NMOS管NMOS5和NMOS管NMOS6的源极分别通过源极电阻Rs5、源极电阻Rs6接地，NMOS管NMOS5的漏极和NMOS管NMOS6的漏极为可控负阻补偿单元NR1的输出端与第一谐振腔的输入端口相连。
4.根据权利要求3所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述可控偏置电流源B1包括NMOS管Nb1、NMOS管Nb2、NMOS管Nb3，所述NMOS管Nb1的栅极与控制信号Vb1端相连，NMOS管Nb1的漏极与电源信号VDD端相连，NMOS管Nb1的源级与电感L1的中心抽头端口相连；所述NMOS管Nb2的栅极与控制信号Vb2端相连，NMOS管Nb2的漏极与电源信号VDD端相连，NMOS管Nb2的源级与电感L1的中心抽头端口相连；所述NMOS管Nb3的栅极与控制信号Vb3端相连，NMOS管Nb3的漏极与电源信号VDD端相连，NMOS管Nb3的源级与电感L1的中心抽头端口相连。
5.根据权利要求2所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述可变电容单元Cvar1包括由背靠背式变容管var1、变容管var2构成，变容管控制信号Vcc1端通过电阻Rbb1与变容管var1、变容管var2的公共端相连。
6.根据权利要求1所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述可控级间耦合单元包括开关管N1、开关管N2、一组背靠背变容管var3、变容管var4，所述变容管控制信号Vc1端通过电阻Rb1与变容管var3、变容管var4的公共端相连，开关管控制信号Vc2端通过电阻Rb2与开关管N1的栅极相连，开关管N1的漏极依次串接固定电容Cv1、固定电容Cv3后与开关管N2的漏极相连，开关管N1的源极依次串接固定电容Cv2、固定电容Cv4后与开关管N2的源极相连，开关管N2的栅极通过电阻Rb3与开关管控制信号Vc3端相连。
7.根据权利要求1所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述第一可控外部耦合单元、第二可控外部耦合单元分别包括开关管Nin1和变容管var5，所述开关管Nin1与固定电容Cin2串联后与变容管var5并联，再与固定电容Cin1串联，开关管控制信号VDC端通过大电阻Rin2与开关管Nin1的栅极相连，控制信号Vctrl端通过大电阻Rin1与开关管Nin1的漏极相连，控制信号Vctrl端通过大电阻Rin3与开关管Nin1的源级相连。
8.根据权利要求3所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述NMOS管NMOS1和NMOS管NMOS2的宽长比均为W1/L1，NMOS管NMOS3和NMOS管NMOS4的宽长比均为W2/L2，NMOS管NMOS5和NMOS管NMOS6的宽长比均为W3/L3，所述W3/L3：W2/L2：W1/L1＝4:2:1。
9.根据权利要求3所述的一种阶数、中心频率和带宽可重构的有源滤波芯片，其特征在于：所述NMOS管Nb1的宽长比W1/L1，NMOS管Nb2的宽长比W2/L2，NMOS管Nb3的宽长比W3/L3，所述W3/L3：W2/L2：W1/L1＝4:2:1。
CN202110573718.XA 2021-05-25 2021-05-25 一种阶数、中心频率和带宽可重构的有源滤波芯片 Active CN113381727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110573718.XA CN113381727B (zh) 2021-05-25 2021-05-25 一种阶数、中心频率和带宽可重构的有源滤波芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110573718.XA CN113381727B (zh) 2021-05-25 2021-05-25 一种阶数、中心频率和带宽可重构的有源滤波芯片

Publications (2)

Publication Number Publication Date
CN113381727A true CN113381727A (zh) 2021-09-10
CN113381727B CN113381727B (zh) 2023-08-18

Family

ID=77571919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110573718.XA Active CN113381727B (zh) 2021-05-25 2021-05-25 一种阶数、中心频率和带宽可重构的有源滤波芯片

Country Status (1)

Country Link
CN (1) CN113381727B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917387A (en) * 1996-09-27 1999-06-29 Lucent Technologies Inc. Filter having tunable center frequency and/or tunable bandwidth
JP2005175503A (ja) * 1999-04-28 2005-06-30 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
CN101944880A (zh) * 2009-07-08 2011-01-12 杭州中科微电子有限公司 一种调谐曲线补偿vco方法及其模块
CN102340294A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 一种四阶有源lc射频带通滤波器
CN103413995A (zh) * 2013-08-01 2013-11-27 南京理工大学 基于ltcc技术的c波段高性能平衡滤波器
CN105789787A (zh) * 2016-03-29 2016-07-20 华南理工大学 一种频率和带宽均可重构的宽带平衡带通滤波器
US20170040978A1 (en) * 2014-04-25 2017-02-09 Indiana Microelectronics, Llc Reconfigurable Microwave Filters
CN109995324A (zh) * 2019-03-12 2019-07-09 东南大学 一种动态偏置调节的lc压控振荡器
CN110011015A (zh) * 2019-03-01 2019-07-12 电子科技大学 一种频率及带宽可重构微波三工器
CN110971015A (zh) * 2019-12-19 2020-04-07 浙江万安亿创电子科技有限公司 一种地面和车载可调lcc谐振无线充电系统
CN111541423A (zh) * 2020-04-26 2020-08-14 清华大学 一种低相位噪声的双谐振腔噪声滤波压控振荡器
CN111817685A (zh) * 2020-07-31 2020-10-23 曾运华 一种电调微波有源滤波器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917387A (en) * 1996-09-27 1999-06-29 Lucent Technologies Inc. Filter having tunable center frequency and/or tunable bandwidth
JP2005175503A (ja) * 1999-04-28 2005-06-30 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
CN101944880A (zh) * 2009-07-08 2011-01-12 杭州中科微电子有限公司 一种调谐曲线补偿vco方法及其模块
CN102340294A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 一种四阶有源lc射频带通滤波器
CN103413995A (zh) * 2013-08-01 2013-11-27 南京理工大学 基于ltcc技术的c波段高性能平衡滤波器
US20170040978A1 (en) * 2014-04-25 2017-02-09 Indiana Microelectronics, Llc Reconfigurable Microwave Filters
CN105789787A (zh) * 2016-03-29 2016-07-20 华南理工大学 一种频率和带宽均可重构的宽带平衡带通滤波器
CN110011015A (zh) * 2019-03-01 2019-07-12 电子科技大学 一种频率及带宽可重构微波三工器
CN109995324A (zh) * 2019-03-12 2019-07-09 东南大学 一种动态偏置调节的lc压控振荡器
CN110971015A (zh) * 2019-12-19 2020-04-07 浙江万安亿创电子科技有限公司 一种地面和车载可调lcc谐振无线充电系统
CN111541423A (zh) * 2020-04-26 2020-08-14 清华大学 一种低相位噪声的双谐振腔噪声滤波压控振荡器
CN111817685A (zh) * 2020-07-31 2020-10-23 曾运华 一种电调微波有源滤波器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TSUNG-CHIEH LEE: "Reconfigurable filter design using resonators as coupling structures", pages 1 - 4 *
刘朋: "毫米波频段宽调谐数控振荡器和注入锁定分频器的设计", pages 2020 - 05 *

Also Published As

Publication number Publication date
CN113381727B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
Song et al. RF filter synthesis based on passively coupled N-path resonators
Wu et al. Novel balanced coupled-line bandpass filters with common-mode noise suppression
US7768348B2 (en) High-frequency circuit
WO2016127823A1 (zh) 一种射频高q值带通滤波器
Stanic et al. A 2.4-GHz ISM-band sliding-IF receiver with a 0.5-V supply
WO2024139693A1 (zh) 一种高线性度的低噪声放大器、芯片及电子设备
Bonner-Stewart et al. Tunable 0.7–2.8-GHz reflection-mode N-path filters in 45-nm SOI CMOS
Li et al. 24–35 GHz filtering LNA and filtering switch using compact mixed magnetic-electric coupling circuit in 28-nm bulk CMOS
CN113381727B (zh) 一种阶数、中心频率和带宽可重构的有源滤波芯片
Hu et al. L-band bandpass filter with high out-of-band rejection based on CMOS active series and shunt inductors
Li et al. A 2.2–3.6 GHz CMOS reconfigurable fourth-order bandpass filter with compact size and high selectivity using transformer-type resonators
Chaudhary et al. Arbitrary termination complex impedances tunable bandpass filter using single and dual-mode resonators
CN114400983B (zh) 一种基于寄生参数融合匹配技术的双向放大器
CN108768341B (zh) 一种基于高q值可调谐有源电感的微型功分器
Zheng Operational transconductance amplifiers for gigahertz applications
Hammadi et al. Study of wide adjustable active inductor circuits: Design approaches and reconfiguration methods
Alaybeyoglu et al. Frequency agile filter structure improved by MOS-only technique
Maruyama et al. A digitally programmable CMOS universal biquad filter using current-mode integrators
US7889029B2 (en) Active bandpass filter
Sharman et al. Design approach for tunable CMOS active inductor
Phuong et al. A microwave active filter for nanosatellite’s receiver front-ends at S-band.
Mariem et al. Design of active inductor-based butterworth and chebyshev microwave bandpass filters in standard 0.18 µm-CMOS technology
Stanic et al. A 0.5 V Receiver in 90 nm CMOS for 2.4 GHz Applications
Hammadi et al. Compact tunable bandpass filter for RF and microwave applications
CN105680889A (zh) 直接变频射频接收前端电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant