CN113343535B - 一种高可靠性的嵌入式SiC功率器件封装设计方法 - Google Patents

一种高可靠性的嵌入式SiC功率器件封装设计方法 Download PDF

Info

Publication number
CN113343535B
CN113343535B CN202110700564.6A CN202110700564A CN113343535B CN 113343535 B CN113343535 B CN 113343535B CN 202110700564 A CN202110700564 A CN 202110700564A CN 113343535 B CN113343535 B CN 113343535B
Authority
CN
China
Prior art keywords
blind hole
model
power device
layer
sic power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110700564.6A
Other languages
English (en)
Other versions
CN113343535A (zh
Inventor
樊嘉杰
钱弈晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202110700564.6A priority Critical patent/CN113343535B/zh
Publication of CN113343535A publication Critical patent/CN113343535A/zh
Application granted granted Critical
Publication of CN113343535B publication Critical patent/CN113343535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/12—Computing arrangements based on biological models using genetic models
    • G06N3/126—Evolutionary algorithms, e.g. genetic algorithms or genetic programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geometry (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Biology (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physiology (AREA)
  • Biomedical Technology (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Genetics & Genomics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种高可靠性的嵌入式SiC功率器件封装设计方法，属于封装领域，包括：S1构建SiC功率器件的三维模型，确定SiC功率器件的结构和参数；S2基于经验公式获得关于盲孔结构的热阻模型和力学模型；S3通过多目标优化遗传算法对热阻模型和力学模型进行优化，获得盲孔结构的最优结果；S4根据S1中三维模型，在基板上确定盲孔分布的可行域；S5对于可行域内的盲孔位置分布进行有限元仿真实验；S6构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型，并获得盲孔位置分布的最优结果；S7根据S3和S6获得SiC功率器件中盲孔结构与位置分布的设计。本发明方法合理有效，能够设计出在高温条件下具有高可靠性的嵌入式SiC功率器件。

Description

一种高可靠性的嵌入式SiC功率器件封装设计方法
技术领域
本发明涉及SiC功率器件封装技术领域，特别涉及一种高可靠性的嵌入式SiC功率器件封装设计方法。
背景技术
与Si芯片相比，SiC芯片可以用更小的体积实现更高耐压、更低损耗，从而给牵引变流系统和电力传输系统的研发设计带来更多便利。此外，SiC芯片具有更低的输出电容和栅电荷。这种高开关速度、低开关损耗、高开关频率的特点，可以提高电源模块的功率密度和效率。
另外，在较高的温度下，Si IGBT的开关损耗会显著增加，而SiC功率器件的开关损耗随温度变化不大。但是，目前SiC功率器件在高温环境下的应用依然受到极大的限制。这其中最重要的限制因素之一是其在高温条件下的可靠性不确定性。因为功率半导体的寿命与其热分布密切相关，此外，随着温度量级的升高，长时间的热循环容易加速焊丝剥离、焊料裂纹等磨损过程。
因此，需要开发新的无引线等封装技术来推动电源模块的发展，而对于无引线封装的SiC功率器件需要有方法对其结构进行优化。
发明内容
针对现有技术存在的无引线封装的SiC功率器件的结构设计，尤其是其中盲孔的结构和位置分布设计不合理的问题，本发明的目的在于提供一种高可靠性的嵌入式SiC功率器件封装设计方法。
为实现上述目的，本发明的技术方案为：
一方面，本发明提供一种高可靠性的嵌入式SiC功率器件封装设计方法，所述方法包括以下步骤：
S1、构建SiC功率器件的三维模型，确定SiC功率器件的结构和参数；其中，所述SiC功率器件包括依次层叠布置的基板、焊层、SiC MOSFET芯片和重布线层，所述基板、所述焊层和所述SiC MOSFET芯片封装在塑封壳层内，且所述塑封壳层朝向所述重布线层的表面设置有用于连通所述SiC MOSFET芯片与所述重布线层的盲孔，所述盲孔内填充有导电介质；所述参数包括所述盲孔的孔径、所述盲孔的孔深以及所述盲孔之间的相对位置；
S2、基于经验公式获得关于盲孔结构的热阻模型和力学模型；
其中，关于盲孔结构的热阻模型为：
Figure GDA0003457711480000011
其中，R4为塑封壳层的热阻、Rm为塑封壳层中导电介质部分的热阻、Rg为塑封壳层中塑封料部分的热阻、Am为塑封壳层中导电介质部分的等效传热面积、Ag为塑封壳层中塑封料部分的等效传热面积、k4为塑封壳层的导热系数、k3为重布线层的导热系数、h4为塑封壳层的厚度；
关于盲孔结构的力学模型为：F＝E3Smα3ΔT，其中，E3为重布线层的杨氏模量、Sm为盲孔与芯片的接触面积、α3为重布线层的热膨胀系数、ΔT为温度循环的高低温温差；
S3、通过多目标优化遗传算法对所述热阻模型和所述力学模型进行优化，获得盲孔结构的最优结果；
S4、根据S1中构建好的SiC功率器件三维模型，在重布线层上确定盲孔分布的可行域；
S5、对于可行域内的盲孔位置分布进行有限元仿真实验，获得不同盲孔位置分布条件下盲孔层在功率、温度循环仿真后的最大热应力、最大散热温度；
S6、构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型，并获得盲孔位置分布的最优结果；
其中，关于盲孔位置分布的最大热应力模型和最大散热温度模型分别为：
T＝-1.9x-3.4y+4x2+4.5y2-0.6xy+48.64
W＝-1.9x-1.6y+14x2+5.6y2-9.5xy+1.7
其中，W为最大塑性功即最大热应力，T为最大散热温度，x、y为有限元仿真实验的实验因子即盲孔的行列间距，且盲孔在可行域内按照固定的行列间距分布；
S7、结合S3中盲孔结构的最优结果和S6中盲孔位置分布的最优结果，获得SiC功率器件上盲孔层中盲孔的结构和位置分布。
进一步的，在S5中，进行有限元仿真实验之前，还包括以下步骤：
S51、利用响应曲面法进行实验设计，确定实验次数和实验顺序；
S52、根据JEDEC标准确定温度循环仿真的环境参数与边界条件；
S53、根据S51中确定的实验顺序进行有限元仿真实验分析。
进一步的，在S6中，构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型之前，还包括以下步骤：
对有限元仿真实验的结果进行响应曲面分析，分析有限元仿真实验的结果的准确性；
在所述准确性低于预设的阈值时，对有限元仿真实验进行优化设计。
优选的，在S4中，可行域的约束条件为盲孔需分布在芯片范围内。
另一方面，本发明还提供一种电子设备，包括存储有可执行程序代码的存储器以及与所述存储器耦合的处理器；其中，所述处理器调用存储器中存储的可执行程序代码，执行如上所述的方法。
又一方面，本发明还提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器运行时执行如上所述的方法。
再一方面，本发明还提供一种基于如上所述方法获得的嵌入式SiC功率器件。
本发明的有益效果在于：
1、由于基于经验公式建立的关于盲孔结构的热阻模型和力学模型，以及通过多目标优化遗传算法对模型进行优化的设置，从而能够得到最优的盲孔结构设计，使得嵌入式SiC功率器件封装结构获得最优良的热阻和热应力，从而增加高温条件下的可靠性；
2、另外，又由于对盲孔位置分布进行有限元仿真实验并获得不同盲孔位置分布条件下盲孔层在功率、温度循环仿真后的最大热应力、最大散热温度，进而获得关于盲孔位置分布的最大热应力和最大散热温度模型，从而能够得到盲孔位置分布设计，进使得嵌入式SiC功率器件封装结构获得最优良的热阻和热应力，从而增加高温条件下的可靠性；
3、由于在有限元仿真实验之前采用响应曲面法进行实验设计，并再通过响应曲面分析对有限元仿真实验的结果进行准确性分析的设置，使得盲孔位置分布的最优结果更加准确，进一步提高了嵌入式SiC功率器件封装结构热阻和热应力的优良性能，从而增加高温条件下的可靠性。
附图说明
图1为本发明方法的流程图；
图2为本发明嵌入式SiC功率器件的结构示意图；
图3为本发明嵌入式SiC功率器件的剖视图；
图4为本发明中通过多目标遗传优化算法得出Pareto最优解的示意图；
图5为本发明中可行域的示意图；
图6为一种电子设备的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。此外，下面所描述的本发明各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
需要说明的是，在本发明的描述中，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示对本发明结构的说明，仅是为了便于描述本发明的简便，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
对于本技术方案中的“第一”和“第二”，仅为对相同或相似结构，或者起相似功能的对应结构的称谓区分，不是对这些结构重要性的排列，也没有排序、或比较大小、或其他含义。
另外，除非另有明确的规定和限定，术语“安装”、“连接”应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个结构内部的连通。对于本领域的普通技术人员而言，可以根据本发明的总体思路，联系本方案上下文具体情况理解上述术语在本发明中的具体含义。
实施例一
一种高可靠性的嵌入式SiC功率器件封装设计方法，如图1所示，该方法包括以下步骤：
步骤S1，构建SiC功率器件的三维模型，确定SiC功率器件的结构和参数。
其中，SiC功率器件的结构如图2及图3所示，其包括依次层叠布置的基板、焊层、SiC MOSFET芯片和重布线层(RDL)。其中，基板、焊层和SiC MOSFET芯片封装在塑封壳层内，并且使SiC MOSFET芯片位于距离重布线层最近的位置，同时，设置塑封壳层朝向重布线层的表面开设有用于连通SiC MOSFET芯片与重布线层的盲孔，盲孔通常有多个且内部均填充有导电介质，例如铜，从而形成导电用的铜柱。通常在重布线层背离SiC MOSFET芯片的一侧表面，还会层叠另外两个塑封壳层，从而对其进行封装保护。
而上述的参数则包括盲孔的孔径、盲孔的孔深以及盲孔之间的相对位置。
步骤S2，基于经验公式获得关于盲孔结构的热阻模型和力学模型。
本实施例中，盲孔的结构指的是上述参数中盲孔的孔径和孔深，而关于盲孔结构的热阻模型为：
Figure GDA0003457711480000041
其中，R4为塑封壳层的热阻、Rm为塑封壳层中导电介质(铜柱)部分的热阻、Rg为塑封壳层中塑封料部分的热阻、Am为塑封壳层中导电介质部分的等效传热面积、Ag为塑封壳层中塑封料部分的等效传热面积、k4为塑封壳层的导热系数、k3为重布线层的导热系数、h4为塑封壳层的厚度；
而关于盲孔结构的力学模型为：F＝E3Smα3ΔT，其中，其中，E3为重布线层的杨氏模量、Sm为盲孔与芯片的接触面积、α3为重布线层的热膨胀系数、ΔT为温度循环的高低温温差。
步骤S3，通过多目标优化遗传算法对步骤S2中的热阻模型和力学模型进行优化，获得盲孔结构的最优结果；
本实施例中，具体是根据多目标遗传算法，利用Matlab中的ga工具箱对上述的两个模型进行优化，从而得到Pareto最优解，如图4所示，多目标遗传优化算法得出的Pareto最优解。
步骤S4，根据步骤S1中构建好的SiC功率器件三维模型，在重布线层上确定盲孔分布的可行域，并计算该可行域的尺寸大小。
其中，可行域的约束条件为盲孔需分布在芯片范围内，如图5所示。
步骤S5，对于可行域内的盲孔位置分布进行有限元仿真实验，获得不同盲孔位置分布条件下盲孔层在功率、温度循环仿真后的最大热应力、最大散热温度。
其中，优选在进行有限元仿真实验之前，还包括以下步骤：
S51、利用响应曲面法进行实验设计，确定实验次数和实验顺序；
S52、根据JEDEC标准确定温度循环仿真的环境参数与边界条件；
S53、再根据步骤S51中确定的实验顺序进行有限元仿真实验分析。
并且，设置盲孔在可行域内按照固定的行列间距分布，同时，有限元仿真实验的实验因子为盲孔的行列间距x、y。
步骤S6，构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型，并获得盲孔位置分布的最优结果。
其中，优选在构建最大热应力模型和最大散热温度模型之前，还包括以下步骤：
对有限元仿真实验的结果进行响应曲面分析，分析有限元仿真实验的结果的准确性；
即，待有限元仿真实验完成后，将其实验结果带回到步骤S51中响应曲面实验设计中，从而对有限元仿真实验的结果进行响应曲面分析，分析有限元仿真实验的准确性。
在上一步骤中得出的准确性低于预设的阈值时，对有限元仿真实验进行优化设计，直至获得准确性不低于预设的阈值的有限元仿真实验。
本实施例中，步骤S6中得到的关于盲孔位置分布的最大热应力模型和最大散热温度模型分别为：
T＝-1.9x-3.4y+4x2+4.5y2-0.6xy+48.64
W＝-1.9x-1.6y+14x2+5.6y2-9.5xy+1.7
其中，W为最大塑性功，T为最大散热温度，同时，最大塑性功体现的是上述的最大热应力。
步骤S7，结合S3中盲孔结构的最优结果和S6中盲孔位置分布的最优结果，获得SiC功率器件上盲孔层中盲孔的结构和位置分布。
在确定盲孔的结构和盲孔位置分布最优结果的基础上，即可按照步骤S1中的结构进行嵌入式SiC功率器件的封装，从而获得在高温条件具有高可靠性的嵌入式SiC功率器件封装结构。
并且，可以理解的是，步骤2和步骤4是可以同时进行的，两者都是在步骤1的基础上进行，以分别用于确定盲孔的最优结构以及盲孔的最优位置分布。
实施例二
一种基于实施例一公开的方法获得的嵌入式SiC功率器件。
实施例三
一种电子设备，如图6所示，包括存储有可执行程序代码的存储器；以及与存储器耦合的处理器；其中，处理器调用存储器中存储的可执行程序代码，执行如实施例一公开的方法。
实施例四
一种计算机存储介质，计算机存储介质中存储有计算机程序，计算机程序被处理器运行时执行如实施例一公开的方法。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上结合附图对本发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。

Claims (7)

1.一种高可靠性的嵌入式SiC功率器件封装设计方法，其特征在于：所述方法包括以下步骤：
S1、构建SiC功率器件的三维模型，确定SiC功率器件的结构和参数；其中，所述SiC功率器件包括依次层叠布置的基板、焊层、SiC MOSFET芯片和重布线层，所述基板、所述焊层和所述SiC MOSFET芯片封装在塑封壳层内，且所述塑封壳层朝向所述重布线层的表面设置有用于连通所述SiC MOSFET芯片与所述重布线层的盲孔，所述盲孔内填充有导电介质；所述参数包括所述盲孔的孔径、所述盲孔的孔深以及所述盲孔之间的相对位置；
S2、基于经验公式获得关于盲孔结构的热阻模型和力学模型；
其中，关于盲孔结构的热阻模型为：
Figure FDA0003457711470000011
其中，R4为塑封壳层的热阻、Rm为塑封壳层中导电介质部分的热阻、Rg为塑封壳层中塑封料部分的热阻、Am为塑封壳层中导电介质部分的等效传热面积、Ag为塑封壳层中塑封料部分的等效传热面积、k4为塑封壳层的导热系数、k3为重布线层的导热系数、h4为塑封壳层的厚度；
关于盲孔结构的力学模型为：F＝E3Smα3ΔT，其中，E3为重布线层的杨氏模量、Sm为盲孔与芯片的接触面积、α3为重布线层的热膨胀系数、ΔT为温度循环的高低温温差；
S3、通过多目标优化遗传算法对所述热阻模型和所述力学模型进行优化，获得盲孔结构的最优结果；
S4、根据S1中构建好的SiC功率器件三维模型，在重布线层上确定盲孔分布的可行域；
S5、对于可行域内的盲孔位置分布进行有限元仿真实验，获得不同盲孔位置分布条件下盲孔层在功率、温度循环仿真后的最大热应力、最大散热温度；
S6、构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型，并获得盲孔位置分布的最优结果；
其中，关于盲孔位置分布的最大热应力模型和最大散热温度模型分别为：
T＝-1.9x-3.4y+4x2+4.5y2-0.6xy+48.64
W＝-1.9x-1.6y+14x2+5.6y2-9.5xy+1.7
W为最大塑性功即最大热应力，T为最大散热温度，x、y为有限元仿真实验的实验因子即盲孔的行列间距，且盲孔在可行域内按照固定的行列间距分布；
S7、结合S3中盲孔结构的最优结果和S6中盲孔位置分布的最优结果，获得SiC功率器件上盲孔层中盲孔的结构和位置分布。
2.根据权利要求1所述方法，其特征在于：在S5中，进行有限元仿真实验之前，还包括以下步骤：
S51、利用响应曲面法进行实验设计，确定实验次数和实验顺序；
S52、根据JEDEC标准确定温度循环仿真的环境参数与边界条件；
S53、根据S51中确定的实验顺序进行有限元仿真实验分析。
3.根据权利要求2所述方法，其特征在于：在S6中，构建盲孔层中关于盲孔位置分布的最大热应力模型和最大散热温度模型之前，还包括以下步骤：
对有限元仿真实验的结果进行响应曲面分析，分析有限元仿真实验的结果的准确性；
在所述准确性低于预设的阈值时，对有限元仿真实验进行优化设计。
4.根据权利要求1所述方法，其特征在于：在S4中，可行域的约束条件为盲孔需分布在芯片范围内。
5.一种电子设备，其特征在于：包括存储有可执行程序代码的存储器以及与所述存储器耦合的处理器；其中，所述处理器调用存储器中存储的可执行程序代码，执行如权利要求1-4任一项所述的方法。
6.一种计算机可读存储介质，存储有计算机程序，其特征在于：所述计算机程序被处理器运行时执行如权利要求1-4任一项所述的方法。
7.一种基于如权利要求1-4任一所述方法获得的嵌入式SiC功率器件。
CN202110700564.6A 2021-06-23 2021-06-23 一种高可靠性的嵌入式SiC功率器件封装设计方法 Active CN113343535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110700564.6A CN113343535B (zh) 2021-06-23 2021-06-23 一种高可靠性的嵌入式SiC功率器件封装设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110700564.6A CN113343535B (zh) 2021-06-23 2021-06-23 一种高可靠性的嵌入式SiC功率器件封装设计方法

Publications (2)

Publication Number Publication Date
CN113343535A CN113343535A (zh) 2021-09-03
CN113343535B true CN113343535B (zh) 2022-04-01

Family

ID=77478084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110700564.6A Active CN113343535B (zh) 2021-06-23 2021-06-23 一种高可靠性的嵌入式SiC功率器件封装设计方法

Country Status (1)

Country Link
CN (1) CN113343535B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205566793U (zh) * 2015-09-22 2016-09-07 乐健集团有限公司 带有散热器的印刷电路板及功率半导体组件
CN112163355A (zh) * 2020-09-24 2021-01-01 复旦大学 SiC MOSFET封装结构优化设计方法、介质及设备
CN112417729A (zh) * 2020-11-23 2021-02-26 复旦大学 基于蚁群算法的SiC MOSFET封装结构优化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352230B2 (en) * 2010-03-12 2013-01-08 International Business Machines Corporation Integrated framework for finite-element methods for package, device and circuit co-design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205566793U (zh) * 2015-09-22 2016-09-07 乐健集团有限公司 带有散热器的印刷电路板及功率半导体组件
CN112163355A (zh) * 2020-09-24 2021-01-01 复旦大学 SiC MOSFET封装结构优化设计方法、介质及设备
CN112417729A (zh) * 2020-11-23 2021-02-26 复旦大学 基于蚁群算法的SiC MOSFET封装结构优化方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Fan-Out Panel-Level PCB-Embedded SiC Power MOSFETs Packaging;Fengze Hou etal;《IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS》;20200331;第367-376页 *
Microchannel Thermal Management System With Two-Phase Flow for Power Electronics Over 500 W cm2 Heat Dissipation;Fengze Hou etal;《IEEE TRANSACTIONS ON POWER ELECTRONICS》;20201031;第10592-10599页 *
基于三维多芯片柔性封装的热应力分析;苏梅英等;《现代电子技术》;20150201;第141-148页 *

Also Published As

Publication number Publication date
CN113343535A (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN112163355B (zh) SiC MOSFET封装结构优化设计方法、介质及设备
Xu et al. Misconception of thermal spreading angle and misapplication to IGBT power modules
Wilkerson et al. Fast, automated thermal simulation of three-dimensional integrated circuits
CN112417729B (zh) 基于蚁群算法的SiC MOSFET封装结构优化方法
CN112966391B (zh) 一种基于傅里叶解析扩散角的功率模块热阻抗建模方法
CN116306411A (zh) 一种三维堆叠芯片热仿真模型建立及热点温度预测方法
Jain et al. Thermal–electrical co-optimisation of floorplanning of three-dimensional integrated circuits under manufacturing and physical design constraints
Shinohara et al. Fatigue life evaluation accuracy of power devices using finite element method
CN115629553A (zh) 一种高时空分辨率igbt模块电热应力计算方法
Codecasa et al. A priori error bound for moment matching approximants of thermal models
Evans et al. Electronic design automation (EDA) tools and considerations for electro-thermo-mechanical co-design of high voltage power modules
CN113343535B (zh) 一种高可靠性的嵌入式SiC功率器件封装设计方法
Oukaira et al. Transient thermal analysis of system-in-package technology by the finite element method (FEM)
CN103886148B (zh) 一种3d集成电路中热通孔位置自动布局方法和系统
Wu et al. An Icepak-PSpice co-simulation method to study the impact of bond wires fatigue on the current and temperature distribution of IGBT modules under short-circuit
CN116579189B (zh) Igbt功率模块寿命预测方法及装置
Tian et al. A thermal network model for thermal analysis in automotive IGBT modules
Bikinga et al. TAPIR (compacT and modulAr Power modules with IntegRated cooling) Technology: Goals and Challenges
Monier-Vinard et al. Thermal modelling of the emerging multi-chip packages
Zhou et al. A layout optimization method to reduce commutation inductance of multi-chip power module based on genetic algorithm
Monier-Vinard et al. Delphi style compact modeling by means of genetic algorithms of system in Package devices using composite sub-compact thermal models dedicated to model order reduction
CN108733869B (zh) 一种大规模三维集成电路分区方法和装置
Hui et al. An Automatic Optimization Method for Electrical and Thermal Performance of Stacked DBC Power Module
Cheng et al. Research on thermal coupling effect of multi-heating sources in MCM
CN113871361A (zh) 一种半导体模块衬底及设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant