CN113328752A - 一种差分输入型逐次逼近模数转换器 - Google Patents
一种差分输入型逐次逼近模数转换器 Download PDFInfo
- Publication number
- CN113328752A CN113328752A CN202010129254.9A CN202010129254A CN113328752A CN 113328752 A CN113328752 A CN 113328752A CN 202010129254 A CN202010129254 A CN 202010129254A CN 113328752 A CN113328752 A CN 113328752A
- Authority
- CN
- China
- Prior art keywords
- voltage
- differential input
- phase end
- inverting
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种差分输入型逐次逼近模数转换器,包括:具有同、反相端电容阵列的D/A转换模块,用于根据采样控制信号进行相应开关切换以基于差分输入电压和共模电压进行采样,或根据逐次比较控制信号进行相应开关切换以基于第一、二参考电压对各同相端电容的电荷进行重新分配产生同相端节点电压和反相端节点电压;共模电压产生模块,用于根据差分输入电压产生共模电压;比较模块,用于在同相端节点电压大于反相端节点电压时产生逻辑状态保持信号,否则产生逻辑状态复位信号;逐次逼近逻辑控制模块,用于产生采样控制信号和逐次比较控制信号,并在每次比较结束后,根据逻辑状态保持信号或逻辑状态复位信号控制当前位的逻辑状态。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及一种差分输入型逐次逼近模数转换器。
背景技术
在差分ADC中,若其中的一路输入信号范围在0~Vref之间,则差分输入范围在-Vref~Vref之间。也就是说,相比于单端ADC,差分ADC的输入范围扩大了一倍,所以其动态范围更大;而为了使用到最大的信号范围,差分ADC中共模电压Vcm=Vref/2。
虽然差分ADC因其更大的动态范围具有更好的动态特性,同时还可以抑制共模干扰;但差分ADC也存在以下缺点:每路的输入范围只能在0~Vref之间,如果其中一路输入超出这个输入范围,差分ADC就会出现错误,无法正常转换。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种差分输入型逐次逼近模数转换器,用于解决现有差分ADC在其中一路输入超出预设的输入范围时无法正常转换的问题。
为实现上述目的及其他相关目的,本发明提供一种差分输入型逐次逼近模数转换器,所述差分输入型逐次逼近模数转换器包括:
D/A转换模块,包括同相端电容阵列和反相端电容阵列,用于在采样阶段,根据采样控制信号进行相应开关切换,以使所述同相端电容阵列中的各同相端电容和所述反相端电容阵列中的各反相端电容基于差分输入电压和共模电压进行采样;在逐次比较阶段,根据逐次比较控制信号进行相应开关切换,以基于第一参考电压和第二参考电压对各所述同相端电容的电荷进行重新分配,产生同相端节点电压和反相端节点电压;
共模电压产生模块,连接于所述同相端电容阵列和所述反相端电容阵列,用于在采样阶段,根据所述差分输入电压产生所述共模电压;
比较模块,连接于所述同相端电容阵列和所述反相端电容阵列,用于在逐次比较阶段,对所述同相端节点电压和所述反相端节点电压进行比较,并在所述同相端节点电压大于所述反相端节点电压时产生逻辑状态保持信号,在所述同相端节点电压小于所述反相端节点电压时产生逻辑状态复位信号;
逐次逼近逻辑控制模块,连接于所述比较模块和所述D/A转换模块之间,用于在采样阶段产生所述采样控制信号,在逐次比较阶段产生所述逐次比较控制信号,并在每次比较结束后,根据所述逻辑状态保持信号使所述逐次比较控制信号中置1的当前位逻辑状态保持不变或根据所述逻辑状态复位信号使所述逐次比较控制信号中置1的当前位逻辑状态复位。
可选地,所述共模电压产生模块包括:第一分压电阻和第二分压电阻,所述第一分压电阻的一端接入第一差分输入电压,所述第一分压电阻的另一端连接于所述第二分压电阻的一端,同时作为所述共模电压产生模块的输出端,所述第二分压电阻的另一端接入第二差分输入电压。
可选地,所述第一分压电阻的阻值和所述第二分压电阻的阻值相等,此时所述共模电压产生模块产生的所述共模电压Vcm=(Vinp+Vinn)/2;其中,Vinp为第一差分输入电压,Vinn为第二差分输入电压。
可选地,所述同相端电容阵列包括:N+1个同相端电容、一个同相端接入开关、N个同相端三路选通开关和一个同相端二路选通开关,N+1个所述同相端电容的上极板并联且连接于所述同相端接入开关的第一连接端,同时作为同相端节点电压输出端,所述同相端接入开关的第二连接端连接于所述共模电压产生模块的输出端以接入所述共模电压,N+1个所述同相端电容的下极板对应连接于N个所述同相端三路选通开关的连接端和一个所述同相端二路选通开关的连接端,N个所述同相端三路选通开关的三个选通端均分别接入第一差分输入电压、第一参考电压和第二参考电压,一个所述同相端二路选通开关的两个选通端分别接入第一差分输入电压和第二参考电压;所述反相端电容阵列包括:N+1个反相端电容、一个反相端接入开关、N个反相端三路选通开关和一个反相端二路选通开关,N+1个所述反相端电容的上极板并联且连接于所述反相端接入开关的第一连接端,同时作为反相端节点电压输出端,所述反相端接入开关的第二连接端连接于所述共模电压产生模块的输出端以接入所述共模电压,N+1个所述反相端电容的下极板对应连接于N个所述反相端三路选通开关的连接端和一个所述反相端二路选通开关的连接端,N个所述反相端三路选通开关的三个选通端均分别接入第二差分输入电压、第一参考电压和第二参考电压,一个所述反相端二路选通开关的两个选通端分别接入第二差分输入电压和第一参考电压;其中,一个同相端接入开关、N个同相端三路选通开关、一个同相端二路选通开关、一个反相端接入开关、N个反相端三路选通开关和一个反相端二路选通开关的控制端均连接于所述逐次逼近逻辑控制模块,N为所述差分输入型逐次逼近模数转换器位数且为大于1的正数。
可选地,所述同相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,三个开关的第二连接端对应接入第一差分输入电压、第一参考电压和第二参考电压;所述同相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,两个开关的第二连接端对应接入第一差分输入电压和第二参考电压;所述反相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,三个开关的第二连接端对应接入第二差分输入电压、第一参考电压和第二参考电压;所述反相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,两个开关的第二连接端对应接入第二差分输入电压和第一参考电压。
可选地,所述比较模块包括:比较器,所述比较器的同相输入端连接于所述同相端电容阵列的同相端节点电压输出端,所述比较器的反相输入端连接于所述反相端电容阵列的反相端节点电压输出端,所述比较器的输出端连接于所述逐次逼近逻辑控制模块的输入端。
如上所述,本发明的一种差分输入型逐次逼近模数转换器,通过对共模电压产生模块进行设计,以使其产生的共模电压与差分输入电压相关,从而保证在转换过程中即使单个输入范围超出预设的输入范围时,同相端节点电压和反相端节点电压也均不会出现负电压,进而确保转换的正确进行。
附图说明
图1显示为本发明所述差分输入型逐次逼近模数转换器的电路图。
元件标号说明
100 D/A转换模块
101 同相端电容阵列
102 反相端电容阵列
200 共模电压产生模块
300 比较模块
400 逐次逼近逻辑控制模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
如图1所示,本实施例提供一种差分输入型逐次逼近模数转换器,所述差分输入型逐次逼近模数转换器包括:
D/A转换模块100,包括同相端电容阵列101和反相端电容阵列102,用于在采样阶段,根据采样控制信号进行相应开关切换,以使所述同相端电容阵列101中的各同相端电容和所述反相端电容阵列102中的各反相端电容基于差分输入电压Vinp、Vinn和共模电压Vcm进行采样;在逐次比较阶段,根据逐次比较控制信号进行相应开关切换,以基于第一参考电压Vrefp和第二参考电压Vrefn对各所述同相端电容的电荷进行重新分配,产生同相端节点电压Vcdac_p和反相端节点电压Vcdac_n;
共模电压产生模块200,连接于所述同相端电容阵列101和所述反相端电容阵列102,用于在采样阶段,根据所述差分输入电压Vinp、Vinn产生所述共模电压Vcm;
比较模块300,连接于所述同相端电容阵列101和所述反相端电容阵列102,用于在逐次比较阶段,对所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n进行比较,并在所述同相端节点电压Vcdac_p大于所述反相端节点电压Vcdac_n时产生逻辑状态保持信号,在所述同相端节点电压Vcdac_p小于所述反相端节点电压Vcdac_n时产生逻辑状态复位信号;
逐次逼近逻辑控制模块400,连接于所述比较模块300和所述D/A转换模块100之间,用于在采样阶段产生所述采样控制信号,在逐次比较阶段产生所述逐次比较控制信号,并在每次比较结束后,根据所述逻辑状态保持信号使所述逐次比较控制信号中置1的当前位逻辑状态保持不变或根据所述逻辑状态复位信号使所述逐次比较控制信号中置1的当前位逻辑状态复位。
作为示例,如图1所示,所述同相端电容阵列101包括:N+1个同相端电容CP0-CPn、一个同相端接入开关SPJ、N个同相端三路选通开关和一个同相端二路选通开关,N+1个所述同相端电容CP0-CPn的上极板并联且连接于所述同相端接入开关SPJ的第一连接端,同时作为同相端节点电压输出端,所述同相端接入开关SPJ的第二连接端连接于所述共模电压产生模块200的输出端以接入所述共模电压Vcm,N+1个所述同相端电容CP0-CPn的下极板对应连接于N个所述同相端三路选通开关的连接端和一个所述同相端二路选通开关的连接端,N个所述同相端三路选通开关的三个选通端均分别接入第一差分输入电压Vinp、第一参考电压Vrefp和第二参考电压Vrefn,一个所述同相端二路选通开关的两个选通端分别接入第一差分输入电压Vinp和第二参考电压Vrefn;所述反相端电容阵列102包括:N+1个反相端电容CN0-CNn、一个反相端接入开关SNJ、N个反相端三路选通开关和一个反相端二路选通开关,N+1个所述反相端电容CN0-CNn的上极板并联且连接于所述反相端接入开关SNJ的第一连接端,同时作为反相端节点电压输出端,所述反相端接入开关SNJ的第二连接端连接于所述共模电压产生模块200的输出端以接入所述共模电压Vcm,N+1个所述反相端电容CN0-CNn的下极板对应连接于N个所述反相端三路选通开关的连接端和一个所述反相端二路选通开关的连接端,N个所述反相端三路选通开关的三个选通端均分别接入第二差分输入电压Vinn、第一参考电压Vrefp和第二参考电压Vrefn,一个所述反相端二路选通开关的两个选通端分别接入第二差分输入电压Vinn和第一参考电压Vrefp;其中,一个同相端接入开关SPJ、N个同相端三路选通开关、一个同相端二路选通开关、一个反相端接入开关SNJ、N个反相端三路选通开关和一个反相端二路选通开关的控制端均连接于所述逐次逼近逻辑控制模块400,N为所述差分输入型逐次逼近模数转换器位数且为大于1的正数。
如图1所示,在采样阶段,所述D/A转换模块100根据采样控制信号控制所述同相端接入开关SPJ及所述反相端接入开关SNJ关闭,以使所述共模电压产生模块200产生的共模电压Vcm分别接入所述同相端电容阵列101中N+1个所述同相端电容CP0-CPn并联的上极板及所述反相端电容阵列102中N+1个反相端电容CN0-CNn并联的上极板;同时所述D/A转换模块100还根据采样控制信号控制N个同相端三路选通开关、一个同相端二路选通开关、N个反相端三路选通开关和一个反相端二路选通开关进行相应开关切换,以使N+1个所述同相端电容CP0-CPn的下极板分别接入第一差分输入电压Vinp、N+1个反相端电容CN0-CNn的下极板分别接入第二差分输入电压Vinn,从而使同相端电容阵列101中N+1个所述同相端电容CP0-CPn及反相端电容阵列102中N+1个反相端电容CN0-CNn进行采样。在逐次比较阶段,所述D/A转换模块100根据逐次比较控制信号控制所述同相端接入开关SPJ及所述反相端接入开关SNJ打开,以使所述同相端电容阵列101中N+1个所述同相端电容CP0-CPn并联的上极板及所述反相端电容阵列102中N+1个反相端电容CN0-CNn并联的上极板悬空;所述同相端电容阵列101及所述反相端电容阵列102在所述逐次比较控制信号的控制下进行相应开关切换,以使所述同相端电容阵列101中的N+1个所述同相端电容CP0-CPn从高位至低位依次接入第二参考电压Vrefn,所述反相端电容阵列102中的N个反相端电容CN0-CNn从高位至低位依次接入第一参考电压,从而进行电荷重新分配。
作为另一示例,如图1所示,所述同相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,三个开关的第二连接端对应接入第一差分输入电压Vinp、第一参考电压Vrefp和第二参考电压Vrefn;所述同相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,两个开关的第二连接端对应接入第一差分输入电压Vinp和第二参考电压Vrefn;所述反相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,三个开关的第二连接端对应接入第二差分输入电压Vinn、第一参考电压Vrefp和第二参考电压Vrefn;所述反相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,两个开关的第二连接端对应接入第二差分输入电压Vinn和第一参考电压Vrefp。
作为示例,如图1所示,所述共模电压产生模块200包括:第一分压电阻R1和第二分压电阻R2,所述第一分压电阻R1的一端接入第一差分输入电压Vinp,所述第一分压电阻R1的另一端连接于所述第二分压电阻R2的一端,同时作为所述共模电压产生模块200的输出端,所述第二分压电阻R2的另一端接入第二差分输入电压Vinn。
如图1所示,本示例通过所述共模电压产生模块200建立了所述共模电压Vcm与差分输入电压(即第一差分输入电压Vinp及第二差分输入电压Vinn)的相关性,从而使本示例所述共模电压产生模块200产生的所述共模电压可选地,在本示例中,所述第一分压电阻R1的阻值和所述第二分压电阻R2的阻值相等,此时所述共模电压产生模块200产生的所述共模电压Vcm=(Vinp+Vinn)/2;其中,Vinp为第一差分输入电压,Vinn为第二差分输入电压。
在如图1所示的差分ADC实现方式中,所述共模电压Vcm的作用是决定所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n的具体电平值;以第i次比较为例,在第i次比较过程中,所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n的电压值分别为:
由上面两个公式可以看出,所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n均与所述共模电压Vcm相关,若此时差分ADC的单个输入范围超出预设的输入范围,共模电压Vcm的值也会随之增加,以保证所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n不会出现负电压,从而确保转换的正确进行;但如果共模电压Vcm采用传统配置(即共模电压Vcm=(Vrefp+Vrefn)/2),此时所述同相端节点电压Vcdac_p和所述反相端节点电压Vcdac_n就有可能会出现负电压,从而导致转换错误。
作为示例,如图1所示,所述比较模块300包括:比较器CMP,所述比较器CMP的同相输入端连接于所述同相端电容阵列101的同相端节点电压输出端,所述比较器CMP的反相输入端连接于所述反相端电容阵列102的反相端节点电压输出端,所述比较器CMP的输出端连接于所述逐次逼近逻辑控制模块400的输入端。
如图1所示,在所述同相端节点电压Vcdac_p大于所述反相端节点电压Vcdac_n时,所述比较器CMP输出高电平,即所述比较模块300产生逻辑状态保持信号;在所述同相端节点电压Vcdac_p小于所述反相端节点电压Vcdac_n时,所述比较器CMP输出低电平,即所述比较模块300产生逻辑状态复位信号。
综上所述,本发明的一种差分输入型逐次逼近模数转换器,通过对共模电压产生模块进行设计,以使其产生的共模电压与差分输入电压相关,从而保证在转换过程中即使单个输入范围超出预设的输入范围时,同相端节点电压和反相端节点电压也均不会出现负电压,进而确保转换的正确进行。所以,本发明有效克服了现有技术中的这种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (6)
1.一种差分输入型逐次逼近模数转换器,其特征在于,所述差分输入型逐次逼近模数转换器包括:
D/A转换模块,包括同相端电容阵列和反相端电容阵列,用于在采样阶段,根据采样控制信号进行相应开关切换,以使所述同相端电容阵列中的各同相端电容和所述反相端电容阵列中的各反相端电容基于差分输入电压和共模电压进行采样;在逐次比较阶段,根据逐次比较控制信号进行相应开关切换,以基于第一参考电压和第二参考电压对各所述同相端电容的电荷进行重新分配,产生同相端节点电压和反相端节点电压;
共模电压产生模块,连接于所述同相端电容阵列和所述反相端电容阵列,用于在采样阶段,根据所述差分输入电压产生所述共模电压;
比较模块,连接于所述同相端电容阵列和所述反相端电容阵列,用于在逐次比较阶段,对所述同相端节点电压和所述反相端节点电压进行比较,并在所述同相端节点电压大于所述反相端节点电压时产生逻辑状态保持信号,在所述同相端节点电压小于所述反相端节点电压时产生逻辑状态复位信号;
逐次逼近逻辑控制模块,连接于所述比较模块和所述D/A转换模块之间,用于在采样阶段产生所述采样控制信号,在逐次比较阶段产生所述逐次比较控制信号,并在每次比较结束后,根据所述逻辑状态保持信号使所述逐次比较控制信号中置1的当前位逻辑状态保持不变或根据所述逻辑状态复位信号使所述逐次比较控制信号中置1的当前位逻辑状态复位。
2.根据权利要求1所述的差分输入型逐次逼近模数转换器,其特征在于,所述共模电压产生模块包括:第一分压电阻和第二分压电阻,所述第一分压电阻的一端接入第一差分输入电压,所述第一分压电阻的另一端连接于所述第二分压电阻的一端,同时作为所述共模电压产生模块的输出端,所述第二分压电阻的另一端接入第二差分输入电压。
3.根据权利要求2所述的差分输入型逐次逼近模数转换器,其特征在于,所述第一分压电阻的阻值和所述第二分压电阻的阻值相等,此时所述共模电压产生模块产生的所述共模电压Vcm=(Vinp+Vinn)/2;其中,Vinp为第一差分输入电压,Vinn为第二差分输入电压。
4.根据权利要求1所述的差分输入型逐次逼近模数转换器,其特征在于,所述同相端电容阵列包括:N+1个同相端电容、一个同相端接入开关、N个同相端三路选通开关和一个同相端二路选通开关,N+1个所述同相端电容的上极板并联且连接于所述同相端接入开关的第一连接端,同时作为同相端节点电压输出端,所述同相端接入开关的第二连接端连接于所述共模电压产生模块的输出端以接入所述共模电压,N+1个所述同相端电容的下极板对应连接于N个所述同相端三路选通开关的连接端和一个所述同相端二路选通开关的连接端,N个所述同相端三路选通开关的三个选通端均分别接入第一差分输入电压、第一参考电压和第二参考电压,一个所述同相端二路选通开关的两个选通端分别接入第一差分输入电压和第二参考电压;所述反相端电容阵列包括:N+1个反相端电容、一个反相端接入开关、N个反相端三路选通开关和一个反相端二路选通开关,N+1个所述反相端电容的上极板并联且连接于所述反相端接入开关的第一连接端,同时作为反相端节点电压输出端,所述反相端接入开关的第二连接端连接于所述共模电压产生模块的输出端以接入所述共模电压,N+1个所述反相端电容的下极板对应连接于N个所述反相端三路选通开关的连接端和一个所述反相端二路选通开关的连接端,N个所述反相端三路选通开关的三个选通端均分别接入第二差分输入电压、第一参考电压和第二参考电压,一个所述反相端二路选通开关的两个选通端分别接入第二差分输入电压和第一参考电压;其中,一个同相端接入开关、N个同相端三路选通开关、一个同相端二路选通开关、一个反相端接入开关、N个反相端三路选通开关和一个反相端二路选通开关的控制端均连接于所述逐次逼近逻辑控制模块,N为所述差分输入型逐次逼近模数转换器位数且为大于1的正数。
5.根据权利要求4所述的差分输入型逐次逼近模数转换器,其特征在于,所述同相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,三个开关的第二连接端对应接入第一差分输入电压、第一参考电压和第二参考电压;所述同相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述同相端电容的下极板,两个开关的第二连接端对应接入第一差分输入电压和第二参考电压;所述反相端三路选通开关采用三个开关进行等效替换,此时三个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,三个开关的第二连接端对应接入第二差分输入电压、第一参考电压和第二参考电压;所述反相端二路选通开关采用两个开关进行等效替换,此时两个开关的第一连接端彼此相连且连接于对应所述反相端电容的下极板,两个开关的第二连接端对应接入第二差分输入电压和第一参考电压。
6.根据权利要求4所述的差分输入型逐次逼近模数转换器,其特征在于,所述比较模块包括:比较器,所述比较器的同相输入端连接于所述同相端电容阵列的同相端节点电压输出端,所述比较器的反相输入端连接于所述反相端电容阵列的反相端节点电压输出端,所述比较器的输出端连接于所述逐次逼近逻辑控制模块的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010129254.9A CN113328752A (zh) | 2020-02-28 | 2020-02-28 | 一种差分输入型逐次逼近模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010129254.9A CN113328752A (zh) | 2020-02-28 | 2020-02-28 | 一种差分输入型逐次逼近模数转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113328752A true CN113328752A (zh) | 2021-08-31 |
Family
ID=77412738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010129254.9A Pending CN113328752A (zh) | 2020-02-28 | 2020-02-28 | 一种差分输入型逐次逼近模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113328752A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023115634A1 (zh) * | 2021-12-22 | 2023-06-29 | 重庆吉芯科技有限公司 | 一种逐次逼近型模数转换器及比较方法 |
CN117713820A (zh) * | 2023-12-20 | 2024-03-15 | 灿芯半导体(上海)股份有限公司 | 一种adc下极板采样电路 |
-
2020
- 2020-02-28 CN CN202010129254.9A patent/CN113328752A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023115634A1 (zh) * | 2021-12-22 | 2023-06-29 | 重庆吉芯科技有限公司 | 一种逐次逼近型模数转换器及比较方法 |
CN117713820A (zh) * | 2023-12-20 | 2024-03-15 | 灿芯半导体(上海)股份有限公司 | 一种adc下极板采样电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102098048B (zh) | 开关电容输入电路和包含它的模拟数字转换器 | |
CN102832937B (zh) | 模数转换器 | |
CN111711453B (zh) | 逐次逼近型模数转换器 | |
CN102098049B (zh) | 开关电容输入电路和包含开关电容输入电路的模数转换器 | |
US8514123B2 (en) | Compact SAR ADC | |
EP2571168B1 (en) | Sample-and-hold circuit and a/d converter | |
WO2018053788A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
CN113328752A (zh) | 一种差分输入型逐次逼近模数转换器 | |
US9496885B2 (en) | Analog-to-digital conversion circuit | |
CN114204942B (zh) | 逐次逼近型模数转换器及转换方法 | |
US9312877B2 (en) | Systems and methods for capacitive digital to analog converters | |
CN106301376B (zh) | 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器 | |
US11342931B2 (en) | Reference voltage controlling circuit and analog-to-digital converter | |
CN107395205B (zh) | 基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
TWI736223B (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
CN115459769A (zh) | 一种带有分段参考电压的逐次逼近模数转换器 | |
CN102281069B (zh) | 模拟数字转换电路 | |
CN109802680B (zh) | 一种基于分数基准的电容阵列及模数转换器 | |
CN112737582A (zh) | 用于sar-adc中差分输出共模电压可控的dac电路及其控制方法 | |
CN104734717A (zh) | 一种用于模数转换器的高精度三电平开关方法及电路 | |
CN114584148B (zh) | 模数转换器及电子设备 | |
CN116436468B (zh) | 模数转换器 | |
CN217363060U (zh) | 模数转换电路、转换器、集成电路和智能设备 | |
CN111756379A (zh) | 一种电容型sar adc | |
CN113315519B (zh) | 一种逐次比较型模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |