CN113326918A - 特征提取电路、神经网络、系统、集成电路、芯片及设备 - Google Patents

特征提取电路、神经网络、系统、集成电路、芯片及设备 Download PDF

Info

Publication number
CN113326918A
CN113326918A CN202110476072.3A CN202110476072A CN113326918A CN 113326918 A CN113326918 A CN 113326918A CN 202110476072 A CN202110476072 A CN 202110476072A CN 113326918 A CN113326918 A CN 113326918A
Authority
CN
China
Prior art keywords
signal
feature extraction
pulse
time
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110476072.3A
Other languages
English (en)
Inventor
叶乐
王志轩
黄如
刘影
王阳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Micro Nano Core Electronic Technology Co ltd
Original Assignee
Hangzhou Micro Nano Core Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Micro Nano Core Electronic Technology Co ltd filed Critical Hangzhou Micro Nano Core Electronic Technology Co ltd
Priority to CN202110476072.3A priority Critical patent/CN113326918A/zh
Publication of CN113326918A publication Critical patent/CN113326918A/zh
Priority to US17/731,283 priority patent/US20220351017A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00—Aspects of pattern recognition specially adapted for signal processing
    • G06F2218/08—Feature extraction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00—Aspects of pattern recognition specially adapted for signal processing
    • G06F2218/12—Classification; Matching

Abstract

本公开提供一种特征提取电路，包括：多个并联连接的瞬时斜率特征提取单元；其中，每个所述特征提取单元具有三路输入信号以及两路输出信号；其中，每个所述瞬时斜率特征提取单元由脉冲整形模块、时间检测模块、加法器、符号检测模块和脉冲计数器构成；所述脉冲整形模块具有一路输入为模拟信号的脉冲量化编码信号；所述脉冲整形模块具有两路输出，分别连接所述时间检测模块的输入；所述时间检测模块的另一个输入为调整时间阈值的信号；所述时间检测模块的两路输出连接所述加法器的输入，所述加法器的输出连接所述符号检测模块的输入。脉冲计数器的两路输出分别为对模拟信号正负斜率的特征的提取结果。

Description

特征提取电路、神经网络、系统、集成电路、芯片及设备
技术领域
本公开涉及集成电路技术领域，更为具体来说，本公开涉及特征提取电路、神经网络、系统、集成电路、芯片及设备。
背景技术
随着社会的高速发展，新兴的电子应用在不断的进步，各种电子设备在数量上呈现爆炸式的数量增长，但同时，它们对芯片的功耗和成本提出了严格的要求，另一个趋势是智能化的趋势，越来越多的电子设备逐步发展为智能电子设备。这些智能化的设备常使用小容量电池以平衡成本、体积和重量等因素，为了避免频繁更换电池所造成的不可接受的材料成本和人工成本，需要芯片具有极低的功耗。总而言之，智能化和低功耗是电子设备发展的当今主题。
传统芯片的数据处理方式为同步的，尤其是传统的赋予设备智能的神经网络加速器，无论是CNN还是DNN，RNN等，其电路设计都采用传统的同步数字电路设计方法。与之相比，异步的数据处理方法被证明在功耗上具有优势。智能芯片在对输入的模拟信号进行智能化处理时需要先进行一步特征提取，而传统的特征提取方法是先将时域信号转变为频域信号(例如通过快速傅里叶变换电路等方式)，然后在频域进行特征提取。这一过程的完成是数据的同步处理方式，并且时域到频域的转换有额外的功耗开销。相比较之下，时域上的特征提取技术可能是实现低功耗的一种可替代途径，因为它不再需要时域到频域的转换，省去了这一部分的功耗开销。
近年来，一种新型的基于Level Crossing(LC)采样模式的ADC被广泛研究，基于新型采样模式的ADC只有当信号变化时才进行采样，信号变化越剧烈，采样频率越高，信号平缓时具有极低的采样频率以保持超低功耗，因此，这种事件驱动的自适应采样模式ADC在物联网等应用中具有超低功耗潜力。这种ADC的输出为异步脉冲形式，也就是对模拟信号进行异步脉冲编码。输出的脉冲信号“Req”代表ADC进行了一次采样，输出的脉冲信号“Dir”代表模拟信号变化的方向是增大，若方向是减小，则Dir为零。如何利用这两路异步脉冲信号进行时域上的特征提取是一个挑战。
发明内容
为解决现有技术不能有效利用两路异步脉冲信号进行时域上的特征提取的技术问题。
为实现上述技术目的，本公开提供了一种特征提取电路，包括：一个或多个特征提取单元，所述特征提取单元用于在时间域上对异步脉冲编码输入进行瞬时斜率的提取和分类。
进一步，当所述特征提取单元的数量为多个时，所述特征提取单元并联连接，特征提取单元用于在时间域上对异步脉冲编码输入进行瞬时斜率的提取和分类。
进一步，所述瞬时斜率具体通过计算信号变化幅度对时间的微分得到。
进一步，所述特征提取单元具有三路输入信号和两路输出信号。
进一步，所述三路输入信号包括：包括时域量化编码的脉冲请求信号Req和时域量化编码的脉冲方向信号Dir，以及调整时间阈值的偏置电压信号Bias。
进一步，所述两路输出信号用于表示已经完成特征提取的信号的瞬时斜率特征的分类结果。
进一步，所述瞬时斜率分类的特征分为有脉冲和无脉冲两类，有脉冲表示任一时刻信号瞬时斜率的值满足编程的阈值条件，无脉冲则表示不满足阈值条件。
进一步，所述特征提取单元包括脉冲整形模块、时间检测模块、加法器、符号检测模块和脉冲计数器。
进一步，所述脉冲整形模块具有一路输入信号和两路输出，一路输入信号为时域量化编码的脉冲请求信号Req，两路输出信号为时间检测模块的输入；
所述时间检测模块的输入还包括调整时间阈值的偏置电压信号Bias；
所述时间检测模块的两路输出连接所述加法器的输入，所述加法器的输出连接所述符号检测模块的输入；
所述符号检测模块的输入还包括模拟信号的时域量化编码的脉冲方向信号Dir；
所述符号检测模块的两路输出连接所述脉冲计数器的输入。
进一步，所述瞬时斜率特征提取单元通过检测输入时域量化编码的脉冲请求信号Req的时间间隔，并将其与已编程的时间阈值比较以确定信号的瞬时斜率是否在所编程的范围内，然后通过时域量化编码的脉冲方向信号Dir脉冲确定瞬时斜率的正负号，时域量化编码的脉冲请求信号Req脉冲发生的同时若有时域量化编码的脉冲方向信号Dir脉冲，则斜率为正，若无方向信号Dir脉冲则斜率为负。
进一步，多个并联的斜率特征提取单元同时处理时域脉冲信号，将信号斜率的值分为N类，将信号的方向分为2类，共计将斜率分为2N类；
其中，N为并联连接的斜率特征提取单元的数量，为大于等于2的正整数。
进一步，所述脉冲整形模块的输出为两路互补方波。
进一步，所述脉冲计数器模块对脉冲进行异步计数。
进一步，所述已编程的时间阈值通过偏置固定电压信号Bias控制或通过数字信号方法控制。
为实现上述技术目的，本公开还提供了一种脉冲神经网络，包括上述的特征提取电路。
为实现上述技术目的，本公开还提供了一种数字信号处理系统，包括上述的特征提取电路。
进一步，数字信号包括已被数字化的语音、人体生物信号、环境监测信号、安防信号和/或人机交互信号。
进一步，所述环境监测信号包括光照、温湿度、酸碱度的信息，所述人机交互信号包括手势识别和/或表情识别的信息，所述安防信号包括烟雾报警、指纹识别和/或图像识别的信息。
为实现上述技术目的，本公开还提供了一种图像处理集成电路，包括上述的特征提取电路。
为实现上述技术目的，本公开还提供了一种计算芯片，包括上述的数字信号处理系统。
为实现上述技术目的，本公开还提供了一种计算设备，包括上述的数字信号处理系统。
本公开的有益效果为：
本公开实施例提供的时域特征提取电路，能够在时间域上直接对异步脉冲编码的模拟输入进行瞬时斜率的提取和分类，以瞬时斜率作为其特征。这种方式避免了传统特征提取过程所需要的时域到频域的转换，节省了功耗开销，并且信号斜率，又被称作信号的时间微分，包含信号在时域上的所有信息，因此这种信号特征提取方式是在没有损失信息量的前提下实现了更低的功耗。
附图说明
图1示出了本公开的时域特征提取电路示意图；
图2示出了本公开的时域特征提取电路原理示意图；
图3示出了本公开的时域特征提取电路中的IROC单元构造示意图；
图4示出了本公开的实施例三的结构示意图；
图5示出了本公开的实施例六的结构示意图。
其中，1表示脉冲整形模块、2表示时间检测模块、3表示加法器、4表示符号检测模块以及5表示脉冲计数器。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
实施例一：
如图1所示：
本公开提供了一种特征提取电路，包括：一个或多个特征提取单元，所述特征提取单元用于在时间域上对异步脉冲编码输入进行瞬时斜率的提取和分类。
需要说明的是：本申请的特征提取电路还包括有常规特征提取电路所共有的
进一步，当所述特征提取单元的数量为多个时，所述特征提取单元并联连接，特征提取单元用于在时间域上对异步脉冲编码输入进行瞬时斜率的提取和分类。
进一步，所述瞬时斜率具体通过计算信号变化幅度对时间的微分得到。
进一步，所述特征提取单元具有三路输入信号和两路输出信号。
进一步，所述三路输入信号包括：包括时域量化编码的脉冲请求信号Req和时域量化编码的脉冲方向信号Dir，以及调整时间阈值的偏置电压信号Bias。
进一步，所述两路输出信号用于表示已经完成特征提取的信号的瞬时斜率特征的分类结果。
进一步，所述瞬时斜率分类的特征分为有脉冲和无脉冲两类，有脉冲表示任一时刻信号瞬时斜率的值满足编程的阈值条件，无脉冲则表示不满足阈值条件。
进一步，所述特征提取单元包括脉冲整形模块、时间检测模块、加法器、符号检测模块和脉冲计数器。
其中，所述脉冲整形模块可以采用现有技术的脉冲整形滤波模块实现。
所述脉冲整形滤波模块具体包括与多个时偏信息分别对应的多个脉冲整形滤波器，根据基于采样率的定时调整单位的小数倍采样定时调整信号选择上述多个脉冲整形滤波器。
上述小数倍采样定时调整信号包括时偏信息，上述多个脉冲整形滤波器具有根据上述时偏信息不同的滤波系数。
其中，所述加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。三码，主要的加法器是以二进制作运算。
其中，本公开所使用的脉冲计数器为异步计数器，其实现是不将计数脉冲引至所有的触发器的CP端，而是将其它的触发器的输出引至其他的触发器的CP端，是不同时发生的。
进一步，所述脉冲整形模块具有一路输入信号和两路输出，一路输入信号为时域量化编码的脉冲请求信号Req，两路输出信号为时间检测模块的输入；
所述时间检测模块的输入还包括调整时间阈值的偏置电压信号Bias；
所述时间检测模块的两路输出连接所述加法器的输入，所述加法器的输出连接所述符号检测模块的输入；
所述符号检测模块的输入还包括模拟信号的时域量化编码的脉冲方向信号Dir；
所述符号检测模块的两路输出连接所述脉冲计数器的输入。
进一步，所述瞬时斜率特征提取单元通过检测输入时域量化编码的脉冲请求信号Req的时间间隔，并将其与已编程的时间阈值比较以确定信号的瞬时斜率是否在所编程的范围内，然后通过时域量化编码的脉冲方向信号Dir脉冲确定瞬时斜率的正负号，时域量化编码的脉冲请求信号Req脉冲发生的同时若有时域量化编码的脉冲方向信号Dir脉冲，则斜率为正，若无时域量化编码的脉冲方向信号Dir脉冲则斜率为负。
进一步，N个并联的斜率特征提取单元同时处理时域脉冲信号，将信号斜率的值分为N类，将信号的方向分为2类，共计将斜率分为2N类；
其中，N为并联连接的斜率特征提取单元的数量，为大于等于2的正整数。
当并联连接的N个斜率特征提取单元数量增加时，分类数量相应增加，分类的数量越多，提取的信息量越精细，同时处理的分类信息量也越大。
进一步，所述脉冲整形模块的输出为两路互补方波。
进一步，所述脉冲计数器模块对脉冲进行异步计数。
本公开所使用的脉冲计数器为异步计数器，其实现是不将计数脉冲引至所有的触发器的CP端，而是将其它的触发器的输出引至其他的触发器的CP端，是不同时发生的。
进一步，所述已编程的时间阈值通过偏置固定电压信号Bias控制或通过数字信号方法控制。
下面结合一个具体实例详解本公开的技术方案，如图1所示：
一种时域特征提取电路，包括并联的8个瞬时斜率特征提取单元，即instantrange of change(IROC)Unit。
每个特征提取单元有三路输入，包括模拟信号的时域量化编码的脉冲请求信号Req和时域量化编码的脉冲方向信号Dir，以及偏置固定电压信号Bias。每个瞬时斜率特征提取单元有两路脉冲输出，输出“有脉冲”代表某一时刻信号瞬时斜率的值满足编程的阈值条件，输出“无脉冲”代表不满足阈值条件，而两路输出表示瞬时斜率信息的正负号。
本申请中的时域特征提取电路的实施例中的特征提取单元电路(图3)由脉冲整形模块，时间检测模块，加法器，符号检测模块和脉冲计数器构成。单路时域量化编码的脉冲请求信号Req信号输入到脉冲整形模块，脉冲整形模块的两路输出连接到时间检测模块的输入，时间检测模块的另一个输入为调整时间阈值的偏置电压Bias，时间检测模块的两路输出连接加法器的输入，加法器的输出连接符号检测模块的输入，符号检测的模块的另一个输入是时域量化编码的脉冲方向信号Dir，符号检测模块的两路输出连接两个脉冲计数器的输入，脉冲计数器的输出表示已经完成提取的信号的瞬时斜率分类的特征。本申请的特征提取电路，能够对模拟信号的脉冲形式的量化编码在时域上直接提取特征，从而提取并分类出原始模拟信号的瞬时斜率信息。这种时域特征提取方式不需要传统特征提取的时域-频域转换过程，节省了大量不必要的功耗开销。应用于脉冲神经网络或者连续时间域系统等领域有较大前景。
本实施方式实现在时域上对信号的瞬时斜率进行提取和分类的原理具体为：如图2所示，输入的模拟信号会先进行一步异步脉冲编码，编码成时域量化编码的脉冲请求信号Req和时域量化编码的脉冲方向信号Dir，信号的瞬时斜率为幅度的微小变化除以时间的微小变化，在前级ADC进行异步脉冲编码的阶段，相当于每变化一个固定幅度(LSB)进行一次采样，输出一个时域量化编码的脉冲请求信号Req脉冲，所以，只需要检测时域量化编码的脉冲请求信号Req脉冲的间隔时间，就能得到信号的瞬时斜率。而本申请的实施例中的时域特征提取电路中，就是要对两个时域量化编码的脉冲请求信号Req脉冲之间的间隔时间进行检测，检测这个间隔时间是否满足所设置的阈值时间。对一段时间内的信号的瞬时斜率满足所设置阈值条件的情况进行统计，就是最终得到的所提取的特征，整个特征提取模块中每一个IROC单元都对应一个阈值区间，所以本实施例中的特征提取电路能够并行地将信号瞬时斜率与8个阈值区间进行比较，用时域量化编码的脉冲方向信号Dir脉冲确定瞬时斜率的正负号，并分别统计在一定时间内瞬时斜率满足阈值条件的数量。在此实施例中，斜率的值被分为8类，方向被分为2类，一共8×2＝16类。
本申请的技术方案提出了一种时域特征提取电路，可作为异步脉冲神经网络或者连续时间的数字信号处理系统的内部模块使用。
在某些实施方式中，所述特征提取电路内部的IROC单元，其时间阈值既可以用模拟电平Bias控制，又可以通过数字信号方法控制。
在某些实施方式中，所述特征提取电路内部的IROC单元，其中的脉冲整形模块输出两路互补方波。
在某些实施方式中，所述特征提取电路内部的IROC单元，其中的脉冲计数器模块是对脉冲异步计数的。
本公开实施例提供的时域特征提取电路，能够在时间域上直接对异步脉冲编码的模拟输入进行瞬时斜率的提取和分类，以瞬时斜率作为其特征。这种方式避免了传统特征提取过程所需要的时域到频域的转换，节省了功耗开销，并且信号斜率，又被称作信号的时间微分，包含信号在时域上的所有信息，因此这种信号特征提取方式是在没有损失信息量的前提下实现了更低的功耗。
实施例二：
本公开还提供了一种脉冲神经网络，包括上述的特征提取电路。
脉冲神经网络同传统的人工神经网络一样，脉冲神经网络同样分为三种拓扑结构。它们分别是前馈型脉冲神经网络(feed-forward spiking neural network)、递归型脉冲神经网络(recurrent spiking neural network)和混合型脉冲神经网络(hybirdspiking neural network)。
1.前馈型脉冲神经网络
在多层前馈脉冲神经网络结构中，网络中的神经元是分层排列的，输入层各神经元的脉冲序列表示对具体问题输入数据的编码，并将其输入脉冲神经网络的下一层。最后一层为输出层，该层各神经元输出的脉冲序列构成网络的输出。输入层和输出层之间可以有一个或者多个隐藏层。
此外，在传统的前馈人工神经网络中，两个神经元之间仅有一个突触连接，而脉冲神经网络可采用多突触连接的网络结构，两个神经元之间可以有多个突触连接，每个突触具有不同的延时和可修改的连接权值。多突触的不同延时使得突触前神经元输入的脉冲能够在更长的时间范围对突触后神经元的脉冲发放产生影响。突触前神经元传递的多个脉冲再根据突触权值的大小产生不同的突触后电位。
2.递归型脉冲神经网络
递归型神经网络不同于多层前馈神经网络和单层神经网络，网络结构中具有反馈回路，即网络中神经元的输出是以前时间步长上神经元输出的递归函数。递归神经网络可以模拟时间序列，用来完成控制、预测等任务，其反馈机制一方面使得它们能够表现更为复杂的时变系统；另一方面也使得有效学习算法的设计及其收敛性分析更为困难。传统递归人工神经网络的两种经典学习算法分别为实时递归学习(real-time recurrentlearning)算法和随时间演化的反向传播(backpropagation through time)算法，这两种算法都是递归地计算梯度的学习算法。
递归脉冲神经网络是指网络中具有反馈回路的脉冲神经网络，由于其信息编码及反馈机制不同于传统递归人工神经网络，由此网络的学习算法构建及动力学分析较为困难。递归脉冲神经网络可应用于诸多复杂问题的求解中，如语言建模、手写数字识别以及语音识别等。递归脉冲神经网络可分为两大类：全局递归脉冲神经网络(fully recurrentspiking neural network)；另一类是局部脉冲神经网络(locally recurrent spikingneural network)。
3.混合型脉冲神经网络
混合型脉冲神经网络即包括前馈型结构，又包含递归型结构。
实施例三：
如图4所示：
本公开还提供了一种数字信号处理系统，包括上述的特征提取电路。
进一步，数字信号包括已被数字化的语音、人体生物信号、环境监测信号、安防信号和/或人机交互信号。
进一步，所述环境监测信号包括光照、温湿度和/或酸碱度的信息，所述人机交互信号包括手势识别和/或表情识别的信息，所述安防信号包括烟雾报警、指纹识别和/或图像识别的信息。
低通滤波单元滤除信号的部分高频成分，防止模数转换时失去原信号的基本特征。模数转换单元每隔一段时间测量一次模拟信号，并将测量结果用二进制数表示。
数模转换单元将处理后的数字信号变为连续时间信号，这种信号的特点是一段一段的直线相连，有很多地方的变化不平滑。例如，调制后的数字信号，变成模拟信号后才能送往天线，通过天线就可以向外发射了。低通滤波单元有平均的作用，不平滑的信号经低通滤波后，可以变得比较平滑。
实施例四：
为实现上述技术目的，本公开还提供了一种图像处理集成电路，包括上述的特征提取电路。
集成电路或称微电路(microcircuit)、微芯片(microchip)、芯片(chip)在电子学中是一种把电路(主要包括半导体装置，也包括被动元件等)小型化的方式，并通常制造在半导体晶圆表面上。
前述将电路制造在半导体芯片表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)混成集成电路(hybrid integrated circuit)是由独立半导体设备和被动元件，集成到衬底或线路板所构成的小型化电路。
实施例五：
为实现上述技术目的，本公开还提供了一种计算芯片，包括上述实施例三中所述的数字信号处理系统。
芯片或称微电路(microcircuit)、微芯片(microchip)、集成电路(integratedcircuit)在电子学中是一种把电路(主要包括半导体装置，也包括被动元件等)小型化的方式，并通常制造在半导体晶圆表面上。
实施例六：
为实现上述技术目的，本公开还提供了一种计算设备，包括上述实施例三中所述的数字信号处理系统。
图5为一个实施例中电子设备的内部结构示意图。如图5所示，该电子设备包括通过系统总线连接的处理器、存储介质、存储器和网络接口。其中，该计算机设备的存储介质存储有操作系统、数据库和计算机可读指令，数据库中可存储有控件信息序列，该计算机可读指令被处理器执行时，可使得处理器实现上述的数字信号处理系统。该电设备的处理器用于提供计算和控制能力，支撑整个计算机设备的运行。该计算机设备的存储器中可存储有计算机可读指令。该计算机设备的网络接口用于与终端连接通信。本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
该电子设备包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源等。
所述处理器在一些实施例中可以由集成电路组成，例如可以由单个封装的集成电路所组成，也可以是由多个相同功能或不同功能封装的集成电路所组成，包括一个或者多个中央处理器(Central Processing unit，CPU)、微处理器、数字处理芯片、图形处理器及各种控制芯片的组合等。所述处理器是所述电子设备的控制核心(Control Unit)，利用各种接口和线路连接整个电子设备的各个部件，通过运行或执行存储在所述存储器内的程序或者模块(例如执行远端数据读写程序等)，以及调用存储在所述存储器内的数据，以执行电子设备的各种功能和处理数据。
所述总线可以是外设部件互连标准(peripheral component interconnect，简称PCI)总线或扩展工业标准结构(extended industry standard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。所述总线被设置为实现所述存储器以及至少一个处理器等之间的连接通信。
图5仅示出了具有部件的电子设备，本领域技术人员可以理解的是，图5示出的结构并不构成对所述电子设备的限定，可以包括比图示更少或者更多的部件，或者组合某些部件，或者不同的部件布置。
例如，尽管未示出，所述电子设备还可以包括给各个部件供电的电源(比如电池)，优选地，电源可以通过电源管理装置与所述至少一个处理器逻辑相连，从而通过电源管理装置实现充电管理、放电管理、以及功耗管理等功能。电源还可以包括一个或一个以上的直流或交流电源、再充电装置、电源故障检测电路、电源转换器或者逆变器、电源状态指示器等任意组件。所述电子设备还可以包括多种传感器、蓝牙模块、Wi-Fi模块等，在此不再赘述。
进一步地，所述电子设备还可以包括网络接口，可选地，所述网络接口可以包括有线接口和/或无线接口(如WI-FI接口、蓝牙接口等)，通常用于在该电子设备与其他电子设备之间建立通信连接。
可选地，该电子设备还可以包括用户接口，用户接口可以是显示器(Display)、输入单元(比如键盘(Keyboard))，可选地，用户接口还可以是标准的有线接口、无线接口。可选地，在一些实施例中，显示器可以是LED显示器、液晶显示器、触控式液晶显示器以及OLED(Organic Light-Emitting Diode，有机发光二极管)触摸器等。其中，显示器也可以适当的称为显示屏或显示单元，用于显示在电子设备中处理的信息以及用于显示可视化的用户界面。
进一步地，所述计算机可用存储介质可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序等；存储数据区可存储根据区块链节点的使用所创建的数据等。
在本发明所提供的几个实施例中，应该理解到，所揭露的设备，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能模块的形式实现。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (21)

1.一种特征提取电路，其特征在于，包括：一个或多个特征提取单元，所述特征提取单元用于在时间域上对异步脉冲编码的输入进行瞬时斜率的提取和分类。
2.根据权利要求1所述的一种特征提取电路，其特征在于，当所述特征提取单元的数量为多个时，所述特征提取单元并联连接，所述并联的特征提取单元用于在时间域上对异步脉冲编码的输入同时进行瞬时斜率的提取和分类。
3.根据权利要求2所述的一种特征提取电路，其特征在于，所述瞬时斜率具体通过计算信号变化幅度对时间的微分得到。
4.根据权利要求3所述的一种特征提取电路，其特征在于，所述特征提取单元具有三路输入信号和两路输出信号。
5.根据权利要求4所述的特征提取电路，其特征在于，所述三路输入信号包括：包括时域量化编码的脉冲请求信号Req和时域量化编码的脉冲方向信号Dir，以及调整时间阈值的偏置电压信号Bias。
6.根据权利要求4所述的特征提取电路，其特征在于，所述两路输出信号用于表示已经完成特征提取的信号的瞬时斜率特征的分类结果。
7.根据权利要求6所述的特征提取电路，其特征在于，所述瞬时斜率特征的分类结果分为有脉冲和无脉冲两类，有脉冲表示任一时刻信号瞬时斜率的值满足编程的阈值条件，无脉冲则表示不满足阈值条件。
8.根据权利要求4-7任一项中所述的一种特征提取电路，其特征在于，所述特征提取单元包括脉冲整形模块、时间检测模块、加法器、符号检测模块和脉冲计数器。
9.根据权利要求8所述的一种特征提取电路，其特征在于，所述脉冲整形模块具有一路输入信号和两路输出，一路输入信号为时域量化编码的脉冲请求信号Req，两路输出信号分别为两个时间检测模块的输入；
所述时间检测模块的输入还包括调整时间阈值的偏置电压信号Bias；
所述时间检测模块的两路输出连接所述加法器的输入，所述加法器的输出连接所述符号检测模块的输入；
所述符号检测模块的输入还包括模拟信号的时域量化编码的脉冲方向信号Dir；
所述符号检测模块的两路输出分别连接所述的两个脉冲计数器的输入。
10.根据权利要求9所述的特征提取电路，其特征在于，所述特征提取单元通过检测输入时域量化编码的脉冲请求信号Req的时间间隔，并将其与已编程的时间阈值比较以确定信号的瞬时斜率是否在所编程的范围内，然后通过时域量化编码的脉冲方向信号Dir脉冲确定瞬时斜率的正负号，时域量化编码的脉冲请求信号Req脉冲发生的同时若有时域量化编码的脉冲方向信号Dir脉冲，则斜率为正，若无时域量化编码的脉冲方向信号Dir脉冲则斜率为负。
11.根据权利要求10中所述的特征提取电路，其特征在于，多个并联的斜率特征提取单元同时处理时域脉冲信号，将信号斜率的值分为N类，将信号的方向分为2类，共计将斜率分为2N类；
其中，N为并联连接的斜率特征提取单元的数量，为大于等于2的正整数。
12.根据权利要求9所述的特征提取电路，其特征在于，所述脉冲整形模块的输出为两路互补方波。
13.根据权利要求9所述的特征提取电路，其特征在于，所述脉冲计数器模块对脉冲进行异步计数。
14.根据权利要求10所述的特征提取电路，其特征在于，所述已编程的时间阈值通过偏置固定电压信号Bias控制或通过数字信号方法控制。
15.一种脉冲神经网络，其特征在于，包括如权利要求1-14任一项中所述的特征提取电路。
16.一种数字信号处理系统，其特征在于，包括如权利要求1-14任一项中所述的特征提取电路。
17.根据权利要求16的数字信号处理系统，其特征在于，数字信号包括已被数字化的语音、人体生物信号、环境监测信号、安防信号和/或人机交互信号。
18.根据权利要求17所述的数字信号处理系统，其特征在于，所述环境监测信号包括光照、温湿度和/或酸碱度的信息，所述人机交互信号包括手势识别和/或表情识别的信息，所述安防信号包括烟雾报警、指纹识别和/或图像识别的信息。
19.一种图像处理集成电路，其特征在于，所述图像处理集成电路包括权利要求1至14中任一项所述的特征提取电路。
20.一种计算芯片，其特征在于，包括权利要求16-18中任一项所述的数字信号处理系统。
21.一种计算设备，其特征在于，包括权利要求16-18中任一项所述的数字信号处理系统。
CN202110476072.3A 2021-04-29 2021-04-29 特征提取电路、神经网络、系统、集成电路、芯片及设备 Pending CN113326918A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110476072.3A CN113326918A (zh) 2021-04-29 2021-04-29 特征提取电路、神经网络、系统、集成电路、芯片及设备
US17/731,283 US20220351017A1 (en) 2021-04-29 2022-04-28 Circuit for extracting features, neural network and signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110476072.3A CN113326918A (zh) 2021-04-29 2021-04-29 特征提取电路、神经网络、系统、集成电路、芯片及设备

Publications (1)

Publication Number Publication Date
CN113326918A true CN113326918A (zh) 2021-08-31

Family

ID=77413986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110476072.3A Pending CN113326918A (zh) 2021-04-29 2021-04-29 特征提取电路、神经网络、系统、集成电路、芯片及设备

Country Status (2)

Country Link
US (1) US20220351017A1 (zh)
CN (1) CN113326918A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116030535A (zh) * 2023-03-24 2023-04-28 深圳时识科技有限公司 手势识别方法及装置、芯片和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140062735A1 (en) * 2012-08-30 2014-03-06 Texas Instruments Incorporated Asynchronous analog-to-digital converter having adapative reference control
CN105976808A (zh) * 2016-04-18 2016-09-28 成都启英泰伦科技有限公司 一种智能语音识别系统及方法
CN106611596A (zh) * 2015-10-22 2017-05-03 德克萨斯仪器股份有限公司 模拟信息特征提取的基于时间的频率调谐
US9729160B1 (en) * 2017-01-17 2017-08-08 Farokh Marvasti Wideband analog to digital conversion by random or level crossing sampling
CN110380728A (zh) * 2019-07-24 2019-10-25 南京邮电大学 一种高分辨率的混合模数电路转换装置及转换方法
CN111190647A (zh) * 2019-12-25 2020-05-22 浙江省北大信息技术高等研究院 一种事件驱动型常开唤醒芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140062735A1 (en) * 2012-08-30 2014-03-06 Texas Instruments Incorporated Asynchronous analog-to-digital converter having adapative reference control
CN106611596A (zh) * 2015-10-22 2017-05-03 德克萨斯仪器股份有限公司 模拟信息特征提取的基于时间的频率调谐
CN105976808A (zh) * 2016-04-18 2016-09-28 成都启英泰伦科技有限公司 一种智能语音识别系统及方法
US9729160B1 (en) * 2017-01-17 2017-08-08 Farokh Marvasti Wideband analog to digital conversion by random or level crossing sampling
CN110380728A (zh) * 2019-07-24 2019-10-25 南京邮电大学 一种高分辨率的混合模数电路转换装置及转换方法
CN111190647A (zh) * 2019-12-25 2020-05-22 浙江省北大信息技术高等研究院 一种事件驱动型常开唤醒芯片

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ANTONY, A., PAULSON, S.R. & MONI, D.J.: "Asynchronous Adaptive Threshold Level Crossing ADC for Wearable ECG Sensors", 《JOURNAL OF MEDICAL SYSTEMS》, vol. 43, 13 February 2019 (2019-02-13), pages 1 - 18, XP036712131, DOI: 10.1007/s10916-019-1186-8 *
ZHIXUAN WANG; LE YE; YING LIU，ET.,AL.: "12.1 A 148nW General-Purpose Event-Driven Intelligent Wake-Up Chip for AIoT Devices Using Asynchronous Spike-Based Feature Extractor and Convolutional Neural Network", 《2021 IEEE INTERNATIONAL SOLID- STATE CIRCUITS CONFERENCE (ISSCC)》 *
ZHIXUAN WANG; LE YE; YING LIU，ET.,AL.: "12.1 A 148nW General-Purpose Event-Driven Intelligent Wake-Up Chip for AIoT Devices Using Asynchronous Spike-Based Feature Extractor and Convolutional Neural Network", 《2021 IEEE INTERNATIONAL SOLID- STATE CIRCUITS CONFERENCE (ISSCC)》, 3 March 2021 (2021-03-03), pages 1 - 2 *
宋梦迪: "基于事件驱动的低功耗Level Crossing ADC设计", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 September 2019 (2019-09-15), pages 17 - 39 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116030535A (zh) * 2023-03-24 2023-04-28 深圳时识科技有限公司 手势识别方法及装置、芯片和电子设备

Also Published As

Publication number Publication date
US20220351017A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
Deng et al. Tianjic: A unified and scalable chip bridging spike-based and continuous neural computation
Yin et al. Algorithm and hardware design of discrete-time spiking neural networks based on back propagation with binary activations
Stromatias et al. Scalable energy-efficient, low-latency implementations of trained spiking deep belief networks on spinnaker
CN111008640B (zh) 图像识别模型训练及图像识别方法、装置、终端及介质
Liu et al. FPGA-NHAP: A general FPGA-based neuromorphic hardware acceleration platform with high speed and low power
CN112989792B (zh) 事例检测方法和电子设备
Wang et al. LSMCore: a 69k-synapse/mm 2 single-core digital neuromorphic processor for liquid state machine
Lin et al. Parameter determination and feature selection for back-propagation network by particle swarm optimization
CN111753683A (zh) 一种基于多专家卷积神经网络的人体姿态识别方法
Ran et al. Memristor-based edge computing of blaze block for image recognition
CN113326918A (zh) 特征提取电路、神经网络、系统、集成电路、芯片及设备
Fang et al. An event-driven neuromorphic system with biologically plausible temporal dynamics
CN108805206A (zh) 一种用于模拟电路故障分类的改进型lssvm建立方法
Sheng et al. A survey on data-driven runoff forecasting models based on neural networks
Nan et al. An energy efficient accelerator for bidirectional recurrent neural networks (BiRNNs) using hybrid-iterative compression with error sensitivity
Park et al. Energy-efficient inference accelerator for memory-augmented neural networks on an fpga
Lee et al. Neuroengine: a hardware-based event-driven simulation system for advanced brain-inspired computing
Lê et al. Efficient Neural Networks for Tiny Machine Learning: A Comprehensive Review
Thabit et al. Implementation three-step algorithm based on signed digit number system by using neural network
Khalil et al. Architecture of a novel low-cost hardware neural network
Choi Drowsy driving detection using neural network with backpropagation algorithm implemented by FPGA
Carpegna et al. Spiker+: a framework for the generation of efficient Spiking Neural Networks FPGA accelerators for inference at the edge
Nowshin et al. Recent advances in reservoir computing with a focus on electronic reservoirs
Chen et al. High-accurate stochastic computing for artificial neural network by using extended stochastic logic
Liu et al. A 1.8 mw perception chip with near-sensor processing scheme for low-power aiot applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210831

RJ01 Rejection of invention patent application after publication