CN113325643A - 阵列基板和显示装置 - Google Patents

阵列基板和显示装置 Download PDF

Info

Publication number
CN113325643A
CN113325643A CN202110589847.8A CN202110589847A CN113325643A CN 113325643 A CN113325643 A CN 113325643A CN 202110589847 A CN202110589847 A CN 202110589847A CN 113325643 A CN113325643 A CN 113325643A
Authority
CN
China
Prior art keywords
sub
pixel
electrode
substrate
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110589847.8A
Other languages
English (en)
Other versions
CN113325643B (zh
Inventor
郭远辉
张敏
廖燕平
高玉杰
徐元宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Wuhan BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110589847.8A priority Critical patent/CN113325643B/zh
Publication of CN113325643A publication Critical patent/CN113325643A/zh
Application granted granted Critical
Publication of CN113325643B publication Critical patent/CN113325643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了阵列基板和显示装置。该阵列基板包括多个阵列设置的子像素，每个所述子像素包括：衬底；第一电极，所述第一电极设置在所述衬底的一侧；第二电极，所述第二电极设置在所述第一电极远离所述衬底的一侧，所述第一电极和所述第二电极中的一个作为像素电极，另一个作为公共电极，其中，所述第二电极包括多条间隔设置的第二子电极，所述第二子电极的宽度为W，相邻两个所述第二子电极之间狭缝的间距为S，不同所述子像素的W/S值的差值小于等于15％。由此，每个子像素之间的W/S值差异较小，可以有效解决因子像素间寄生电容不同而导致的显示装置显示画面时出现摇头文不良的现象。

Description

阵列基板和显示装置
技术领域
本发明涉及显示技术领域，具体的，涉及阵列基板和显示装置。
背景技术
随着超高清视频产业的不断升级，市场上4K电视已经基本普及，8K电视市场也已经初具规模。8K产品由于date线数量较多，导致COF数量偏多，面板成本上升，而且过多的COF数量导致包材和整机的设计比较困难。Dual gate(双栅)设计目前已经普遍运用于4K产品，后期也计划向8K产品导入，相比于普通设计，dual gate设计有助于降低COF数量，降低整机设计难度。但是dual gate设计对面板的设计和工艺的挑战也很大，导致容易受寄生电容影响，产生因亮度差异导致的摇头纹等不良。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种阵列基板，该阵列基板可以有效缓解或解决双栅结构的8K产品的显示不良的现象。
在本发明您的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括多个阵列设置的子像素，每个所述子像素包括：衬底；第一电极，所述第一电极设置在所述衬底的一侧；第二电极，所述第二电极设置在所述第一电极远离所述衬底的一侧，所述第一电极和所述第二电极中的一个作为像素电极，另一个作为公共电极，其中，所述第二电极包括多条间隔设置的第二子电极，所述第二子电极的宽度为W，相邻两个所述第二子电极之间狭缝的间距为S，不同所述子像素的W/S值的差值小于等于15％。由此，每个子像素之间的W/S值差异较小，可以有效解决因子像素间寄生电容不同而导致的显示装置显示画面时出现摇头文不良的现象。
根据本发明的实施例，不同所述子像素的W/S值的差值为5％～15％。
根据本发明的实施例，定义相邻四个所述子像素为一个像素组，每个所述像素组包括呈两行两列设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一子像素和所述第二子像素同列设置，所述第三子像素和所述第四子像素同列设置，所述第一子像素和所述第三子像素同行设置，所述第二子像素和所述第四子像素同行设置，其中，所述第一子像素的第一TFT结构位于所述第一子像素远离所述第二子像素的边缘；所述第二子像素的除第二栅极之外的第二TFT结构位于所述第三子像素和所述第四子像素之间，所述第二栅极位于所述第二子像素远离所述第一子像素的边缘；所述第三子像素的除第三栅极之外的第三TFT结构位于所述第一子像素和所述第二子像素之间，所述第三栅极位于所述第三子像素靠近所述第四子像素的边缘；所述第四子像素的第四TFT结构位于所述第四子像素远离所述第三子像素的边缘。
根据本发明的实施例，在所述第一子像素和所述第二子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。
根据本发明的实施例，在所述第一子像素和所述第二子像素中，W/S值为20％～40％。
根据本发明的实施例，在所述第三子像素和所述第四子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。
根据本发明的实施例，在所述第三子像素和所述第四子像素中，W/S值为30％～50％。
根据本发明的实施例，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同。
根据本发明的实施例，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和为5～10微米。
根据本发明的实施例，所述阵列基板还包括：绝缘层，所述绝缘层设置在所述第一电极远离所述衬底的一侧；有源层，所述有源层设置在所述绝缘层远离衬底的一侧；栅绝缘层，所述栅绝缘层设置在所述衬底的一侧，且覆盖有源层；栅极，所述栅极设置在栅绝缘层远离所述衬底的一侧；层间介质层，所述层间介质层设置在所述栅绝缘层远离衬底的一侧，且覆盖所述栅极；源极和漏极，所述源极和所述漏极设置在所述层间介质层远离所述衬底的一侧，且通过过孔与所述有源层电连接；平坦层，所述平坦层设置在所述层间介质层远离所述衬底的一侧，且覆盖所述源极和所述漏极，其中，所述第二电极设置在所述平坦层远离所述衬底的一侧。
在本发明的另一方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置的显示画面的质量较佳。本领域技术人员可以理解，该显示装置具有前面所述的阵列基板的所有特征和优点，在此不再过多的赘述。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例中阵列基板的结构示意图；
图2是本发明另一个实施例中阵列基板中的部分结构的平面图。
具体实施方式
下面将结合实施例对本发明的方案进行解释。本领域技术人员将会理解，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明您的一个方面，本发明提供了一种阵列基板。根据本发明的实施例，该阵列基板包括多个阵列设置的子像素，参照图1，每个所述子像素包括：衬底10；第一电极21，所述第一电极21设置在所述衬底10的一侧；第二电极22，所述第二电极22设置在所述第一电极21远离所述衬底10的一侧，所述第一电极21和所述第二电极22中的一个作为像素电极，另一个作为公共电极，其中，所述第二电极22包括多条间隔设置的第二子电极220，所述第二子电极220的宽度为W，相邻两个所述第二子电极220之间狭缝的间距为S，不同所述子像素的W/S值(即W与S的比值)的差值小于等于15％。由此，每个子像素之间的W/S值差异较小，应用于双栅结构的8K显示装置中，可以有效解决因子像素间寄生电容不同而导致的显示装置显示画面时出现摇头文不良的现象。根据本发明的实施例，不同所述子像素的W/S值的差值为5％～15％，比如不同所述子像素的W/S值的差值可以为15％、12％、10％、8％、7％、5％、4％、3％、1％等。
具体的，双栅结构的8K显示装置中，其中的每个子像素都有正负极性，双栅结构的显示装置的每一列正帧和负帧的数量相同，理论上，不存在正负帧亮度差导致的摇头纹不良，但是双栅结构的显示装置的每个子像素的寄生电容不同，导致CGP(栅极与像素电极之间差生的电容)差异，，即寄生电容对不同子像素电压的拉动电压不同，最终导致不同的子像素间亮度不同，进而导致显示装置竖纹不良。在本发明中通过调整子像素中第二电极的第二子电极的宽度和间距的比值，使得不同所述子像素的W/S值的差值小于等于15％，如此，可以有效改善显示装置显示画面时摇头纹不良的问题。
根据本发明的实施例，参照图1，阵列基板还包括：绝缘层30，所述绝缘层30设置在所述第一电极21远离所述衬底10的一侧；有源层40，所述有源层40设置在所述绝缘层30远离衬底10的一侧；栅绝缘层60，所述栅绝缘层60设置在所述衬底10的一侧，且覆盖有源层40；栅极50，所述栅极50设置在栅绝缘层60远离所述衬底101的一侧；层间介质层70，所述层间介质层70设置在所述栅绝缘层60远离衬底10的一侧，且覆盖所述栅极50；源极81和漏极82，所述源极81和所述漏极82设置在所述层间介质层70远离所述衬底10的一侧，且通过过孔与所述有源层40电连接；平坦层90，所述平坦层90设置在所述层间介质层70远离所述衬底10的一侧，且覆盖所述源极81和所述漏极82，其中，所述第二电极22设置在所述平坦层90远离所述衬底10的一侧。在上述结构中，本领域技术人员阵列基板的具体结构或对使用该阵列基板的显示装置的具体类型，灵活选择第一电极和第二电极具体功能(即第一电极和第二电极中一个作为公共电极，另一个作为像素电极)。本领域技术人员可以理解，该阵列基板还可以包括常规阵列基板其他所必备的结构或部件，图1中仅仅是示出了阵列基板的部分结构。
根据本发明的实施例，参照图2，定义相邻四个所述子像素为一个像素组，每个所述像素组包括呈两行两列设置的第一子像素100、第二子像素200、第三子像素300和第四子像素400，所述第一子像素100和所述第二子像素200同列设置，所述第三子像素300和所述第四子像素400同列设置，所述第一子像素100和所述第三子像素300同行设置，所述第二子像素200和所述第四子像素400同行设置。
进一步的，如图2所示，所述第一子像素100的第一TFT结构110位于所述第一子像素100远离所述第二子像素200的边缘，即控制第一子像素的第一FTT结构中的有源层、第一栅极、源漏电极等结构均位于所述第一子像素100远离所述第二子像素200的边缘处；
如图2所示，所述第二子像素200的除第二栅极211之外的第二TFT结构210位于所述第三子像素300和所述第四子像素400之间，所述第二栅极211位于所述第二子像素200远离所述第一子像素100的边缘，即是说，控制第二子像素200的第二TFT结构210中的有源层、源漏电极等结构是位于所述第三子像素300和所述第四子像素400之间，而第二TFT结构210中的第二栅极211则是位于所述第二子像素200远离所述第一子像素100的边缘，所以说，第二FTT结构中的有源层、源漏电极等结构并没有位于第二子像素边缘的一侧；
如图2所示，所述第三子像素300的除第三栅极311之外的第三TFT结构310位于所述第一子像素100和所述第二子像素200之间，所述第三栅极311位于所述第三子像素300靠近所述第四子像素400的边缘，即是说，控制第三子像素300的第三TFT结构310中的有源层、源漏电极等结构是位于所述第一子像素100和所述第二子像素200之间，而第三TFT结构310中的第二栅极311则是位于所述第三子像素300靠近所述第四子像素400的边缘，所以说，第三FTT结构中的有源层、源漏电极等结构并没有位于第三子像素边缘的一侧；
如图2所示，所述第四子像素400的第四TFT结构410位于所述第四子像素400远离所述第三子像素300的边缘，即控制第四子像素400的第四FTT结构410中的有源层、第四栅极、源漏电极等结构均位于所述第四子像素100远离所述第三子像素200的边缘处。
在上述结构的阵列基板中，第一子像素自身的第一栅极关闭瞬间，由于CGP1的影响，第一子像素电压下拉△Vp 1，下行的第二子像素的第二栅极200关闭瞬间，由于Cgp1’，第一子像素电压再次下拉△Vp1’；第二子像素自身的第二栅极关闭瞬间，由于Cgp2的影响，第二子像素电压下拉△Vp2；下行的第一子像素的第一栅极100(像素组按照阵列排布，所以图2中第二子像素的下一行亦为第一子像素)关闭瞬间，由于Cgp2’，第二子像素电压再次下拉△Vp2’。所以寄生电容对第一子像素和第二子像素电压的拉动较大，然而寄生电容对第三子像素和第四子像素电压的拉动较小，故而会导致正负帧子像素的亮度不同，最终导致对显示装置的光学性能影响较大，而产生摇头纹等不良现象。在本发明中，通过调整第一子像素和第二子像素中的第二电极的第二子电极的宽度和间距的比值，使其比值接近于第三子像素和第四子像素中的W/S值，进而减小所有子像素中的W/S值之间的差异，从而可以补偿第一像素和第二子像素电压与第三子像素和第四子像素电压之间的差异，进而保证所有子像素之间亮度相同，以有效改善显示装置显示画面时摇头纹不良的问题。
根据本发明的实施例，在所述第一子像素和所述第二子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米，比如1微米、2微米、3微米、4微米或5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米，比如2.5微米、3微米、4微米、5微米、6微米、7微米或8微米。在所述第三子像素和所述第四子像素中，所述第二电极满足以下条件至少之一：所述第二子电极的宽度为1～5微米，比如1微米、2微米、3微米、4微米或5微米；相邻两个所述第二子电极之间狭缝的间距为2.5～8微米，比如2.5微米、3微米、4微米、5微米、6微米、7微米或8微米。由此，上述尺寸的限定可以尽量减小不同子像素之间W/S值的差异。
根据本发明的实施例，在所述第一子像素和所述第二子像素中，W/S值为20％～40％，比如为20％、23％、25％、28％、30％、33％、35％、38％、40％。在所述第三子像素和所述第四子像素中，W/S值为30％～50％，比如30％、33％、35％、38％、40％、43％、45％、48％、50％。由此，在上述范围内，既可以满足减小不同子像素之间W/S值之间的差异，同时还不会影响第二电极的功能，保证阵列基板的使用性能。
根据本发明的实施例，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同，即在所有的子像素中，每一个第二子电极的宽度与该第二子电极其中一侧的狭缝的宽度之和一致。在一些实施例中，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和为5～10微米，比如5微米、6微米、7微米、8微米、9微米或10微米。由此，可有效保证第二电极的功能，保证阵列基板的使用性能。
如前所述，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同，所以，本发明的一些实施例中，是在所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同的基础上，调整第一子像素和第二子像素的W/S值，进而有效减小所有子像素的W/S值。
在本发明的另一方面，本发明提供了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置的显示画面的质量较佳。本领域技术人员可以理解，该显示装置具有前面所述的阵列基板的所有特征和优点，在此不再过多的赘述。
根据本发明的实施例，该显示装置的显示模式没有特殊要求，本领域技术人员可以根据实际需求灵活设计。在一些实施例中，该显示装置的显示模式可以为ADS显示模式。在一些具体实施例中，该显示装置可以为双栅结构的8K电视或手机等显示装置。
根据本发明的实施例，该显示装置的具体种类没有特殊要求，本领域技术人员可以根据实际需求灵活选择，在一些实施例中，该显示装置的具体种类包括但不限于手机、电脑、iPad、kindle、游戏机、电视等一切具有显示功能的显示装置。
本领域技术人员可以理解，该显示装置除了前面所述的阵列基板，还包括常规显示装置所必备的结构和部件，以手机为，除了前面所述的阵列基板，还包括与阵列基板对盒的彩膜基板、玻璃盖板、电池后盖、指纹模组、摄像模组、音频模组、电池、CPU等结构和部件。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (11)

1.一种阵列基板，其特征在于，包括多个阵列设置的子像素，每个所述子像素包括：
衬底；
第一电极，所述第一电极设置在所述衬底的一侧；
第二电极，所述第二电极设置在所述第一电极远离所述衬底的一侧，所述第一电极和所述第二电极中的一个作为像素电极，另一个作为公共电极，
其中，所述第二电极包括多条间隔设置的第二子电极，所述第二子电极的宽度为W，相邻两个所述第二子电极之间狭缝的间距为S，不同所述子像素的W/S值的差值小于等于15％。
2.根据权利要求1所述的阵列基板，其特征在于，不同所述子像素的W/S值的差值为5％～15％。
3.根据权利要求1所述的阵列基板，其特征在于，定义相邻四个所述子像素为一个像素组，每个所述像素组包括呈两行两列设置的第一子像素、第二子像素、第三子像素和第四子像素，所述第一子像素和所述第二子像素同列设置，所述第三子像素和所述第四子像素同列设置，所述第一子像素和所述第三子像素同行设置，所述第二子像素和所述第四子像素同行设置，
其中，所述第一子像素的第一TFT结构位于所述第一子像素远离所述第二子像素的边缘；所述第二子像素的除第二栅极之外的第二TFT结构位于所述第三子像素和所述第四子像素之间，所述第二栅极位于所述第二子像素远离所述第一子像素的边缘；所述第三子像素的除第三栅极之外的第三TFT结构位于所述第一子像素和所述第二子像素之间，所述第三栅极位于所述第三子像素靠近所述第四子像素的边缘；所述第四子像素的第四TFT结构位于所述第四子像素远离所述第三子像素的边缘。
4.根据权利要求3所述的阵列基板，其特征在于，在所述第一子像素和所述第二子像素中，所述第二电极满足以下条件至少之一：
所述第二子电极的宽度为1～5微米；
相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。
5.根据权利要求3或4所述的阵列基板，其特征在于，在所述第一子像素和所述第二子像素中，W/S值为20％～40％。
6.根据权利要求3所述的阵列基板，其特征在于，在所述第三子像素和所述第四子像素中，所述第二电极满足以下条件至少之一：
所述第二子电极的宽度为1～5微米；
相邻两个所述第二子电极之间狭缝的间距为2.5～8微米。
7.根据权利要求3或6所述的阵列基板，其特征在于，在所述第三子像素和所述第四子像素中，W/S值为30％～50％。
8.根据权利要求4或6所述的阵列基板，其特征在于，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和相同。
9.根据权利要求8所述的阵列基板，其特征在于，所述每个所述第二子电极的宽度与与其一侧的所述狭缝间距之和为5～10微米。
10.根据权利要求1～3中任一项所述的阵列基板，其特征在于，还包括：
绝缘层，所述绝缘层设置在所述第一电极远离所述衬底的一侧；
有源层，所述有源层设置在所述绝缘层远离所述衬底的一侧；
栅绝缘层，所述栅绝缘层设置在所述衬底的一侧，且覆盖有源层；
栅极，所述栅极设置在栅绝缘层远离所述衬底的一侧；
层间介质层，所述层间介质层设置在所述栅绝缘层远离所述衬底的一侧，且覆盖所述栅极；
源极和漏极，所述源极和所述漏极设置在所述层间介质层远离所述衬底的一侧，且通过过孔与所述有源层电连接；
平坦层，所述平坦层设置在所述层间介质层远离所述衬底的一侧，且覆盖所述源极和所述漏极，其中，所述第二电极设置在所述平坦层远离所述衬底的一侧。
11.一种显示装置，其特征在于，包括权利要求1～10中任一项所述的阵列基板。
CN202110589847.8A 2021-05-28 2021-05-28 阵列基板和显示装置 Active CN113325643B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110589847.8A CN113325643B (zh) 2021-05-28 2021-05-28 阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110589847.8A CN113325643B (zh) 2021-05-28 2021-05-28 阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN113325643A true CN113325643A (zh) 2021-08-31
CN113325643B CN113325643B (zh) 2023-02-03

Family

ID=77422209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110589847.8A Active CN113325643B (zh) 2021-05-28 2021-05-28 阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN113325643B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116520615A (zh) * 2023-05-31 2023-08-01 绵阳惠科光电科技有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216178A (zh) * 2014-09-09 2014-12-17 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置
CN105511177A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 一种阵列基板和液晶显示装置
US20180267377A1 (en) * 2017-02-03 2018-09-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel driving structure and liquid crystal display panel
CN109164654A (zh) * 2018-09-27 2019-01-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN109283754A (zh) * 2017-07-21 2019-01-29 京东方科技集团股份有限公司 一种像素结构、阵列基板及液晶显示装置
CN110737141A (zh) * 2019-10-31 2020-01-31 厦门天马微电子有限公司 阵列基板、液晶显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104216178A (zh) * 2014-09-09 2014-12-17 京东方科技集团股份有限公司 一种阵列基板及液晶显示装置
CN105511177A (zh) * 2016-02-02 2016-04-20 京东方科技集团股份有限公司 一种阵列基板和液晶显示装置
US20180267377A1 (en) * 2017-02-03 2018-09-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel driving structure and liquid crystal display panel
CN109283754A (zh) * 2017-07-21 2019-01-29 京东方科技集团股份有限公司 一种像素结构、阵列基板及液晶显示装置
CN109164654A (zh) * 2018-09-27 2019-01-08 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN110737141A (zh) * 2019-10-31 2020-01-31 厦门天马微电子有限公司 阵列基板、液晶显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116520615A (zh) * 2023-05-31 2023-08-01 绵阳惠科光电科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN113325643B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
EP3453051B1 (en) Curved display panel, curved display apparatus, and fabricating method thereof
US8207924B2 (en) Display device
KR100840470B1 (ko) 수직배향형의 액정표시소자
US7916231B2 (en) Display device
US20240231139A1 (en) Array substrate and display device
EP2587306A1 (en) Display panel and display device
US10573260B2 (en) Display device
US10290273B2 (en) Display pixel structure, array substrate, and display device
US8149344B2 (en) Liquid crystal display having particular capacitor electrodes
CN107024808B (zh) 显示面板
US8487852B2 (en) Active array substrate, liquid crystal display panel and method for driving the same
CN108681167B (zh) 显示面板及显示装置
US10295876B2 (en) Array substrate and method for manufacturing the same, display apparatus
CN101706635A (zh) 像素阵列、聚合物稳定配向液晶显示面板以及光电装置
EP2757411B1 (en) Array substrate and liquid crystal display panel
US20210272498A1 (en) Display substrate, display panel and display device
CN113109972A (zh) 阵列基板、显示面板及显示装置
US10303002B2 (en) Pixel structure, driving method thereof, display substrate and display device
US10847109B2 (en) Active matrix substrate and display panel
CN113325643B (zh) 阵列基板和显示装置
US20070279566A1 (en) Array Substrate and Liquid Crystal Display Panel
JP2006184334A (ja) 液晶表示素子
CN106647086B (zh) 阵列基板及显示面板
US10976843B2 (en) Array substrate and touch display device
US11768412B2 (en) Display substrate, display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Guo Yuanhui

Inventor after: Liu Changcheng

Inventor after: Zhang Min

Inventor after: Liao Yanping

Inventor after: Gao Yujie

Inventor after: Xu Yuanning

Inventor before: Guo Yuanhui

Inventor before: Zhang Min

Inventor before: Liao Yanping

Inventor before: Gao Yujie

Inventor before: Xu Yuanning

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant