CN113312866B - 一种通过合并方程变量实现约减电路的方法 - Google Patents

一种通过合并方程变量实现约减电路的方法 Download PDF

Info

Publication number
CN113312866B
CN113312866B CN202110661919.5A CN202110661919A CN113312866B CN 113312866 B CN113312866 B CN 113312866B CN 202110661919 A CN202110661919 A CN 202110661919A CN 113312866 B CN113312866 B CN 113312866B
Authority
CN
China
Prior art keywords
variables
equation
new
circuit
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110661919.5A
Other languages
English (en)
Other versions
CN113312866A (zh
Inventor
陶雄
周振亚
吴大可
程明厚
刘强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huada Jiutian Technology Co ltd
Original Assignee
Shenzhen Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huada Jiutian Technology Co ltd filed Critical Shenzhen Huada Jiutian Technology Co ltd
Priority to CN202110661919.5A priority Critical patent/CN113312866B/zh
Publication of CN113312866A publication Critical patent/CN113312866A/zh
Application granted granted Critical
Publication of CN113312866B publication Critical patent/CN113312866B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种通过合并方程变量实现约减电路的方法，包括以下步骤：确定方程变量的映射关系；根据映射关系将需要合并的变量相加，形成新的矩阵结构；建立原始矩阵元素到新矩阵元素的映射关系；将原始矩阵元素加入新矩阵；根据变量的合并关系将原始矩阵的右端项加入新方程的右端项；求解新方程；将新方程的解，按合并的关系赋值给原始方程的每个变量。本发明的电路变量合并的处理方法，通过对电路方程的再处理，合并方程变量，达到约减电路的效果。

Description

一种通过合并方程变量实现约减电路的方法
技术领域
本发明涉及模拟电路数值仿真技术领域，特别是涉及一种在电路仿真中电路变量合并的处理的方法。
背景技术
电路仿真的流程中，求解电路方程占大部分的时间。对于一般电路，尤其是含大量线性电阻电容的后仿真电路，仿真软件会执行电路约减，减少计算规模。电路约减的一个做法是将小的线性电阻两端短接，合并成一个点。在仿真中一般通过在读取电路网表后再修改读入的电路数据，达到约减的效果。这种做法的效果是固定的，后续所有的计算都会受到影响，使得电路仿真的效率降低。对于电路仿真，在不同的阶段和流程中，对精度的要求不一样，需要在解电路方程时根据不同的精度要求和约减条件，对电路变量进行合并，达到电路约减的效果，才能加速仿真过程。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种通过合并方程变量实现约减电路的方法，通过对电路方程的再处理，合并方程变量，达到约减电路的效果，从而加速仿真过程。
为实现上述目的，本发明提供的一种通过合并方程变量实现约减电路的方法，包括以下步骤：
确定方程变量的映射关系；
根据映射关系将需要合并的变量相加，形成新的矩阵结构；
建立原始矩阵元素到新矩阵元素的映射关系；
将原始矩阵元素加入新矩阵；
根据变量的合并关系将原始矩阵的右端项加入新方程的右端项；
求解新方程；
将新方程的解，按合并的关系赋值给原始方程的每个变量。
进一步地，所述确定方程变量的映射关系的步骤，还包括，
根据计划约减的器件端口和被保留端口的对应关系得到变量的映射关系。
进一步地，所述约减的器件为一个或多个。
进一步地，还包括，当舍弃的节点电压的变量不存在对应的新矩阵变量时，停止迭代修正所述变量，维持对应节点的电压不变。
进一步地，所述将需要合并的变量相加，形成新的矩阵结构的步骤，还包括，
分别将需要合并的变量对应的行/列相加，形成新的矩阵结构。
更进一步地，还包括，重复执行步骤4)至7)，迭代至电路方程收敛。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的通过合并方程变量实现约减电路的方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的通过合并方程变量实现约减电路的方法的步骤。
本发明的通过合并方程变量实现约减电路的方法，具有以下有益效果：通过对矩阵变量的合并，在电路的基本数据不变的情况下，能达到各种不同约减电路的效果。在匹配精度要求的前提下，提高方程的计算速度，加快模拟电路数值仿真的速度。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的通过合并方程变量实现约减电路的方法流程图；
图2为根据本发明的实施例一电路图；
图3为根据本发明的实施例一电路方程矩阵示意图；
图4为根据本发明的实施例一变量缩减后得到的电路方程矩阵示意图；
图5为根据本发明的实施例一将缩减后电路方程的解赋值给原始变量的过程示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的通过合并方程变量实现约减电路的方法流程图，下面将参考图1，对本发明的通过合并方程变量实现约减电路的方法进行详细描述。
首先，在步骤101，确定方程变量的多对一的映射。
本发明实施例中，根据来自于计划约减的器件端口和其中一个被保留的端口的对应关系，得到的变量的映射。被约减的器件可以是单个器件，也可以是连在一起的多个器件。
本发明实施例中，器件约减的规则可以自行指定，例如将小于1000欧姆的电阻两端短接。
本发明实施例中，可以出现对应某个节点电压的变量被舍弃，不对应新矩阵任何一个变量的情况。这意味着这个变量不再进行迭代修正，对应的节点维持电压不变，相当于在节点和地之间添加了个电压源。
本发明实施例中，被舍弃的变量对应的矩阵行列都被舍弃，不参与计算。
在步骤102，将步骤101中确定的需要合并的变量对应的行相加，对应的列也相加，形成新的矩阵结构。
本发明实施例中，形成的新矩阵也采用稀疏矩阵的压缩存储方式。
本发明实施例中，对于同一组变量合并操作，只需要操作一次。
在步骤103，建立原始矩阵元素到新矩阵元素的映射关系。
在步骤104，将原始矩阵元素加入新矩阵。
在步骤105，将原始矩阵的右端项按变量的合并关系加入新方程的右端项。
在步骤106，求解新方程。
在步骤107，将新方程的解，按合并的关系赋值给原始方程的每个变量。
本发明实施例中，可以多次迭代，最终达到电路方程收敛，每一次迭代都会执行步骤104至步骤107。
下面结合一具体实施例对本发明的通过合并方程变量实现约减电路的方法做进一步的说明。
本实施例中的行号列号均从1开始计数。
在电路计算中，一般会多次迭代直到电路状态收敛。每次迭代中都要根据电路状态，更新矩阵及右端项的值。如图2所示，本实施例将对任意一次迭代中合并矩阵变量的过程进行描述。
(1)假定需要约减电阻G2，节点2和节点4合并，保留节点2。
(2)节点2，4的电压变量分别处于方程的第2行和第4行，在矩阵乘法中将分别乘以第2列，第4列。所以将电路方程的第2行和第4行合并，方程矩阵的第2列和第4列合并。能得到新的矩阵结构。如图3所示，得到的电路方程矩阵，变量及右端项。灰色填充标明了将要合并的行列。GC1代表电容C1对矩阵的贡献。
(3)记录电路矩阵每个元素到合并后矩阵的对应位置。例如，原始矩阵中的[2(行)，2(列，以下类似)]，[2，4]，[4，2]，[4，4]元素，都将合并到新矩阵中的[2，2]元素中去。
(4)将电路矩阵中每个元素添加到合并矩阵中去。具体做法是先将合并矩阵的元素全部赋值为0，再遍历原始矩阵中的元素，加到合并矩阵对应的位置。
(5)将原始矩阵的右端项第2行和第4行相加，放在新矩阵第2行。其余右端项和原始矩阵右端项一致。如图4所示，进行变量缩减后得到的电路方程矩阵，变量及右端项，灰色填充标明了合并后得到的行和列。
(6)求解新方程。这里可以使用电路方程的正常解法，例如先分解矩阵，再做回代求解。
(7)将得到的第2行变量的解赋值给原始的第2行，第4行变量，即节点2，节点4对应的电压变量。如图5所示，为将缩减后电路方程的解赋值给原始变量的过程。灰色填充表明节点2，4的值都由缩减电路里节点2的结果赋值。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的通过合并方程变量实现约减电路的方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的通过合并方程变量实现约减电路的方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种通过合并方程变量实现约减电路的方法，其特征在于，包括以下步骤：
1）确定方程变量的映射关系；
2）根据映射关系将需要合并的变量相加，形成新的矩阵结构；
3）建立原始矩阵元素到新矩阵元素的映射关系；
4）将原始矩阵元素加入新矩阵；
5）根据变量的合并关系将原始矩阵的右端项加入新方程的右端项；
6）求解新方程；
7）将新方程的解，按合并的关系赋值给原始方程的每个变量。
2.根据权利要求1所述的通过合并方程变量实现约减电路的方法，其特征在于，所述确定方程变量的映射关系的步骤，还包括，
根据计划约减的器件端口和被保留端口的对应关系得到变量的映射关系。
3.根据权利要求2所述的通过合并方程变量实现约减电路的方法，其特征在于，所述约减的器件为一个或多个。
4.根据权利要求2所述的通过合并方程变量实现约减电路的方法，其特征在于，还包括，当舍弃的节点电压的变量不存在对应的新矩阵变量时，停止迭代修正所述变量，维持对应节点的电压不变。
5.根据权利要求1所述的通过合并方程变量实现约减电路的方法，其特征在于，所述将需要合并的变量相加，形成新的矩阵结构的步骤，还包括，
分别将需要合并的变量对应的行/列相加，形成新的矩阵结构。
6.根据权利要求1所述的通过合并方程变量实现约减电路的方法，其特征在于，还包括，重复执行步骤4）至7），迭代至电路方程收敛。
7.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至6任一项所述的通过合并方程变量实现约减电路的方法的步骤。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至6任一项所述的通过合并方程变量实现约减电路的方法的步骤。
CN202110661919.5A 2021-06-15 2021-06-15 一种通过合并方程变量实现约减电路的方法 Active CN113312866B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110661919.5A CN113312866B (zh) 2021-06-15 2021-06-15 一种通过合并方程变量实现约减电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110661919.5A CN113312866B (zh) 2021-06-15 2021-06-15 一种通过合并方程变量实现约减电路的方法

Publications (2)

Publication Number Publication Date
CN113312866A CN113312866A (zh) 2021-08-27
CN113312866B true CN113312866B (zh) 2022-03-11

Family

ID=77378840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110661919.5A Active CN113312866B (zh) 2021-06-15 2021-06-15 一种通过合并方程变量实现约减电路的方法

Country Status (1)

Country Link
CN (1) CN113312866B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431704A (zh) * 2003-02-28 2003-07-23 清华大学 基于等效电路的集成电路电源网络瞬态分析求解的方法
CN1527228A (zh) * 2003-09-25 2004-09-08 复旦大学 一种基于直接投影和变分分析的非线性电路模型降阶方法
CN110765730A (zh) * 2019-10-24 2020-02-07 淮北师范大学 一种组合逻辑电路简化方法
US10909302B1 (en) * 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9489477B2 (en) * 2008-09-24 2016-11-08 Synopsys, Inc. Method and apparatus for word-level netlist reduction and verification using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431704A (zh) * 2003-02-28 2003-07-23 清华大学 基于等效电路的集成电路电源网络瞬态分析求解的方法
CN1527228A (zh) * 2003-09-25 2004-09-08 复旦大学 一种基于直接投影和变分分析的非线性电路模型降阶方法
US10909302B1 (en) * 2019-09-12 2021-02-02 Cadence Design Systems, Inc. Method, system, and computer program product for characterizing electronic designs with electronic design simplification techniques
CN110765730A (zh) * 2019-10-24 2020-02-07 淮北师范大学 一种组合逻辑电路简化方法

Also Published As

Publication number Publication date
CN113312866A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
Carson et al. A new analysis of iterative refinement and its application to accurate solution of ill-conditioned sparse linear systems
US8131660B2 (en) Reconfigurable hardware accelerator for boolean satisfiability solver
CN106611037A (zh) 用于分布式图计算的方法与设备
Zhao et al. Power grid analysis with hierarchical support graphs
CN104484238A (zh) 一种用于sram型fpga配置刷新的crc校验方法
CN107133190A (zh) 一种机器学习系统的训练方法和训练系统
CN113516248B (zh) 一种量子门测试方法、装置及电子设备
US20230267164A1 (en) Systems and methods for imputing missing values in data sets
CN111144082A (zh) 多表格迭代计算方法、装置、电子设备及存储介质
EP3958149A1 (en) Data processing method and device, storage medium and electronic device
Joardar et al. Learning to train CNNs on faulty ReRAM-based manycore accelerators
CN113312866B (zh) 一种通过合并方程变量实现约减电路的方法
CN114548414A (zh) 一种编译量子线路的方法、装置、存储介质及编译系统
Eldebiky et al. Correctnet: Robustness enhancement of analog in-memory computing for neural networks by error suppression and compensation
CN112861239A (zh) 数值模型的初始地应力平衡方法、系统、设备及存储介质
CN116976249A (zh) 用于增量映射优化的基于可满足性的再替换
CN112711739A (zh) 一种数据处理方法、装置及服务器、存储介质
CN108205596B (zh) 实现核电厂严重事故分析计算程序仿真功能的方法
CN106970852A (zh) 闪存错误控制电路及其方法
CN113449482A (zh) 一种提升电路仿真速度的方法
CN112528613A (zh) 一种数据表生成方法及其相关设备
Ueyoshi et al. Robustness of hardware-oriented restricted Boltzmann machines in deep belief networks for reliable processing
CN112446004A (zh) 非结构网格dilu预条件子众核并行优化算法
KR20040007612A (ko) 미분 방정식 시스템에서 불일치에 관한 에러 정보를제공하는 방법
CN116805155B (zh) 一种lstm网络处理方法、装置、设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant