CN113296820B - 基于sram fpga的星载抗单粒子效应加固方法 - Google Patents
基于sram fpga的星载抗单粒子效应加固方法 Download PDFInfo
- Publication number
- CN113296820B CN113296820B CN202110682832.6A CN202110682832A CN113296820B CN 113296820 B CN113296820 B CN 113296820B CN 202110682832 A CN202110682832 A CN 202110682832A CN 113296820 B CN113296820 B CN 113296820B
- Authority
- CN
- China
- Prior art keywords
- fpga
- data
- configuration
- target
- antifuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Abstract
本申请提供了一种基于SRAM FPGA的星载抗单粒子效应加固方法,所述方法包括以下步骤:S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换。
Description
技术领域
本发明涉及星载SRAM FPGA抗单粒子效应加固领域,尤其是一种基于SRAM FPGA的星载抗单粒子效应加固方法。
背景技术
随着星载设备功能的不断提升,对星载FPGA器件的性能要求越来越高,反熔丝FPGA器件以及Xilinx 早期推出的SRAM型FPGA器件无法满足当前星上设备对FPGA的需求。因此,Xilinx公司推出的7系列FPGA(包括K7、V7等)开始广泛应用于星上设备。
随着制作工艺的进一步提升,7系列FPGA的性能相比之前的FPGA器件有了大幅的提高。但是,7系列FPGA在性能提高的同时,其单粒子效应的问题变得更加突出。由于7系列FPGA单粒子翻转的概率比之前的FPGA器件更大,并且7系列FPGA应用场景对数据处理速率要求更高,传统的针对SRAM 型FPGA的抗单粒子效应加固方式无法适应新的FPGA产品。
Xilinx 公司针对7系列FPGA提供了基于SEM核的解决方案,该方案利用SEM核监测配置区单粒子翻转情况,对发生单粒子翻转的帧通过读取SPI Flash中的EBC文件进行替换,使其功能恢复。该方案,需要配置单独的SPI存储器对EBC文件进行存储,并需要与SPIFLASH进行严格的时序匹配,无法采用宇航级SPI FLASH进行EBC文件存储。在增加星上存储空间开销的同时,无法保证星上SPI FLASH数据的准确性,对星上设备可靠性的提升有限。
发明内容
为了克服现有技术存在的不足,本申请提出了一种基于SRAM FPGA的星载抗单粒子效应加固方法,解决了Xilinx 公司提供的抗单粒子翻转解决方案在星载应用场景中的不足。在不增加新的外部存储空间开销的情况下,实现对发生单粒子翻转的配置数据帧进行替换操作,提升星载FPGA设备的可靠性和抗单粒子效应的能力。本申请提供的方法包括以下步骤:
S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;
S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;
S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;
S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换。
在一个可能的实现方式中,所述S1包括:
S101、在目标FPGA程序创建过程中,创建SEM核,配置相关参数,模式选择replace模式;
S102、对SEM核提供监控信号,通过建立异步RS422模块进行输出到反熔丝FPGA中;
S103、建立串/并转换模块,用于转换SEM核发送到反熔丝FPGA的地址信号以及转换接收到反熔丝FPGA发送的错误数据帧需要替换的数据;
S104、将编写完成的程序生成用于目标FPGA加载使用的配置程序。
在一个可能的实现方式中,所述S2包括:
S201、上位机通过RS422接口向反熔丝FPGA发送配置数据接收指令;
S202、反熔丝接收到数据接收指令后,对配置数据存储区BPI FLASH进行擦除操作,擦除操作完成后,向上位机反馈数据接收请求;
S203、上位机通过RS422接收到数据接收请求后,开始发送带有数据帧格式的目标FPGA配置程序;
S204、反熔丝FPGA将接收的数据去除帧格式后,将配置程序同时存入三个具有相同映射地址的配置区中。
在一个可能的实现方式中,所述S3包括:
S301、对目标FPGA进行加载过程中,反熔丝FPGA依次读取三个存储区同一映射地址的数据;
S302、在对目标FPGA加载过程和SEM核对发生单粒子翻转的错误帧进行刷新过程中,分别从三个不同的配置区读取相同的数据,之后进行比对,避免由存储器发生单粒子翻转导致存储数据发生错误;
S303、将比对无误后的数据发送到目标FPGA中。
在一个可能的实现方式中,所述S4包括:
S401、目标FPGA内部的SEM核监测对配置区数据进行扫描,判断是否发生单粒子翻转现象,如果没有发生,则持续扫描配置区数据,如果发生,则进入S402;
S402、目标FPGA向反熔丝FPGA发送获取“起始帧”存储地址的请求;
S403、反熔丝FPGA根据请求,将映射后的“起始帧”存储地址反馈到目标FPGA中;
S404、目标FPGA根据接收到的“起始帧”存储地址计算得到“错误帧”存储地址,并将“错误帧”存储地址发送给反熔丝FPGA;
S405、反熔丝FPGA将接收到的“错误帧”地址进行处理,映射为配置区数据地址;
S406、读取配置区数据,并将配置区数据转换为EBC数据,发送到目标FPGA中;
S407、目标FPGA将收到的EBC数据发送到SEM核中;
S408、循环S406- S407,直至一帧数据发送完成;
S409、目标FPGA单粒子错误完成配置区刷新;
S4010、监控判断单粒子问题是否解决,如解决,返回S401;否则,进入S4011;
S4011,反熔丝FPGA对目标FPGA进行重载。
由于上述技术方案的运用,本发明与现有技术相比具有下列有益效果:本说明方法通过对目标FPGA程序的配置程序数据进行转换,使其成为符合SEM需要的EBC文件,以减少EBC文件存储空间的需求;利用反熔丝FPGA对BPI Flash中的数据的读取进行时序处理,使其满足目标FPGA中SEM核的时序要求。
本发明提供的针对星载Xilinx 7 系列FPGA抗单粒子效应加固方法,能够解决Xilinx公司提供的抗单粒子效应解决方案在宇航应用中的不足,能够将存储空间的需求减少50%,同时解决原方案只适配工业级SPI Flash限制条件,增加宇航级BPI FLASH的应用方式,提升星上配置程序存储的可靠性。
本发明通过对配置区数据进行“三取二”处理,对目标FPGA的加载和配置数据帧替换均采用“三取二”方式进行保障,避免由于存储芯片发生单粒子翻转造成的目标FPGA加载失败和配置区数据刷新失败现象。在星上存储资源有限的情况下,尽最大可能提高7系列FPGA的抗单粒子效应的能力,提高星上设备的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
下面结合附图对本发明的实施方式作进一步说明:
附图说明
附图1为Xilinx 7系列FPGA抗单粒子效应加固方法系统框图;
附图2为本发明一示例性实施例提供的方法流程图;
附图3为本发明一示例性实施例提供的配置程序写入BPI Flash芯片信息流图;
附图4为本发明一示例性实施例提供的配置数据从BPI Flash芯片读取进行“三取二”处理示意图;
附图5为本发明一示例性实施例提供的发生单粒子翻转时间后,进行错误数据帧刷新流程示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
在本发明实施例中,由两种FPGA芯片组成,分别是用于加载和刷新操作的反熔丝FPGA和被加固的7系列SRAM FPGA,本权利说明书中,将被加固的7系列FPGA称为目标FPGA。
本发明实施例中,目标FPGA的配置程序加载属于被动形式,由反熔丝FPGA进行控制,采用从BPI FLASH 方式,通过SelectMap接口进行加载。
本发明实施例中,目标FPGA的抗单粒子加固方式使用主动形式,通过目标FPGA内部的SEM核进行单粒子翻转问题监测,当发生单粒子翻转问题时,向反熔丝FPGA发出“错误帧”配置区刷新指令。反熔丝FPGA接收到请求后,通过地址映射和配置文件转换的方式,将SEM核需要的刷新数据通过SPI端口发送给目标FPGA。如图1所示,实现的解决,包括:
步骤1:反熔丝FPGA通过RS422接口芯片从上位机软件发送的目标FPGA的配置程序,并将配置程序保存在BPI FLASH中,配置数据存储3份;
步骤2:设备上电后,反熔丝FPGA采用“三取二”的方式读取BPI FLASH中的数据对目标FPGA进行加载;
步骤3:目标FPGA加载完成后,反熔丝FPGA实时监测目标FPGA的SEM核状态;
步骤4:当发生单粒子翻转时间后,目标FPGA的SEM核发出错误配置数据帧替换请求;
步骤5:反熔丝FPGA接收到数据帧替换请求后,对目标FPGA请求的错误帧地址进行映射,确定相关数据在BPI Flash中相应的存储地址。
步骤6:反熔丝FPGA根据相关的存储地址采用“三取二”的方式从BPI Flash中读取原始配置数据;
步骤7:反熔丝FPGA将读取的原始配置数据转换为SEM核可使用的EBC数据;
步骤8:根据目标FPGA提供的时序请求,反熔丝FPGA将转换后的EBC数据发送到目标FPGA的SEM核中。本发明提供的针对星载Xilinx 7 系列FPGA抗单粒子效应加固方法,能够解决Xilinx公司提供的抗单粒子效应解决方案在宇航应用中的不足,能够将存储空间的需求减少50%,同时解决原方案只适配工业级SPI Flash限制条件,增加宇航级BPI FLASH的应用方式,提升星上配置程序存储的可靠性;对配置区数据进行“三取二”处理,对目标FPGA的加载和配置数据帧替换均采用“三取二”方式进行保障,避免由于存储芯片发生单粒子翻转造成的目标FPGA加载失败和配置区数据刷新失败现象。在星上存储资源有限的情况下,尽最大可能提高7系列FPGA的抗单粒子效应的能力,提高星上设备的可靠性。
作为一种实施例,所述抗单粒子效应加固方法的实现由两部分软件组成,分别是基于反熔丝FPGA的加载和刷新程序和基于7系列SRAM FPGA 内部的SEM核及相关配置程序。两部分软件均基于Verilog硬件描述语言进行开发。
作为一种实施例,系统所述目标FPGA选用Xilinx公司设计生产的7K325T型7系列SRAM FPGA,所述反熔丝FPGA选择Actel公司设计生产的AX500反熔丝FPGA,所述BPI FLASH选择由3D Plus公司设计生产的3DFO512M16VS8492型NOR FLASH。
下面进一步对本发明一种星载Xilinx 7 系列FPGA抗单粒子效应加固方法的实现流程进行描述。
本发明的具体实施流程包括四个部分,如图2所示:S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换。
所述第1部分具体实施流程如图3所示:
S101,在目标FPGA程序创建过程中,创建SEM核,配置相关参数,模式选择replace模式;
S102,对SEM核提供监控信号,通过建立异步RS422模块进行输出到反熔丝FPGA中;
S103,建立串/并转换模块,用于转换SEM核发送到反熔丝FPGA的地址信号以及转换接收到反熔丝FPGA发送的错误数据帧需要替换的数据;
S104,将编写完成的程序生成用于目标FPGA加载使用的配置程序,采用BIN文件格式。
所述第2部分具体实施流程:
S201,上位机通过RS422接口向反熔丝FPGA发送配置数据接收指令;
S202,反熔丝接收到数据接收指令后,对配置数据存储区BPI FLASH进行擦除操作,擦除操作完成后,向上位机反馈数据接收请求;
S203,上位机通过RS422接收到数据接收请求后,开始发送带有数据帧格式的目标FPGA配置程序(BIN格式文件);
S204,反熔丝FPGA将接收的数据去除帧格式后,将配置程序同时存入三个具有相同映射地址的配置区中。
所述第3部分具体实施流程如图4所示:
S301,对目标FPGA进行加载过程中,反熔丝FPGA依次读取三个存储区同一映射地址的数据;
S302,对读取的存储区地址进行“三取二”处理;
S303,将经过“三取二”模块后的数据通过目标FPGA的SELECTMAP端口发送到目标FPGA中。
所述第4部分具体实施流程如图5所示:
S401,目标FPGA内部的SEM核监测对配置区数据进行扫描,判断是否发生单粒子翻转现象,如果没有发生,则持续扫描配置区数据,如果发生,则进入S402;
S402,目标FPGA向反熔丝FPGA发送获取“起始帧”存储地址的请求;
S403,反熔丝FPGA根据请求,将映射后的“起始帧”存储地址(32bit)反馈到目标FPGA中;
S404,目标FPGA根据接收到的“起始帧”存储地址计算得到“错误帧”存储地址(32bit),并将“错误帧”存储地址发送给反熔丝FPGA;
S405,反熔丝FPGA将接收到的“错误帧”地址进行处理,映射为配置区数据地址;
S406,以“三取二”的方式读取配置区数据,并将配置区数据转换为EBC数据(8bit),发送到目标FPGA中;
S407,目标FPGA将收到的EBC数据发送到SEM核中;
S408,循环S406- S407,直至一帧数据(404bytes)发送完成;
S409,目标FPGA单粒子错误完成配置区刷新;
S4010,监控判断单粒子问题是否解决,如解决,返回S401,否则,进入S4011;
S4011,反熔丝FPGA对目标FPGA进行重载。
本文中应用了具体个例对发明构思进行了详细阐述,以上实施例的说明只是用于帮助理解本发明的核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离该发明构思的前提下,所做的任何显而易见的修改、等同替换或其他改进,均应包含在本发明的保护范围之内。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性地,本申请的真正范围和精神由上述的权利要求指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
应当理解的是,在本文中提及的“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成,也可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,上述提到的存储介质可以是只读存储器,磁盘或光盘等。
以上所述仅为本申请的较佳实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (3)
1.一种基于SRAM FPGA的星载抗单粒子效应加固方法,其特征在于,所述方法包括以下步骤:
S1、目标FPGA端建立SEM核,并创建串/并转换模块和SEM状态监测模块,生成配置程序文件;
S2、反熔丝FPGA通过RS422接口接收和存储配置程序,将配置程序同时存入三个具有相同映射地址的配置区中;
S3、通过反熔丝FPGA对目标FPGA进行加载,包括:分别从三个不同的配置区读取相同的数据,并进行比对;
S4、反熔丝FPGA对SEM核进行监控,对发生单粒子翻转的数据帧进行替换;
所述S1包括:
S101、在目标FPGA程序创建过程中,创建SEM核,配置相关参数,模式选择replace模式;
S102、对SEM核提供监控信号,通过建立异步RS422模块进行输出到反熔丝FPGA中;
S103、建立串/并转换模块,用于转换SEM核发送到反熔丝FPGA的地址信号以及转换接收到反熔丝FPGA发送的错误数据帧需要替换的数据;
S104、将编写完成的程序生成用于目标FPGA加载使用的配置程序;所述S4包括:
S401、目标FPGA内部的SEM核监测对配置区数据进行扫描,判断是否发生单粒子翻转现象,如果没有发生,则持续扫描配置区数据,如果发生,则进入S402;
S402、目标FPGA向反熔丝FPGA发送获取“起始帧”存储地址的请求;
S403、反熔丝FPGA根据请求,将映射后的“起始帧”存储地址反馈到目标FPGA中;
S404、目标FPGA根据接收到的“起始帧”存储地址计算得到“错误帧”存储地址,并将“错误帧”存储地址发送给反熔丝FPGA;
S405、反熔丝FPGA将接收到的“错误帧”地址进行处理,映射为配置区数据地址;
S406、读取配置区数据,并将配置区数据转换为EBC数据,发送到目标FPGA中;
S407、目标FPGA将收到的EBC数据发送到SEM核中;
S408、循环S406- S407,直至一帧数据发送完成;
S409、目标FPGA单粒子错误完成配置区刷新;
S4010、监控判断单粒子问题是否解决,如解决,返回S401;否则,进入S4011;
S4011,反熔丝FPGA对目标FPGA进行重载。
2.根据权利要求1所述的方法,其特征在于,所述S2包括:
S201、上位机通过RS422接口向反熔丝FPGA发送配置数据接收指令;
S202、反熔丝接收到数据接收指令后,对配置数据存储区BPI FLASH进行擦除操作,擦除操作完成后,向上位机反馈数据接收请求;
S203、上位机通过RS422接收到数据接收请求后,开始发送带有数据帧格式的目标FPGA配置程序;
S204、反熔丝FPGA将接收的数据去除帧格式后,将配置程序同时存入三个具有相同映射地址的配置区中。
3.根据权利要求1所述的方法,其特征在于,所述S3包括:
S301、对目标FPGA进行加载过程中,反熔丝FPGA依次读取三个存储区同一映射地址的数据;
S302、在对目标FPGA加载过程和SEM核对发生单粒子翻转的错误帧进行刷新过程中,分别从三个不同的配置区读取相同的数据,之后进行比对,避免由存储器发生单粒子翻转导致存储数据发生错误;
S303、将比对无误后的数据发送到目标FPGA中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110682832.6A CN113296820B (zh) | 2021-06-18 | 2021-06-18 | 基于sram fpga的星载抗单粒子效应加固方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110682832.6A CN113296820B (zh) | 2021-06-18 | 2021-06-18 | 基于sram fpga的星载抗单粒子效应加固方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113296820A CN113296820A (zh) | 2021-08-24 |
CN113296820B true CN113296820B (zh) | 2023-01-24 |
Family
ID=77328875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110682832.6A Active CN113296820B (zh) | 2021-06-18 | 2021-06-18 | 基于sram fpga的星载抗单粒子效应加固方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113296820B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115167885B (zh) * | 2022-08-03 | 2024-02-06 | 江苏新质信息科技有限公司 | 一种多fpga系统的上电后程序加载方法及系统 |
CN117453279B (zh) * | 2023-12-26 | 2024-03-19 | 中国人民解放军国防科技大学 | 一种适用于太空强辐射环境下的星载设备硬件架构 |
CN117453462B (zh) * | 2023-12-26 | 2024-03-08 | 中国人民解放军国防科技大学 | 一种星载设备软件可靠重构和加载运行方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209690908U (zh) * | 2019-06-14 | 2019-11-26 | 山东超越数控电子股份有限公司 | 一种基于fpga的spi串口转ebc并口的结构 |
CN112732352A (zh) * | 2021-01-04 | 2021-04-30 | 航天恒星科技有限公司 | 在轨单粒子翻转芯片定位方法和装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2703415B2 (ja) * | 1991-03-27 | 1998-01-26 | 三洋電機株式会社 | Icメモリのデータ書込・読出方式 |
CN102306213B (zh) * | 2011-07-19 | 2013-01-23 | 西安电子科技大学 | 基于帧数据处理的抗单粒子辐照方法及抗单粒子辐照系统 |
CN103475523B (zh) * | 2013-09-10 | 2016-04-27 | 浙江大学 | 带总线错误解析功能的can总线分析系统 |
CN103971732A (zh) * | 2014-04-30 | 2014-08-06 | 浙江大学 | 监控fpga的单粒子翻转效应并纠正重加载的方法及系统 |
-
2021
- 2021-06-18 CN CN202110682832.6A patent/CN113296820B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN209690908U (zh) * | 2019-06-14 | 2019-11-26 | 山东超越数控电子股份有限公司 | 一种基于fpga的spi串口转ebc并口的结构 |
CN112732352A (zh) * | 2021-01-04 | 2021-04-30 | 航天恒星科技有限公司 | 在轨单粒子翻转芯片定位方法和装置 |
Non-Patent Citations (2)
Title |
---|
Virtex7系列FPGA宇航应用存储电路与配置加载设计;魏祎 等;《信息通信》;20180915;第102-104、106页 * |
一种XILINX 7系列FPGA的抗单粒子翻转加固技术;王冠雄等;《航天标准化》;20200625(第02期);第40-44页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113296820A (zh) | 2021-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113296820B (zh) | 基于sram fpga的星载抗单粒子效应加固方法 | |
US20130198757A1 (en) | Resource allocation method and apparatus of gpu | |
CN110647318B (zh) | 一种有状态应用的实例创建方法、装置、设备及介质 | |
CN115543871B (zh) | 数据存储方法及相关设备 | |
CN111666088A (zh) | Pod的更替方法、装置、电子设备及计算机可读存储介质 | |
US20130031311A1 (en) | Interface apparatus, calculation processing apparatus, interface generation apparatus, and circuit generation apparatus | |
CN113220235B (zh) | 读写请求的处理方法、装置、设备及存储介质 | |
US20150379788A1 (en) | Method for managing fault messages of a motor vehicle | |
CN112363762B (zh) | 一种融合命令处理方法、系统、设备以及介质 | |
CN110968339B (zh) | 前端构建工具的方法、装置以及电子设备 | |
CN111124417B (zh) | 工业控制程序的编译方法、装置、计算机设备和存储介质 | |
CN110473586B (zh) | 一种写失效存储单元的替换方法、装置、设备及存储介质 | |
CN109240872B (zh) | 一种芯片验证关键信号覆盖率统计分析方法和存储介质 | |
CN111694724A (zh) | 分布式表格系统的测试方法、装置、电子设备及存储介质 | |
CN111324668B (zh) | 数据库数据同步处理方法、装置及存储介质 | |
CN111049877B (zh) | 一种大数据对外输出方法、装置及数据开放平台 | |
US20100211710A1 (en) | Data accessing system | |
CN106843925A (zh) | 一种运用于dsp的功能模块动态加载方法 | |
CN114721600B (zh) | NVMe设备中软硬件协同的命令解析系统及方法 | |
CN117170822B (zh) | 使用分布式网络中间件的系统模型和代码联合仿真系统 | |
US20230365176A1 (en) | Dynamic parameter calculation method based on ctc simulation training procedure and apparatus thereof | |
Clerigo et al. | One standard to rule them all: the tailoring of PUS-C for future ESA missions | |
CN105511897A (zh) | 用于初始化可编程器件的方法和装置 | |
CN114840350A (zh) | 一种基于任务处理统一管理引擎的系统交互方法及系统 | |
CN116882041A (zh) | 一种信号路由的建模方法及相关装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |