CN113296434A - 一种基于fpga开发平台的远程虚拟io系统 - Google Patents

一种基于fpga开发平台的远程虚拟io系统 Download PDF

Info

Publication number
CN113296434A
CN113296434A CN202110467301.5A CN202110467301A CN113296434A CN 113296434 A CN113296434 A CN 113296434A CN 202110467301 A CN202110467301 A CN 202110467301A CN 113296434 A CN113296434 A CN 113296434A
Authority
CN
China
Prior art keywords
module
circuit
output
remote
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110467301.5A
Other languages
English (en)
Inventor
黄继业
唐旭东
吴占雄
闻勇强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202110467301.5A priority Critical patent/CN113296434A/zh
Publication of CN113296434A publication Critical patent/CN113296434A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明公开了一种基于FPGA开发平台的远程虚拟IO系统，FPGA开发平台包括底板、FPGA核心板、HDMI模块、视频编码器和服务器。通过远程PC端设置电路模式从而控制底板输入与输出方式，底板的USB模块从服务器获取PC端所设置的电路模式信息，并由CPLD模块和STM32模块对电路功能进行实现，电路输入模式包括翻转电平输入、琴键式输入、脉冲式输入、消抖式输入，输出模式包括数码管带译码输出、数码管不带译码输出、数码管全直连显示输出，并由底板发送向服务器发送电路信息，最后在远程PC端同步显示当前的电路状态。FPGA核心板输出LCD CON数据格式，经过HDMI模块、视频编码器、服务器，最终将图像信息显示在远程PC端。

Description

一种基于FPGA开发平台的远程虚拟IO系统
技术领域
本发明属于FPGA开发技术领域，涉及一种基于FPGA开发平台的远程虚拟IO系统。
背景技术
对于电子科学与技术专业，EDA是一门基础且重要的专业学科，通过FPGA开发平台进行数字电路设计能进一步加深学生对EDA技术的理解。而传统FPGA开发平台存在着一些局限性：首先，传统FPGA开发平台的芯片无法更新换代，对不同公司的FPGA芯片没有较好的兼容性。其次，传统FPGA实验箱实验资源扩展性较差，数码管显示模式单一，按键过程中需要代码实现消抖过程。最后，传统FPGA平台在空间上存在局限性，无法远程进行实验。这些弊端无法让初学者轻松高效、方便地投身于FPGA学习。而实现实验箱实验资源的扩展，学习门槛的降低关键在于如何高效、简洁地对输入输出进行远程配置，目前还未有远程虚拟配置IO的FPGA开发平台。
发明内容
为解决上述问题，本发明的技术方案为：一种基于FPGA开发平台的远程虚拟IO系统，包括FPGA开发平台和远程PC端，其中，
所述FPGA开发平台与远程PC端通过网络进行数据传输，FPGA开发平台包括底板、FPGA核心板、HDMI模块、视频编码器和服务器；所述底板与和服务器分别连接，FPGA核心板的输出与HDMI模块连接，HDMI模块的输出与视频编码器连接，视频编码器的输出与服务器连接；服务器通过USB传输远程PC端的按键输入信息与底板反馈的电路模式信息，并发送给远程PC端显示电路的当前状态。
优选地，所述底板包括USB模块、STM32模块和CPLD模块，其中，所述USB模块接收远程PC端经服务器发来的电路配置信息，发送给STM32模块，由STM32模块向CPLD模块传输电路配置信息，CPLD模块对电路输入模式和电路输出模式进行配置。
优选地，所述电路输入模式包括翻转电平输入、琴键式输入、脉冲式输入和消抖式输入。
优选地，所述电路输出模式包括数码管带译码输出、数码管不带译码输出和数码管全直连显示输出。
优选地，所述FPGA核心板包括64位IO扩展口，其中，32位扩展口用于输出电路数据，16位扩展口接收底板数据，16位扩展口用于信息的双向传输。
优选地，所述HDMI模块包括输入模块和输出模块，输入模块接收的输入信号符合LCD CON格式，输出模块发出的输出信号为HDMI信号，包括若干种分辨率及若干种帧数。
优选地，所述视频编码模块接收HDMI模块发来的HDMI信号，并将编码后的信号通过USB方式传输到服务器。
与现有技术相比，本发明的有益效果如下：通过远程PC端输出虚拟按键信息，通过服务器传输数据信息至底板进行电路结构配置。相应地，实时电路信息通过底板向服务器端进行数据传输，并通过远程PC端显示。
此外，FPGA开发平台采用的IO口动态配置技术能够降低FPGA的学习门槛，适应更多的实验与开发项目和更多的PLD公司的器件，能适配更多的不同封装的FPGA和CPLD器件，还能不受空间局限进行远程FPGA开发学习。
附图说明
图1为本发明实施例的一种基于FPGA开发平台的远程虚拟IO系统的结构框图；
图2为本发明实施例的一种基于FPGA开发平台的远程虚拟IO系统的底板在模式0时结构框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
相反，本发明涵盖任何由权利要求定义的在本发明的精髓和范围上做的替代、修改、等效方法以及方案。进一步，为了使公众对本发明有更好的了解，在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。
参见图1，本发明实施例中提供一种基于FPGA开发平台的远程虚拟IO系统，包括FPGA开发平台和远程PC端20，其中，
FPGA开发平台与远程PC端20通过网络进行数据传输，FPGA开发平台包括底板11、FPGA核心板12、HDMI模块13、视频编码器14和服务器15；底板11与和服务器15分别连接，FPGA核心板12的输出与HDMI模块13连接，HDMI模块13的输出与视频编码器14连接，视频编码器14的输出与服务器15连接；服务器15通过USB传输远程PC端20的按键输入信息与底板11反馈的电路模式信息，并发送给远程PC端20显示电路的当前状态。
底板11包括USB模块111、STM32模块112和CPLD模块113，其中，USB模块111接收远程PC端20经服务器15发来的电路配置信息，发送给STM32模块112，由STM32模块112向CPLD模块113传输电路配置信息，CPLD模块113对电路输入模式和电路输出模式进行配置。电路输入模式包括翻转电平输入、琴键式输入、脉冲式输入和消抖式输入。电路输出模式包括数码管带译码输出、数码管不带译码输出和数码管全直连显示输出。
FPGA核心板12包括64位IO扩展口，其中，32位扩展口用于输出电路数据，16位扩展口接收底板11数据，16位扩展口用于信息的双向传输。
HDMI模块13包括输入模块和输出模块，输入模块接收的输入信号符合LCD CON格式，输出模块发出的输出信号为HDMI信号，包括若干种分辨率及若干种帧数。
视频编码模块接收HDMI模块13发来的HDMI信号，并将编码后的信号通过USB方式传输到服务器15。
参见图2，为本发明的FPGA开发平台的远程虚拟IO系统在使用时，通过远程PC端20的虚拟按动模式选择脉冲按键21，电路结构跟随模式切换进行改变，将电路模式设置为模式0，FPGA开发平台底板11的扩展口与目标芯片扩展口连接，包括64个可动态配置的IO口。目标芯片有32位输出PO[31:0]，16位输入PI[15:0]和16位的双向输入输出PIO[15:0]。PO[31:0]直接与第一组数码管18(数码管5-8)相连，直接与7段数码管相连的连接方式的设置是为了便于对7段显示译码器17的设计学习。PO[7]、PO[6]..PO[0]分别与数码管的7段输入g、f、e、d、c、b、a、point相接，可用于第一组数码管18共4个数码管作7段显示译码方面的实验；而PIO[15:0]经过译码后与第二组数码管19(数码管4至数码管1)相连，这4个数码管可作译码后显示，8个脉冲按键21输入可输入高低电平，其状态可通过8个LED16分别观察到。电路结构通过底板11将实时电路状态反馈至学生控制的远程PC端20，以便于学生对电路状态有清晰的了解。
如上述一样应当注意，在说明本发明的某些特征或者方案时所使用的特殊术语不应当用于表示在这里重新定义该术语以限制与该术语相关的本发明的某些特定特点、特征或者方案。总之，不应当将在随附的权利要求书中使用的术语解释为将本发明限定在说明书中公开的特定实施例，除非上述详细说明部分明确地限定了这些术语。因此，本发明的实际范围不仅包括所公开的实施例，还包括在权利要求书之下实施或者执行本发明的所有等效方案。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于FPGA开发平台的远程虚拟IO系统，其特征在于，包括FPGA开发平台和远程PC端，其中，
所述FPGA开发平台与远程PC端通过网络进行数据传输，FPGA开发平台包括底板、FPGA核心板、HDMI模块、视频编码器和服务器；所述底板与和服务器分别连接，FPGA核心板的输出与HDMI模块连接，HDMI模块的输出与视频编码器连接，视频编码器的输出与服务器连接；服务器通过USB传输远程PC端的按键输入信息与底板反馈的电路模式信息，并发送给远程PC端显示电路的当前状态。
2.根据权利要求1所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述底板包括USB模块、STM32模块和CPLD模块，其中，所述USB模块接收远程PC端经服务器发来的电路配置信息，发送给STM32模块，由STM32模块向CPLD模块传输电路配置信息，CPLD模块对电路输入模式和电路输出模式进行配置。
3.根据权利要求2所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述电路输入模式包括翻转电平输入、琴键式输入、脉冲式输入和消抖式输入。
4.根据权利要求2所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述电路输出模式包括数码管带译码输出、数码管不带译码输出和数码管全直连显示输出。
5.根据权利要求1所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述FPGA核心板包括64位IO扩展口，其中，32位扩展口用于输出电路数据，16位扩展口接收底板数据，16位扩展口用于信息的双向传输。
6.根据权利要求1所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述HDMI模块包括输入模块和输出模块，输入模块接收的输入信号符合LCD CON格式，输出模块发出的输出信号为HDMI信号，包括若干种分辨率及若干种帧数。
7.根据权利要求1所述的基于FPGA开发平台的远程虚拟IO系统，其特征在于，所述视频编码模块接收HDMI模块发来的HDMI信号，并将编码后的信号通过USB方式传输到服务器。
CN202110467301.5A 2021-04-28 2021-04-28 一种基于fpga开发平台的远程虚拟io系统 Pending CN113296434A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110467301.5A CN113296434A (zh) 2021-04-28 2021-04-28 一种基于fpga开发平台的远程虚拟io系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110467301.5A CN113296434A (zh) 2021-04-28 2021-04-28 一种基于fpga开发平台的远程虚拟io系统

Publications (1)

Publication Number Publication Date
CN113296434A true CN113296434A (zh) 2021-08-24

Family

ID=77320590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110467301.5A Pending CN113296434A (zh) 2021-04-28 2021-04-28 一种基于fpga开发平台的远程虚拟io系统

Country Status (1)

Country Link
CN (1) CN113296434A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592018A (zh) * 2011-12-31 2012-07-18 北京邮电大学 远程实验系统和远程实验方法
CN103699031A (zh) * 2013-12-06 2014-04-02 杭州电子科技大学 用于触摸显示工业控制器的io处理动态重构系统及方法
CN104049554A (zh) * 2013-03-11 2014-09-17 中国科学院软件研究所 一种基于fpga的多功能输入输出模块及输入输出方法
CN104299466A (zh) * 2014-09-25 2015-01-21 浪潮(北京)电子信息产业有限公司 一种基于云计算平台的远程硬件实验方法及系统
CN106101226A (zh) * 2016-06-13 2016-11-09 杭州电子科技大学 一种基于fpga与arm的远程实验系统及设计方法
US20200372273A1 (en) * 2019-05-22 2020-11-26 At&T Intellectual Property I, L.P. Field-Programmable Gate Array-Based Biometric Sampling System for Improving Biometric Data Reusability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592018A (zh) * 2011-12-31 2012-07-18 北京邮电大学 远程实验系统和远程实验方法
CN104049554A (zh) * 2013-03-11 2014-09-17 中国科学院软件研究所 一种基于fpga的多功能输入输出模块及输入输出方法
CN103699031A (zh) * 2013-12-06 2014-04-02 杭州电子科技大学 用于触摸显示工业控制器的io处理动态重构系统及方法
CN104299466A (zh) * 2014-09-25 2015-01-21 浪潮(北京)电子信息产业有限公司 一种基于云计算平台的远程硬件实验方法及系统
CN106101226A (zh) * 2016-06-13 2016-11-09 杭州电子科技大学 一种基于fpga与arm的远程实验系统及设计方法
US20200372273A1 (en) * 2019-05-22 2020-11-26 At&T Intellectual Property I, L.P. Field-Programmable Gate Array-Based Biometric Sampling System for Improving Biometric Data Reusability

Similar Documents

Publication Publication Date Title
CN102592018B (zh) 远程实验系统和远程实验方法
WO2017143663A1 (zh) 电子交互系统及其设置方法
CN102591291A (zh) 工业控制器与人机界面双向数据传输系统和方法
WO2014142342A1 (en) Distribution control system, distribution control method, and computer-readable storage medium
WO2018129924A1 (zh) 图像处理方法和电子设备
CN205356397U (zh) 8k即时视频播放器及其播放系统
CN205430440U (zh) 车载多路kvm矩阵切换器
CN113296434A (zh) 一种基于fpga开发平台的远程虚拟io系统
CN113015019B (zh) 数据处理方法、装置和系统
CN108063903B (zh) 一种回显预览拼接控制系统、方法及显示设备
CN202535382U (zh) 工业控制器与人机界面双向数据传输系统
CN101290563A (zh) 计算机管理系统与方法
CN207742561U (zh) 一种可重构数控装置的远程控制装置
US20140062999A1 (en) Display system and display control method thereof
CN104156188B (zh) 一种高帧频红外场景生成与输出系统及方法
CN208015867U (zh) 一种视频信号转接板
CN102339592A (zh) 一种基于lcd控制器的显存压缩方法
CN204990284U (zh) 切换装置
Govil et al. Design and Implementationof UART Using FPGA Board
US20030229486A1 (en) System level simulation method and device
CN201035823Y (zh) 数字电视课程实验系统
CN212519202U (zh) Hdmi多功能延长器
CN221008254U (zh) 一种用于并行背板总线通信方式的lvds信号转换装置
CN212413301U (zh) 分布式kvm坐席管理操作装置
CN201266990Y (zh) 一种基于现场可编程门阵列的mpeg-4视频编码装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210824