CN113228520A - 用于对由至少两个约束节点组成的代码进行解码的迭代解码器 - Google Patents
用于对由至少两个约束节点组成的代码进行解码的迭代解码器 Download PDFInfo
- Publication number
- CN113228520A CN113228520A CN201980086480.9A CN201980086480A CN113228520A CN 113228520 A CN113228520 A CN 113228520A CN 201980086480 A CN201980086480 A CN 201980086480A CN 113228520 A CN113228520 A CN 113228520A
- Authority
- CN
- China
- Prior art keywords
- decoder
- constraint
- message
- nodes
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
- H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
Abstract
一种迭代解码器,被配置成对具有码字长度N的代码进行解码,迭代解码器包括:·N个变量节点(VN)vn,n=1...N,被配置成接收LLR In,LLR In定义在qch个量化比特的字母AI上,qch≥2;·M个约束节点(CN)cm,m=1...M,2≤M<N;·vn和cm沿着Tanner图的边缘交换消息;·每个vn将消息mvn→cm发送到cm,连接约束节点的集合被标注为V(vn),V(vn)\{cm}是除去cm之外的V(vn),和·每个cm将消息mcm→vn发送到vn;·LLR In和消息mvn→cm和mcm→vn根据符号幅度码来编码;·对于每次迭代l,每个变量节点vn计算:·符号保持因子:(公式I)其中ξ是正整数或零;·(公式II)和(公式III)其中S是能够从floor(公式IV)到集合AS取值的值的集合的函数。
Description
技术领域
各种示例性实施例涉及对由至少两个约束节点组成的代码(例如Turbo码或LDPC(低密度奇偶校验)码)的迭代解码。
背景技术
在过去的二十年中,Turbo码和低密度奇偶校验(LDPC)码已作为许多通信标准的关键组件出现。这些码可提供接近于在解码器的误码平台之上的误码率的香农极限的性能。
特别地,LDPC码广泛用于诸如DVB-S2、DVB-S2x、IEEE 802.3等的通信标准中。可通过使用LDPC码的Tanner图表示的消息传递(MP)算法来有效地解码LDPC码。置信传播(BP)解码器在瀑布区域具有优异的解码性能,但代价是高计算复杂度。最小和(MS)解码器和偏移最小和(OMS)解码器是BP的简化版本,其复杂度低得多,但代价是在瀑布区域解码性能稍微下降。减小消息的比特大小表示是一种进一步减小解码器的复杂度的技术,但代价再次是性能损失。
在过去的十五年中,已在二进制输入-加性高斯白噪声(BI-AWGN)信道上广泛地研究量化问题。从这些工作中可以得出结论:6比特的量化给出几乎最佳的性能。还可以观察到,所有关于有限精度的论文在其消息表示中使用“无判定值”,即等于0(因此没有定义符号)的对数似然比(LLR)。对于最近的关于非满射-有限字母迭代解码器(NS-FAID)的工作,也是如此,该解码器给数个基于MS的解码器(如归一化MS(NMS)、OMS、部分OMS)提供统一的框架。
在Cuiz等人的“Improved low-complexity low-density parity-checkdecoding(改进的低复杂度低密度奇偶校验解码)”中,提出一种加权比特翻转(WBF)算法,称为改进的权重型WBF(IMWBF)算法。IMWBF使用符号位加上额外位来给予消息权重,因此,交换消息位于两个位上。然而,与所有的比特翻转算法一样,相同的消息由给定的变量节点广播到其相关的校验节点。
在Nguyen-Ly Thien Truong等人的“Non-Surjective finite alphabetiterative decoders(非满射-有限字母迭代解码器)”和Shiva Kumar Planjery等人的“Finite alphabet Iterative Decoders-Part I:Decoding Beyond Belief Propagationon the Binary Symmetric Channel(有限字母迭代解码器-第I部分:二进制对称信道上的超置信传播解码)”中,作者提出了一种算法,称为非满射-有限字母迭代解码器(NS-FAID)。该算法的特征是在所交换的所有消息中对0值进行编码。
发明内容
然而,从所有这些工作来看,看起来仍然需要一种具有良好性能和相对较低复杂度的解码器,即,一种以较少的量化比特良好工作的解码器。
在第一示例性实施例中,一种迭代解码器被配置成对由至少两个约束节点组成并具有码字长度N的代码进行解码,所述解码器包括:
·N个变量节点(VN)vn,n=1…N,每个变量节点vn被配置成接收待解码的码字的信道解码位n的对数似然比LLR In,所述LLR In定义在q个量化比特的字母AS上,q是等于或大于2的整数;
·M个约束节点(CN)cm,m=1...M,2≤M<N;
·变量节点和约束节点为Tanner图的节点;变量节点和约束节点被配置成沿着Tanner图的边缘交换消息;
·每个变量节点vn被配置成估计待解码的码字的第n位的值yn,并将属于消息属于AS的消息发送到连接约束节点cm,连接约束节点的集合标记为V(vn),变量节点vn的度dv定义为集合V(vn)的尺寸,V(vn)\{cm}是除去约束节点cm之外的集合V(vn),然后
·重复消息发射,直到成功地实现码字的解码或达到预定迭代次数;和
·LLR In和消息和根据关于零对称的字母AS和AC中的符号幅度码来编码,AS={-Nq,…,-1,-0,+0,+1,…,+Nq},AC={-Nq’,…,-1,-0,+0,+1,…,+Nq’},其中符号指示所估计的比特值,幅度表示所估计的比特值的可靠性;和
·对于每次迭代l,每个变量节点vn被配置成计算:
·符号保持因子,在迭代l时从连接约束节点接收的、除去来自cm的消息之外的所有消息的符号之和以及LLR In的可称符号之和:
·用于迭代l+1的连接约束节点cm的消息分两步计算:
有利地,解码器使用总是保持消息的符号的实现方式。因此,可以实现与使用具有更多比特的表示的经典解码器相同的收敛阈值。
该实施例可包括单独的或组合的其它特征,例如:
·如果dv=2,则ξ等于0,如果dv>2且dv是奇数,则ξ等于1,以及如果dv>2且dv是偶数,则ξ等于2;
·由约束节点施加的约束是奇偶校验、卷积码或任何分组码;
·码字由LDPC编码,约束节点是校验节点;
·函数S定义为S(x)=min(max(x-λ(x),0),+Nq),其中λ(x)是取决于x的值的整数偏移值;
·λ(x)是随机变量,能够在根据预定规则的预定值集合中取值;
·字母AS和AC相同;和/或
·装置包括:
·至少一个处理器;和
·包括计算机程序代码的至少一个存储器,至少一个存储器和计算机程序代码被配置成利用至少一个处理器引起解码器的性能。
在第二示例性实施例中,一种迭代解码方法,用于通过如上所述的迭代解码器对由至少两个约束节点组成并具有码字长度N的代码进行解码,方法包括:
·通过变量节点vn接收和存储LLR In,n=1…N;
·通过约束节点cm对约束进行验证;
在第三示例性实施例中,一种数字数据存储介质,对指令的机器可执行程序进行编码以执行上文公开的方法。
附图简述
现在,仅通过示例的方式并参考附图来描述一些实施例,在附图中:
-图1示意性地示出了迭代解码器;
-图2示出了迭代解码方法的流程图;
-图3示意性地示出了用于噪声模型Υ的映射;
-图4示出了用于(3,6)-规则LDPC码的MS和SP-MS解码器的FER性能;
-图5示出了用于(4,8)-规则LDPC码的MS和SP-MS解码器的FER性能;
-图6示出了用于(5,10)-规则LDPC码的MS和SP-MS解码器的FER性能;
-图7示出了用于IEEE 802.3以太网码的MS和SP-MS解码器的FER性能;
-图8示出了用于WIMAX速率1/2LDPC码的MS和SP-MS解码器的FER性能;
-图9示出了用于WIMAX速率3/4LDPC码的MS和SP-MS解码器的FER性能;
-图10示出了在Eb/N0=3.75dB时(5,10)-规则LDPC码的FER收敛比较;
-图11示出了在Eb/N0=4.75dB时IEEE 802.3以太网码的FER收敛比较;
-图12示出了在Eb/N0=1.75dB时WIMAX速率1/2LDPC码的FER收敛比较;和
-图13示出了用于具有各种字母长度的IEEE 802.3以太网码的MS和SP-MS解码器的FER性能。
-图14示出了与其它解码器相比的SP-MS解码器的性能。
具体实施方式
作为前言,以下描述的实施例集中于LDPC码。然而,本领域技术人员可以毫无特殊困难地将教导转换到具有至少两个约束节点的代码,特别是Turbo码。在后一种情况下,约束节点使用卷积作为预定规则。
参考图1,迭代解码器1被配置成对具有码字长度N的LDPC码进行解码。这意味着消息在N比特上进行编码。
在所示的例子中,N=6。然而,在实践中,码字长度N大得多,通常可以是大约64000。
解码器1包括N个变量节点(VN)vn,n=1…N。这意味着变量节点vn接收所接收的消息的位n的信号量化结果In。信号量化将不再进一步描述,因为这是本领域技术人员公知的步骤。
结果In是估计值0或1以及该估计值是表示为对数似然比LLR的正确值的似然率的组合。In定义在qch个量化比特的字母AL上,qch是等于或大于3的整数。
In在特定字母AL或称为符号幅度的表示上进行编码。字母关于零对称。AL={-Nqch,…,-1,-0,+0,+1,…,+Nqch},其中符号指示所估计的比特值,幅度表示所估计的比特值的似然率。
下表给出了使用2-补码表示的经典解码器的3位表示和使用符号幅度表示的所描述解码器1的3位表示。
变量节点VN针对它们的所有计算使用字母AS,AS与字母AL类似地构造,但是具有q个量化比特,q≤qch。
解码器1还包括M个约束节点CN cm,m=1...M,2≤M<N。
变量节点VN和约束节点CN是Tanner图的节点。Tanner图的边缘定义变量节点和约束节点之间的关系,变量节点和约束节点沿着该边缘交换消息。
在Tanner图中连接到变量节点vn的约束节点的集合称为V(vn)。变量节点vn的度dv定义为集合V(vn)的尺寸,即连接到变量节点的约束节点的数量。V(vn)\{cm}是除去约束节点cm之外的集合V(vn)。
在第一迭代中,每个变量节点vn向其连接约束节点发送值In。
如果dv=2,则ξ等于0,如果dv>2且dv是奇数,则ξ等于1,以及如果dv>2且dv是偶数,则ξ等于2。
每个约束节点cm测试所接收的具有预定约束的消息内容。约束可以是奇偶校验、卷积码或任何分组码。通常对于LDPC码,约束是奇偶校验,因此约束节点称为校验节点。
字母AC可使用符号幅度表示,具有的一组值在项数或基数上与AS相似或不同,即例如,AC可以等于{-3,-2,-1,-0,+0,+1,+2,+3},而AS可以等于{-1,-0,+0,+1}。“相似”应该理解为相等或近似相等。
在特定实施例中,函数S可定义为S(x)=min(max(x-λ(x),0),+Nq),其中λ(x)是取决于x的值的整数偏移值。更具体地,λ(x)是随机变量,可以在根据预定规则的预定值集合中取值。仔细选择偏移值,将通过降低传播期间高似然率的影响来允许迭代过程的平滑收敛。
重复消息发射,直到成功地实现码字的解码或达到预定迭代次数。
因此,用于解码的方法如下,图2:
·通过变量节点vn接收和存储LLR In,n=1…N,步骤21;
·通过约束节点cm对约束进行验证,步骤25;
·通过变量节点计算等式(1),(2)和(3),步骤29;
·使步骤23至29迭代,直到对码字进行解码或者迭代次数达到预定计数。
在下面的章节中,将揭示经典量化解码器与所公开的解码器的比较,所公开的解码器将称为符号保持最小和(SP-MS)解码器,以及示出所公开的解码器的改进的一些理论分析和建模。最后,将公开一些实验结果。
经典量化解码器和LDPC码的基本概念
LDPC码是由M行N列的稀疏奇偶校验矩阵H=[hmn]定义的线性分组码,其中M<N。LDPC码的通常图形表示由Tanner图构成,Tanner图是由两类节点即变量节点(VN)vn,n=1…N和校验节点(CN)cm,m=1...M组成的二分图G。Tanner图中的VN对应于H的列,CN对应于H的行,其中如果且只有hmn≠0,才存在将CNcm连接到VNvn的边缘。
假设v是任何VN,c是任何CN。还使得V(v)表示VN v的邻居的集合,V(c)表示CN c的邻居的集合。节点的度是其邻居的数量G。如果所有VN v具有相同的度dv,则认为代码具有规则的列权重dv=|V(v)|。类似地,如果所有CN c具有相同的度dc,则认为代码具有规则的行权重dc=|V(c)|。在不规则LDPC码的情况下,节点可具有不同的连接度,从而定义不规则分布,其通常由两个多项式和来表征。参数λi(ρj)表示连接到度iVN(度jCN)的边缘的分数。对于规则码,多项式简化为单项式,和
使得x=(x1,...,xN)∈{0,1}N表示满足HxT=0的码字。在下面的示例中,通过二进制相移键控(BPSK)调制映射x并通过具有噪声方差σ2的BI-AWGN信道发送x。信道输出y=(y1,...,yN)由yn=(1-2xn)+zn建模,n=1,...,N,其中zn是一系列独立的且相同分布的、具有零均值和方差σ2的(i.i.d.)高斯随机变量。解码器产生矢量该矢量是x的估计。为了检查是否是有效的码字,验证综合矢量是否全是零,即
对于经典量化解码器,有限消息字母定义为且由Ns=2Nq+1个状态组成,Nq=2(q-1)-1,其中q是量化比特的数量。使得AL表示解码器输入字母,表示迭代数量。还使得表示在第次迭代时从VN v发送到CN c的消息,表示在第次迭代时从CN c发送到VN v的消息。
LLR可以在信道输出处计算,其等于:
其中描述地板函数,是将b的值限制在间隔[-Nq,Nq]中的饱和函数,即参数α称为信道增益因子,并用于放大或减小在解码器输入处的量化值的标准偏差。α的值可被看作量化解码器定义中的额外自由度,其可以在BI-AWGN信道上针对量化解码器进行分析和优化。应注意,如果α太大,则大多数量化值将饱和到Nq。利用这些符号,定义固有LLR的量化版本,其利用矢量来初始化经典解码器,其中:
MP解码器使用Tanner图沿着边缘在VN和CN之间交换消息。在每次迭代期间,VN更新(VNU)和CN更新(CNU)计算来自所有进入消息的输出消息。
简单地回顾基于最小和的解码器的VNU和CNU等式,然后引入符号保持最小和(SP-MS)解码器。为此,定义用于量化的基于最小和的解码器的离散更新函数。使得表示在度dv的VN v处用于更新的离散函数。使得表示在度dc的CN c处用于更新的离散函数。
因此,CNU处的更新规则由下式给出:
VNU处的更新规则表示为:
符号保持最小和(SP-MS)解码器
在基于MS的经典解码器中,v至c消息的值可以是零,参见(5)。在这种情况下,已擦除消息即不携带任何信息且不参与解码器的收敛。在本文中提出一种新型解码器,该解码器使用符号保持因子改进VNU,其不会传播已擦除消息。
用于SP-MS解码器的量化
使用符号幅度表示,可获得关于零对称且由Ns=2q个状态组成的消息字母。因此,SP-MS解码器的消息字母由表示,其定义为消息的符号指示与VN相关联的所估计的比特值,m传递到所估计的比特值或从所估计的比特值开始传递,而m的幅度|m|表示其可靠性。在本文中假设表1示出了在q=3时和的二进制表示的示例,可以看到-0由1002表示,+0由0002表示等。
表1:量化值的二进制表示。
(12)中定义的量化过程被替换为:
符号保持最小和解码器
可以从(14)注意到,通过构造,CNU确定每个输出消息的符号,因此CNU生成总是属于的输出消息,因此CNU保持相同。在VNU的情况下,应修改(15)以确保输出消息总是属于为了始终保持消息的符号,使得表示消息的符号保持因子,其定义为:
其中ξ的值取决于VN vn的列权重dv的值,因此具有:
应注意,ξ的其它值给出更差的解码性能。
符号保持偏移最小和(SP-OMS)VNU的更新规则从(5)改变成:
在符号保持解码器的VN vn处的APP更新由下式给出:
符号保持噪声辅助最小和解码器
为了定义SP-MS解码器的噪声版本,称为符号保持噪声辅助最小和(SP-NA-MS)解码器,首先介绍噪声模型的约束,然后提出一种用于干扰无噪声解码器的噪声模型。
1.SP-NA-MS解码器的概率误差模型
SP-NA-MS解码器的DE分析只能使用无记忆噪声模型来执行,无记忆噪声模型必须满足以下对称条件:
该噪声模型在SP-NA-MS解码器的VNU处注入一些随机性。因此,噪声VNU是对称的,允许使用DE所需的全零码字假设。由于在VNUS中添加噪声与消息的符号无关,因此将在后面假设消息mu和通常为正,而不会失去一般性。
Υ背后的推理是实现概率偏移,其目的是总是保持消息的符号。通过实现设置的SP-MS解码器和设置λv=1的SP-OMS。通过和研究噪声对消息字母的极值的影响。由于Υ,可以实现SP-NA-MS解码器,其行为是SP-MS解码器和SP-OMS解码器的概率加权组合。作为示例,在图3中描绘Υ(q=3,Nq=3)。
2.符号保持噪声辅助最小和解码器
可以注意到,Υ是执行饱和函数的对称函数。
符号保持解码器的密度演化
DE的目标是递归地计算沿着迭代在Tanner图中交换的消息的概率质量函数(PMF)。DE允许预测用给定MP解码器解码的、由LDPC码的度分布参数化的LDPC码的集合是否在无限块长度的极限内收敛到零错误概率。
为了获取符号保持解码器的DE等式,使得 表示在第次迭代时无噪声c至v消息的PMF。类似地,使得 表示在第次迭代时无噪声v至c消息的PMF。此外,使得Ω(0)(k),k∈AL在时发送的消息的初始PMF。为了推导噪声DE等式,使得表示在第次迭代时噪声v至c消息的PMF。考虑在BI-AWGN信道上发送全零码字。
初始化
通过BI-AWGN信道的PMF用噪声方差σ2初始化DE,如下:
其中σn=(2/σ)×α和μn=(2/σ2)×α。
CNU的DE更新
考虑到不规则LDPC码的CN的连接度不同,具有:
VNU的DE更新
其次,在不饱和v至c消息的PMF中加入噪声效应,得到被破坏的PMF:
其中pΥ是VN噪声的转移概率,pΥ还执行饱和效应。
在本文献中,只使用上面定义的噪声模型Υ的转移概率。当然可使用其它噪声模型。
然后,使用以下关系来考虑VPN的不同连接度的影响
对于SP-NA-MS解码器,通过(29),(30)和(31)实现VNU的DE更新,其中在VNU处添加噪声注入的影响。可以推断如果i=k,则SP-MS解码器的VNU的DE更新设置pΥ(i,k)=1,否则pΥ(i,k)=0,即
渐近误码概率
随着迭代演化,表征符号保持解码器在码字长度的渐近极限内是收敛还是发散。当迭代次数无穷大时,获得渐近误差概率pe (+∞)。对于作为无噪声解码器的SP-MS解码器,解码器收敛到零错误概率,并宣布成功解码,即pe (+∞)=0。
在SP-NA-MS解码器的情况下,与无噪声情况相反,当噪声DE收敛并校正信道噪声时,pe (+∞)不一定等于零。其主要取决于所选择的误差模型和所应用的计算单元。对于噪声解码器,表示为pe (lb)的渐近误码概率的下限具有可以计算的数学表达式,但是对于其它噪声模型,难以找到表达式。因此,误码概率的下限降低,使得
密度演化阈值
DE阈值δ表示为BSC的交叉概率(δ=ε*)或BI-AWGN信道的标准偏差(δ=σ*),其目的是分离信道噪声参数的两个区域。由小于δ的值组成的第一区域对应于DE在小于DE递归的Lmax次迭代中收敛到零错误概率固定点的区域。由大于δ的值组成的第二区域对应于DE不收敛的时候。在后一种情况下,DE收敛到不表示零错误概率的固定点。然后,可以认为DE阈值是这两个区域之间的不连续点。
计算执行二分搜索的DE阈值,当二分搜索间隔尺寸小于一定精度prec时停止计算。执行DE估计过程,选择目标残差错误概率η>pe (lb),当pe (+∞)小于或等于η时宣布噪声DE递归收敛。
噪声DE阈值是如下项的函数:由其度分布(λ(x),ρ(x))来参数化的代码家族,精确位的数量q,信道增益因子α的值,以及噪声模型的转换概率的值。算法1描述了在固定精度q,固定度分布(λ(x),ρ(x)),固定信道增益因子α和固定噪声模型参数时,对SP-NA-MS解码器计算噪声DE阈值的过程。
噪声模型Υ的转移概率和信道增益因子α的优化使用计算局部最大DE阈值的贪婪算法进行。对于无噪声解码器,优化(33)缩减到最优信道增益因子α*,计算该最优信道增益因子来执行网格搜索。
符号保持最小和译码器的渐近分析
规则LDPC码的SP-MS解码器的渐近分析
在本节中,考虑(dv,dc)-规则LDPC码和q∈{3,4}的量化解码器的集合,对于dv∈{3,4,5},码速率R∈{1/2,3/4},而对于IEEE 802.3以太网码,码速率R=0.8413。
表2给出了无噪声经典MS和OMS解码器的DE阈值。可以看到,对于所考虑的情况,OMS几乎总是优于MS,除了低精度q=3的规则dv=3LDPC码之外。
表2-经典MS和OMS解码器的DE阈值
在表3中,用(33)表示获得的噪声和无噪声DE阈值,还表示通过比较表2中以粗体表示的最佳阈值和SP-NA-MS解码器的噪声阈值(SP-MS解码器的无噪声阈值)获得的DE增益。此外,列出NAN-MS解码器的最佳噪声DE阈值。
表3-SP-NA-MS解码器的噪声DE阈值和SP-MS解码器的DE阈值
从这一分析可以得出多个结论。首先,SP-NA-MS解码器的DE阈值几乎总是好于经典无噪声解码器的DE阈值。对于q=3,SP-NA-MS解码器的DE增益非常重要,对于(dv=4,dc=8),获得的最大增益大约是0.3399dB。而对于最大精度q=4,DE增益较小。对于dv=6,dc=32)和(q=4),可以观察到大约0.0102dB的损失。从这一分析可以得出结论:由于解码器以低精度实现,因此保持消息的符号和噪声注入越来越有利。其次,当比较SP-NA-MS解码器和NAN-MS解码器的噪声阈值时,可以观察到对于几乎所有测试的(dv,dc)-规则LDPC码,SP-NA-MS解码器实现更好的DE阈值,且对于规则(dv=6,dc=32)LDPC码和q=4,出现唯一的例外。当比较SP-NA-MS阈值和NAN-MS阈值时,对于规则(dv=6,dc=32)LDPC码和q=3,获得的最大增益大约是0.1803dB。第三个评论来自对通过DE分析获得的最优的解释。对于规则dv=3LDPC码,使得这有意义,因为dv=3足够小以将转换成这给提供零可靠性,且在每次新的解码迭代时不会帮助非固有消息变得越来越可靠。对于规则LDPC码,我们几乎总是具有,因此,可以得出结论:对于规则dv>3LDPC码,总是使得因此可以得出结论:对于规则dv>3LDPC码,从转换成不影响解码过程。应注意,在[?]中,由于擦除比特值,因此不应允许从转换成最后,可以将所有SP-NA-MS解码器实现为确定性解码器,因为转换概率的值接近或等于0或1。对于规则dv=3LDPC码,最佳噪声参数接近于而在规则dv>3LDPC码的情况下,接近于对应于确定性SP-OMS解码器的
不规则LDPC码的SP-MS解码器的渐近分析
在前面的章节中,已经看到SP-NA-MS解码器的最佳噪声参数和相应的增益取决于VN度。因此,对于VN分布不规则的LDPC码,通过考虑在不同连接度下具有不同转移概率值的噪声注入模型Υ,提出了一种扩展方法。
分布是(λ(x),ρ(x))的不规则LDPC码的转移概率的优化,仍然通过噪声DE阈值的最大化来执行:
为了分析,考虑遵循WIMAX标准中描述的速率R∈{1/2,3/4}、长度N=2304的码分布的不规则LDPC码的集合。速率1/2码的度分布是而速率3/4B码的度分布是对于这些分布,在表4中表示无噪声MS解码器和无噪声OMS解码器的DE阈值。
表4:在WIMAX度分布具有偏移值λv=1的无噪声MS解码器和无噪声OMS解码器的DE阈值
噪声DE阈值在表5中概述,其中表示在不同度的噪声参数和α的最佳值。这些结果证实规则LDPC码分析的结论:(i)SP-NA-MS解码器的DE阈值优于NAN-MS解码器的DE阈值,(ii)对于dv=3VN和q=3,的最优值是0或接近于0,以及(iii)一些优化模型不是概率性的,因为转移概率的优化值非常接近于0或1。
表5:在WIMAX度分布的SP-NA-MS和SP-MS解码器的DE阈值
可以从这些表得出另一个结论。可以从DE分析得出结论:对于低精度q=3的情况,噪声不应注入到度dv=2VN,因为总是得到而对于最大精度q=4,在某些情况下,噪声应注入到dv=2VN。这些观测结果与的最优值总是1的事实相结合,则得出结论:在用于不规则LDPC码的SP-NA-MS解码器中注入噪声,对于度dv=3VN尤其重要(在度dv=2VN上注入噪声,将取决于度分布和所使用的精度)。
最后,用于不规则码的SP-NA-MS解码器的增益大于用于规则码的解码器增益。对于较低精度q=3,速率1/2码的增益是0.4313dB,而对于最大精度q=4,码的增益是0.4394dB。在速率3/4B码的情况下,两个所考虑的精度q=3和q=4的增益小于速率1/2码的增益,对于q=3,增益是0.3803dB,而对于q=4,增益是0.0306dB。
有限长度性能
在本节中,给出经典无噪声MS、经典无噪声OMS和SP-MS解码器的误帧率(FER)性能。分析量化解码器在BI-AWGN信道上的性能。
所考虑的解码器是具有在表2和表3中以粗体表示的最佳DE阈值的解码器。用于量化q=5的经典无噪声OMS解码器性能也作为基准示出。
已针对dv=3,dv=4和dv=5LDPC解码器设置最大100次迭代。图4示出了对于所考虑的两个精度q=3和q=4以及对于规则(dv=3,dc=6)QC-LDPC码,经典MS、经典OMS和SP-MS解码器之间的FER性能比较。图5和图6分别绘制了规则(dv=4,dc=8)QC-LDPC码和规则(dv=5,dc=10)QC-LDPC码的相同曲线。
第一个结论是有限长度FER性能与通过DE分析预测的增益一致。在瀑布中(即在FER=10-2时)观察到SP-MS解码器的SNR增益,其对应于阈值差(表3和表5):在(q=3,dv=3,R=1/2)时是大约0.27dB;在(q=4,dv=3,R=1/2)时是大约0.06dB;在(q=3,dv=4,R=1/2)时是大约0.32dB;在(q=4,dv=4,R=1/2)时具有相同性能;在(q=3,dv=5,R=1/2)时是大约0.20dB;在(q=4,dv=5,R=1/2)时具有相同性能。对速率R=3/4即(dv=3,dc=12),(dv=4,dc=16)和(dv=5,dc=20)的LDPC码进行相同分析,得到相同结论。
图7提供最大迭代30次的IEEE 802.3以太网码的仿真结果。同样,瀑布中的SNR增益对应于通过DE分析预测的SNR增益,在q=3时增益是0.19dB,以及在q=4时具有相同性能。
类似地,图8和图9分别给出了最大迭代100次的WIMAX速率1/2LDPC码和WIMAX速率3/4B LDPC码的仿真结果。再次观察到瀑布区域中的SNR增益与通过DE分析预测的增益一致,其中在(q=3,R=1/2)时增益是0.40dB,在(q=4,R=1/2)时增益是0.40dB,在(q=3,R=3/4)时增益是0.37dB,在(q=3,R=3/4)时增益是0.03dB。
此外,对于WIMAX速率1/2LDPC码,3位SP-MS解码器具有与4位MS解码器相同的FER性能。在瀑布区域中,4位SP-MS解码器具有与5位OMS解码器相同的FER性能,而在误码平台区域中,5位OMS解码器具有比4位SP-MS解码器更好的FER性能。在WIMAX速率3/4B LDPC码的情况下,在误码平台区域中,SP-MS解码器具有比MS和OMS解码器更好的FER性能。
作为评论,还可以看到,保持消息的符号似乎在解码器的误码平台中没有影响,因为所有的曲线在低FER区域中具有类似的斜率。这意味着保持消息的符号不会校正由于陷阱集而导致的主要误差事件。
上面详细介绍的研究是一种特定的情况,其中qch=q,AL=As=AC。
研究的另一个具体情况发生在qch=q+1,AL≠AS=AC时。针对这些条件,给出IEEE802.3以太网码研究中得到的一些结果。
首先,给出在不同精度qch和q时获得的DE阈值δ。下表示出了优化的SP-MS解码器的DE阈值。
可以从该表中得出结论:在精确qch=3和q=2(以及qch=4和q=3)时实现的SP-MS解码器具有与在精确qch=q=3(以及qch=q=4)时实现的SP-MS解码器相同的性能。在实现部分中,这具有很大的影响,因为从消息的精度q=qch变成精度q=qch-1,这在ASIC实现中减少VN和CN之间的线的数量。
图13提供最大迭代30次的IEEE 802.3以太网码的仿真结果。从有限长度FER性能出发,可以得出结论:SP-MS的性能与通过DE分析预测的性能一致。
通常,字母AL、AS和AC的选择(即LLR、v至c消息和c至v消息的精度)将取决于SP-MS解码器工作所用到的代码。图14示出了SP-MS解码器与其它解码器相比较的性能。考虑到对于规则(dv=4,dc=8)QC-LDPC码,qch=q+1和AL≠AS=AC的情况,可以注意到在图14中,SP-MS解码器表现出具有早期误码平台的较差性能。应注意,对于q=2,使得AS=AC={-1,-0,+0,+1}和AL={-3,-2,-1,-0,+0,+1,+2,+3}。
在图14中,还可以看到,考虑qch=q和AL=AS=AC的SP-MS解码器具有最佳性能。对于q=3,使得AL=AS=AC={-3,-2,-1,-0,+0,+1,+2,+3}。
当考虑AL=AS≠AC时,发生研究的另一特定情况,这意味着v至c消息mvn→cm (l)和c至v消息m(cm→vn)(l)的精度不同。考虑对于LLR和v至c消息,qch=3比特的精度的情况,因此AL=AS={-3,-2,-1,-0,+0,+1,+2,+3}。还考虑对于c至v消息,q=2比特的精度的情况,因此AC={-1,-0,+0,+1}。
CN具有3位输入,必须生成2位输出。使用CN处的更新规则,参见等式(14),c至vmcm→vn (l)消息属于字母AS,即qch=3比特的精度。为了对c至v消息使用q=2比特的精度,考虑下面的映射。
然后,c至v消息属于字母AC。
在VN中,具有幅度abs(mcm→vn (l))=1的c至v消息解释成幅度为2的消息。利用这种解释,VN执行更新规则。
在图14中提供使用最大100次迭代的仿真结果。从结果可以看到,使得AL=AS≠AC的SP-MS解码器具有比MS和OMS解码器更好的性能。比较SP-MS解码器,清楚地观察到对消息和LLR使用相同精度,获得最佳SP-MS解码器。还可以看到,通过对v至c消息使用3比特和对c至v消息使用2比特,消除误差平台的早期出现。在实现部分中,这具有很大的影响,因为减少ASIC实现中的线的数量。
可以看到,例如对于IEEE 802.3以太网码,AL≠AS=AC可以是良好选择,对于WIMAX速率1/2LDPC码,AL=AS=AC可以是良好选择,而对于规则(dv=4,dc=8)QC-LDPC码,AL=AS≠AC可以是良好选择。
本领域技术人员可容易地认识到,各种上述方法的步骤可以由编程的计算机执行。这里,一些实施例还旨在涵盖程序存储设备,例如数字数据存储介质,程序存储设备是机器可读或计算机可读的,并对指令的机器可执行或计算机可执行的程序进行编码,其中所述指令执行上述方法的一些或全部步骤。程序存储设备可以是例如数字存储器,诸如磁盘和磁带的磁存储介质,硬盘驱动器或光可读数字数据存储介质。实施例还旨在涵盖被编程为执行上述方法的所述步骤的计算机。
图中所示的各种元件的功能,包括标记为“处理器”的任何功能块,可以通过使用专用硬件以及能够与适当软件相关联来执行软件的硬件来提供。当由处理器提供时,功能可以由单个专用处理器,单个共享处理器,或多个单独的处理器来提供,可以共享其中的一些处理器。此外,术语“处理器”或“控制器”的明确使用不应被解释为专指能够执行软件的硬件,且可以隐含地包括但不限于数字信号处理器(DSP)硬件,网络处理器,专用集成电路(ASIC),现场可编程门阵列(FPGA),用于存储软件的只读存储器(ROM),随机存取存储器(RAM)和非易失性存储器。还可包括其它常规和/或定制的硬件。类似地,图中所示的任何路由器仅是概念表示。它们的功能可以通过程序逻辑的操作,通过专用逻辑,通过程序控制和专用逻辑的交互来实现,或者甚至手动地实现,具体的技术可以由实施者选择,如从上下文中更具体地理解的。
如本申请中所使用的,术语“电路”可以指一个或多个或全部以下内容:
·只有硬件的电路实现(例如仅用模拟和/或数字电路实现),和
·硬件电路和软件的组合,例如(在适用时):
·模拟和/或数字硬件电路与软件/固件的组合,和
·具有软件的硬件处理器(包括数字信号处理器)、软件和存储器的任何部分,一起工作以使得诸如移动电话或服务器的设备执行各种功能,和
·硬件电路和/或处理器,例如微处理器或微处理器的一部分,需要软件(例如,固件)来操作,但是当不需要操作时,软件可能不存在。
电路的这种定义适用于本申请(包括任何权利要求)中该术语的所有使用。作为另一示例,如本申请中所使用的,术语“电路”还涵盖只有硬件电路或处理器(或多个处理器)或者硬件电路或处理器的一部分及其附带的软件和/或固件的实现。术语“电路”还涵盖(例如如果可应用于特定的权利要求元素)用于移动设备的基带集成电路或处理器集成电路,或者服务器、蜂窝网络设备或其它计算或网络设备中的类似集成电路。
本领域技术人员应理解,这里的任何框图表示体现本发明的原理的说明性电路的概念图。类似地,将理解,任何流程图,流程图示,状态转换图,伪代码等表示可以在计算机可读介质中基本表示并由计算机或处理器如此执行的各种过程,无论这种计算机或处理器是否明确地示出。
说明书和附图仅说明本发明的原理。因此,将理解,本领域技术人员将能够设计出各种配置,这些配置虽然本文没有明确地描述或示出,但是体现本发明的原理,并包括在本发明的精神和范围内。此外,本文所述的所有示例主要明确地旨在仅用于教学目的,以帮助读者理解本发明的原理和发明人贡献的概念以促进本领域的发展,且应解释为不限于这些具体描述的示例和条件。此外,本文中说明本发明的原理、方面和实施例的所有陈述及其具体示例旨在涵盖其等同物。
算法1-噪声DE阈值的计算
1)[初始化]
a)[执行噪声DE]
i)[初始化噪声DE]
ii)[迭代循环]
A)[计算PMF]
递归地应用五个等式(27),(28),(29),(30)和(31)序列进行Lmax次迭代。
B)[打断迭代]
b)[噪声DE成功]
c)[噪声DE失败]
d)[公差]
3)[阈值]
Claims (10)
1.迭代解码器,被配置成对由至少两个约束节点组成并具有码字长度N的代码进行解码,所述解码器包括:
·N个变量节点(VN)vn,n=1…N,每个变量节点vn被配置成接收待解码的码字的信道解码位n的对数似然比LLR In,所述LLR In定义在qch个量化比特的字母AL上,qch是等于或大于2的整数;
·M个约束节点(CN)cm,m=1...M,2≤M<N;
·所述变量节点和所述约束节点为Tanner图的节点;变量节点和约束节点被配置成沿着所述Tanner图的边缘交换消息;
·每个变量节点vn被配置成估计待解码的码字的第n位的值yn,并将消息属于q个量化比特的字母AS的消息发送到连接约束节点cm,q≤qch,连接约束节点的集合标记为V(vn),所述变量节点vn的度dv定义为所述集合V(vn)的尺寸,V(vn)\{cm}是除去所述约束节点cm之外的集合V(vn),然后
·重复消息发射,直到成功地实现所述码字的解码或达到预定迭代次数;和
·所述LLR In和消息和根据关于零对称的字母AL、AS和AC中的符号幅度码来编码,AL={-Nqch,…,-1,-0,+0,+1,…,+Nqch},AS={-Nq,…,-1,-0,+0,+1,…,+Nq},AC={-Nq’,…,-1,-0,+0,+1,…,+Nq’},其中符号指示所估计的比特值,幅度表示所估计的比特值的可靠性;和
·对于每次迭代l,每个变量节点vn被配置成计算:
·符号保持因子,在迭代l时从所述连接约束节点接收的、除去来自cm的消息之外的所有消息的符号之和以及LLR In的可称符号之和:
·用于迭代l+1的连接约束节点cm的消息分两步计算:
2.根据权利要求1所述的迭代解码器,其中,如果dv=2,则ξ等于0,如果dv>2且dv是奇数,则ξ等于1,以及如果dv>2且dv是偶数,则ξ等于2。
3.根据权利要求1或2所述的迭代解码器,其中,由所述约束节点施加的约束是奇偶校验、卷积码或任何分组码。
4.根据权利要求3所述的迭代解码器,其中,所述码字由LDPC编码,所述约束节点是校验节点。
5.根据任一前述权利要求所述的迭代解码器,其中,所述函数S定义为S(x)=min(max(x-λ(x),0),+Nq),其中λ(x)是取决于x的值的整数偏移值。
6.根据权利要求5所述的迭代解码器,其中,λ(x)是随机变量,能够在根据预定规则的预定值集合中取值。
7.根据任一前述权利要求所述的迭代解码器,其中,字母AS和AC相同。
8.根据任一前述权利要求所述的迭代解码器,其中,所述装置包括:
·至少一个处理器;和
·包括计算机程序代码的至少一个存储器,所述至少一个存储器和计算机程序代码被配置成利用所述至少一个处理器引起所述解码器的性能。
9.一种迭代解码方法,用于通过根据权利要求1至8中任一项所述的迭代解码器对由至少两个约束节点组成并具有码字长度N的代码进行解码,所述方法包括:
·通过所述变量节点vn接收和存储(21)LLR In,n=1…N;
·通过所述约束节点cm对约束进行验证(25);
10.一种计算机可读介质,对指令的机器可执行程序进行编码以执行根据权利要求9所述的方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP18306599.4 | 2018-12-03 | ||
EP18306599 | 2018-12-03 | ||
PCT/EP2019/083544 WO2020115070A1 (en) | 2018-12-03 | 2019-12-03 | Iterative decoder for decoding a code composed of at least two constraint nodes |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113228520A true CN113228520A (zh) | 2021-08-06 |
Family
ID=64665350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980086480.9A Pending CN113228520A (zh) | 2018-12-03 | 2019-12-03 | 用于对由至少两个约束节点组成的代码进行解码的迭代解码器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220021400A1 (zh) |
EP (1) | EP3891897B1 (zh) |
JP (1) | JP2022511129A (zh) |
CN (1) | CN113228520A (zh) |
WO (1) | WO2020115070A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117914446A (zh) * | 2023-12-31 | 2024-04-19 | 杭州海宴科技有限公司 | 针对代数码的解码方法及系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11528039B2 (en) * | 2021-03-17 | 2022-12-13 | Innogrit Technologies Co., Ltd. | Error recovery using adaptive LLR lookup table |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100891782B1 (ko) * | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
US7127659B2 (en) * | 2004-08-02 | 2006-10-24 | Qualcomm Incorporated | Memory efficient LDPC decoding methods and apparatus |
US8443033B2 (en) * | 2008-08-04 | 2013-05-14 | Lsi Corporation | Variable node processing unit |
US9191256B2 (en) * | 2012-12-03 | 2015-11-17 | Digital PowerRadio, LLC | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems |
KR101599336B1 (ko) * | 2014-04-22 | 2016-03-04 | 아주대학교 산학협력단 | 저밀도 패리티 검사 코드의 복호화 방법 및 그 장치 |
US10972217B2 (en) * | 2018-03-30 | 2021-04-06 | Qualcomm Incorporated | Scheduling for low-density parity-check codes |
-
2019
- 2019-12-03 JP JP2021552786A patent/JP2022511129A/ja active Pending
- 2019-12-03 CN CN201980086480.9A patent/CN113228520A/zh active Pending
- 2019-12-03 US US17/299,461 patent/US20220021400A1/en not_active Abandoned
- 2019-12-03 WO PCT/EP2019/083544 patent/WO2020115070A1/en unknown
- 2019-12-03 EP EP19809529.1A patent/EP3891897B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117914446A (zh) * | 2023-12-31 | 2024-04-19 | 杭州海宴科技有限公司 | 针对代数码的解码方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
US20220021400A1 (en) | 2022-01-20 |
EP3891897A1 (en) | 2021-10-13 |
WO2020115070A9 (en) | 2021-01-14 |
EP3891897B1 (en) | 2024-01-24 |
WO2020115070A1 (en) | 2020-06-11 |
JP2022511129A (ja) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fayyaz et al. | Low-complexity soft-output decoding of polar codes | |
US8683303B2 (en) | Operational parameter adaptable LDPC (low density parity check) decoder | |
JP5199255B2 (ja) | 近傍信頼性に依存するスケジューリングを用いたメッセージ・パッシングによる復号方法 | |
KR100804793B1 (ko) | 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 | |
US8099645B2 (en) | LDPC codes and stochastic decoding for optical transmission | |
CN110730008B (zh) | 一种基于深度学习的rs码置信传播译码方法 | |
CN111279618A (zh) | 通用低密度奇偶校验码 | |
CN110830049A (zh) | 一种基于密度进化改进偏移最小和的ldpc译码方法 | |
CN113228520A (zh) | 用于对由至少两个约束节点组成的代码进行解码的迭代解码器 | |
EP1687902B1 (en) | Belief propagation decoder cancelling the exchange of unreliable messages | |
Habib et al. | Belief propagation decoding of short graph-based channel codes via reinforcement learning | |
Xiao et al. | FAID diversity via neural networks | |
Shrinidhi et al. | Modified min sum decoding algorithm for low density parity check codes | |
KR20090012189A (ko) | Ldpc 부호의 성능 개선을 위한 스케일링 기반의 개선된min-sum 반복복호알고리즘을 이용한 복호 장치 및그 방법 | |
KR20090064268A (ko) | 가변 보정값을 이용한 복호화 장치 및 그 방법 | |
CN106169935A (zh) | 以可靠度为导向的低密度奇偶校验码信度传播译码方法 | |
Lentmaier et al. | Exact erasure channel density evolution for protograph-based generalized LDPC codes | |
JP5493602B2 (ja) | 復号化装置及び復号化方法 | |
Islam | LDPC Codes Incorporating Source, Noise, and Channel Memory | |
Farheen | Detection and removal of cycles in LDPC codes | |
Karimi‐Lenji et al. | A high‐performance belief propagation decoding algorithm for codes with short cycles | |
Qiu et al. | Informed dynamic scheduling for majority-logic decoding of non-binary LDPC codes | |
Català-Pérez et al. | Reliability-based iterative decoding algorithm for LDPC codes with low variable-node degree | |
Gu et al. | Enhancing the Decoding of Short LDPC Codes with Stochastic Sequences | |
Olaniyi et al. | Machine Learning for Channel Coding: A Paradigm Shift from FEC Codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |