CN113220604B - 内存申请方法、装置、电子设备和计算机可读存储介质 - Google Patents
内存申请方法、装置、电子设备和计算机可读存储介质 Download PDFInfo
- Publication number
- CN113220604B CN113220604B CN202110606981.4A CN202110606981A CN113220604B CN 113220604 B CN113220604 B CN 113220604B CN 202110606981 A CN202110606981 A CN 202110606981A CN 113220604 B CN113220604 B CN 113220604B
- Authority
- CN
- China
- Prior art keywords
- memory
- data plane
- plane
- physical address
- control plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Memory System (AREA)
Abstract
本公开实施例公开了一种内存申请方法、装置、电子设备和计算机可读存储介质。上述方法包括：为数据平面申请内存，得到数据平面内存；基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。本公开实施例可以基于数据平面内存，来申请控制平面内存，使得申请得到的数据平面内存与控制平面内存的位置之间存在关联关系，可以减少页表的使用，提高处理速度，有利于减少CPU访问内存次数。
Description
技术领域
本公开涉及计算机技术领域，尤其是一种内存申请方法、装置、电子设备和计算机可读存储介质。
背景技术
现有技术中，内存池的分配与释放，需要由内存池的控制程序来完成，而控制程序一般与内存池空间不在同一平面上，即内存池的控制单元所在的内存是系统分配的，这样会导致在内存分配处理中，会跨越两段位置比较远的内存，增加了处理的延时。
可见，如何减少处理延时是一个值得关注的技术问题。
发明内容
鉴于此，为解决上述技术问题或部分技术问题，本公开实施例提供一种内存申请方法、装置、电子设备和计算机可读存储介质。
第一方面，本公开实施例提供一种内存申请方法，该方法包括：
为数据平面申请内存，得到数据平面内存；
基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
可选地，在本公开任一实施例的方法中，上述为数据平面申请内存，包括：
从堆内存中为数据平面申请内存。
可选地，在本公开任一实施例的方法中，上述为数据平面申请内存，包括：
为数据平面申请共享内存。
可选地，在本公开任一实施例的方法中，上述基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，包括：
从上述数据平面内存中，为上述数据平面对应的控制平面申请内存。
可选地，在本公开任一实施例的方法中，上述方法还包括：
获取运行中程序的内存逻辑地址；
从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
基于上述程序，计算上述数据平面的物理地址；
对上述数据平面的物理地址指示的内存进行访问。
可选地，在本公开任一实施例的方法中，上述获取运行中程序的内存逻辑地址，包括：
响应于高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
可选地，在本公开任一实施例的方法中，上述方法还包括：
获取运行中程序的内存逻辑地址；
从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
基于上述程序，对上述数据平面的物理地址指示的内存进行释放。
可选地，在本公开任一实施例的方法中，上述获取运行中程序的内存逻辑地址，包括：
响应于高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
可选地，在本公开任一实施例的方法中，上述控制平面的物理地址指示的内存中存储的数据包括：内存块数目、申请块数目和空闲块数目。
可选地，在本公开任一实施例的方法中，上述数据平面的物理地址指示的内存中存储的数据包括：用户数据。
第二方面，本公开实施例提供一种内存申请装置，上述装置包括：
第一内存申请单元，被配置成为数据平面申请内存，得到数据平面内存；
第二内存申请单元，被配置成基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
可选地，在本公开任一实施例的装置中，上述第一内存申请单元包括：
第一内存申请子单元，被配置成从堆内存中为数据平面申请内存。
可选地，在本公开任一实施例的装置中，上述第一内存申请单元包括：
第二内存申请子单元，被配置成为数据平面申请共享内存。
可选地，在本公开任一实施例的装置中，上述第二内存申请单元包括：
第三内存申请子单元，被配置成从上述数据平面内存中，为上述数据平面对应的控制平面申请内存。
可选地，在本公开任一实施例的装置中，上述装置还包括：
第一获取单元，被配置成获取运行中程序的内存逻辑地址；
第一确定单元，被配置成从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
第一访问单元，被配置成对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
计算单元，被配置成基于上述程序，计算上述数据平面的物理地址；
第二访问单元，被配置成对上述数据平面的物理地址指示的内存进行访问。
可选地，在本公开任一实施例的装置中，上述第一获取单元包括：
第一获取子单元，被配置成响应于高速缓冲存储器(cache)中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
可选地，在本公开任一实施例的装置中，上述装置还包括：
第二获取单元，被配置成获取运行中程序的内存逻辑地址；
第二确定单元，被配置成从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
第三访问单元，被配置成对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
释放单元，被配置成基于上述程序，对上述数据平面的物理地址指示的内存进行释放。
可选地，在本公开任一实施例的装置中，上述第二获取单元包括：
第二获取子单元，被配置成响应于高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
可选地，在本公开任一实施例的装置中，上述控制平面的物理地址指示的内存中存储的数据包括：内存块数目、申请块数目和空闲块数目。
可选地，在本公开任一实施例的装置中，上述数据平面的物理地址指示的内存中存储的数据包括：用户数据。
第三方面，本公开实施例提供一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器中存储的计算机程序，且所述计算机程序被执行时，实现本公开上述第一方面的内存申请方法中任一实施例的方法。
第四方面，本公开实施例提供一种计算机可读介质，该计算机程序被处理器执行时，实现如上述第一方面的内存申请方法中任一实施例的方法。
第五方面，本公开实施例提供一种计算机程序，该计算机程序包括计算机可读代码，当该计算机可读代码在设备上运行时，使得该设备中的处理器执行用于实现如上述第一方面的内存申请方法中任一实施例的方法中各步骤的指令。
基于本公开上述实施例提供的内存申请方法，可以为数据平面申请内存，得到数据平面内存，然后，基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。这样，可以基于数据平面内存，来申请控制平面内存，使得申请得到的数据平面内存与控制平面内存的位置之间存在关联关系，可以减少页表的使用，提高处理速度，有利于减少CPU访问内存次数。
下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是本公开实施例提供的一种内存申请方法的示例性系统架构图；
图2是本公开实施例提供的一种内存申请方法的流程图；
图3A是针对图2的实施例的一个应用场景的示意图；
图3B是现有技术中的一种内存申请方法的示意图；
图4是本公开实施例提供的针对图2的数据平面和控制平面的内存访问的流程图；
图5是本公开实施例提供的针对图2的数据平面和控制平面的内存释放的流程图；
图6是本公开实施例提供的一种内存申请装置的结构示意图；
图7是本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值并不限制本公开的范围。
本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等对象，既不代表任何特定技术含义，也不表示它们之间的逻辑顺序。
还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。
还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。
另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。
还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1是本公开实施例提供的一种内存申请方法的示例性系统架构图。
如图1所示，系统架构100可以包括终端101、102，网络106、107和服务端103、104、105。网络106、107用以在终端101、102和服务端103、104、105之间提供通信链路的介质。网络106、107可以包括各种连接类型，例如有线、无线通信链路或者光纤电缆等等。
用户可以使用终端101、102通过网络106、107与服务端103、104、105交互，以接收或发送数据等。终端101、102上可以安装有各种通讯客户端应用，例如炒股软件、数字货币交易系统、期货软件等。
终端101、102可以是硬件，也可以是软件。当终端101、102为硬件时，可以是各种电子设备，包括但不限于智能手机、平板电脑、膝上型便携计算机和台式计算机等等。当终端101、102为软件时，可以安装在上述所列举的电子设备中。其可以实现成多个软件或软件模块(例如用来提供分布式服务的软件或软件模块)，也可以实现成单个软件或软件模块。在此不做具体限定。
服务端103、104、105可以是提供各种服务的服务端，例如对终端101、102发送的数据进行相应处理的后台服务端。后台服务端可以对接收到的数据进行分析等处理。作为示例，服务端103、104、105可以是云端服务端。
作为一种示例，服务端103可以是柜台服务器，该服务端103可以作为本公开实施例提供的内存申请方法的执行主体，此外，本公开实施例提供的内存申请装置中所描述的各个单元、子单元、模块、子模块，可以设置于服务端103中。服务端104、105可以是交易所服务器，服务端104、105可以是服务端103所需选择的交易服务器。
需要说明的是，服务端可以是硬件，也可以是软件。当服务端为硬件时，可以实现成多个服务端组成的分布式服务器集群，也可以实现成单个服务器。当服务端为软件时，可以实现成多个软件或软件模块(例如用来提供分布式服务的软件或软件模块)，也可以实现成单个软件或软件模块。在此不做具体限定。
还需要说明的是，本公开的实施例所提供的内存申请方法可以由服务端执行，也可以由终端执行，还可以由服务端和终端彼此配合执行。相应地，内存申请装置包括的各个部分(例如各个单元、子单元、模块、子模块)可以全部设置于服务端中，也可以全部设置于终端中，还可以分别设置于服务端和终端中。
应该理解，图1中的终端、网络和服务端的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端、网络和服务端。
图2示出了本公开实施例提供的一种内存申请方法的流程200。该内存申请方法，包括以下步骤：
步骤201，为数据平面申请内存，得到数据平面内存。
在本实施例中，内存申请方法的执行主体(例如图1所示的终端或服务端)可以为数据平面申请内存，得到数据平面内存。
其中，数据平面，可以是用户所需要的内存空间。数据平面内存中可以用于存储用户数据，例如用户的数据包。
在本实施例的一些可选的实现方式中，上述数据平面的物理地址指示的内存中存储的数据包括：用户数据。
在本实施例的一些可选的实现方式中，上述执行主体可以从堆内存中为数据平面申请内存。
可以理解，上述可选的实现方式中，可以由上述执行主体从堆内存中为数据平面申请内存。例如，可以使用malloc等内存分配函数获取内存，以实现从堆内存中分配内存。由于堆内存可以根据生命周期进行分而治之，分区之后可以提高垃圾收集的效率，进而有利于更好地进行内存回收与分配。
在本实施例的一些可选的实现方式中，上述执行主体也可以为数据平面申请共享内存。
可以理解，上述执行主体可以采用mmap等函数或方法，来实现为数据平面申请共享内存。其中，mmap可以把磁盘文件的一部分直接映射到内存，这样文件中的位置直接就有对应的内存地址，对文件的读写可以直接用指针来做而不需要read或write函数。
步骤202，基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
在本实施例中，上述执行主体可以基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
其中，数据平面对应的控制平面，可以是对数据平面的数据进行控制的控制程序访问的数据结构。
在本实施例的一些可选的实现方式中，上述执行主体可以采用如下方式，来执行上述202：
从上述数据平面内存中，为上述数据平面对应的控制平面申请内存。
可以理解，上述执行主体可以从数据平面内存中，为数据平面对应的控制平面申请内存，从而使得数据平面，与该数据平面对应的控制平面二者之间的位置较为接近，使得二者在同一平面，这样可以减少处理延时。
在本实施例的一些可选的实现方式中，上述执行主体也可以采用如下方式，来执行上述202：从与上述数据平面内存相对应的目标内存中，为上述数据平面对应的控制平面申请内存。其中，与上述数据平面内存相对应的目标内存，可以是内存中，与上述数据平面内存相距预设存储空间，并且，位于上述数据平面内存之外的内存。
在本实施例的一些可选的实现方式中，上述控制平面的物理地址指示的内存中存储的数据包括：内存块数目、申请块数目和空闲块数目。
可选的，上述控制平面的物理地址指示的内存中存储的数据还可以包括：内存起始与结束位置指针、分配或释放相关控制数据。
可以理解，控制平面可以是与内存分配相关联的控制程序访问的数据结构，上述可选的实现方式中，在控制平面的物理地址指示的内存中存储的数据，可以是用于辅助内存申请的相关数据结构。
继续参见图3A，图3A是针对图2的实施例的一个应用场景的示意图。
在图3A中，在为数据平面申请内存，得到数据平面内存302之后，上述执行主体基于上述数据平面内存302，为上述数据平面对应的控制平面申请内存，得到控制平面内存301。使控制平面内存301与数据平面内存302在同一平面，可以提高处理速度，有利于减少CPU访问内存次数。
相对而言，现有技术中，控制程序一般与内存池空间不在同一平面上，即内存池的控制单元所在的内存是系统分配的，这样会导致在内存分配处理中，跨越两段位置比较远的内存。作为示例，请参考图3B，图3B是现有技术中的一种内存申请方法的示意图。在图3B中，控制平面内存303与数据平面内存304不在同一平面，二者位置相距较远，因而在内存分配处理中，会跨越两段位置比较远的内存，增加了处理的延时。
可见，在图3B中，控制平面内存与数据平面内存位置较远(不在一个连续物理空间内)，那么分配内存时CPU需进行跨界内存访问，需先访问控制平面相关内存，然后由控制平面分配相应数据平面的内存地址，再跳到数据平面的内存上。而图3A中，控制平面内存与数据平面内存的位置相关联(例如在一个连续的物理空间内)，这样，有利于减少CPU访问内存次数。
本公开的上述实施例提供的方法，可以为数据平面申请内存，得到数据平面内存，然后，基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。这样，可以基于数据平面内存，来申请控制平面内存，使得申请得到的数据平面内存与控制平面内存的位置之间存在关联关系，可以减少页表的使用，提高处理速度，有利于减少CPU访问内存次数。
进一步参考图4，其示出了本公开实施例提供的针对图2的数据平面和控制平面的内存访问的流程400，该流程包括以下步骤：
步骤401，获取运行中程序的内存逻辑地址。
在本实施例中，内存申请方法的执行主体(例如图1所示的终端或服务端)可以获取运行中程序的内存逻辑地址。
步骤402，从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址。
在本实施例中，上述执行主体可以从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址。
其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系。
步骤403，对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序。
在本实施例中，上述执行主体可以对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序。
步骤404，基于上述程序，计算上述数据平面的物理地址。
在本实施例中，上述执行主体可以基于上述程序，计算上述数据平面的物理地址。
步骤405，对上述数据平面的物理地址指示的内存进行访问。
在本实施例中，上述执行主体可以对上述数据平面的物理地址指示的内存进行访问。
在本实施例的一些可选的实现方式中，上述获取运行中程序的内存逻辑地址，包括：
在高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据的情况下，获取运行中程序的内存逻辑地址。
从图4中可以看出，本实施例中的内存申请方法的流程400中，首先需要访问控制平面内存，而访问控制平面的内存需先访问页表得到控制平面的物理地址。之后，访问控制平面的物理内存，根据控制平面的程序逻辑，计算得到申请内存相应的地址，即数据平面地址，因数据平面与控制平面的内存之间的位置存在关联(例如二者相邻)，这时不需另外查页表即可访问。此外，由于cache局部性原理，数据内存也可能缓存在cache了，这时不需另外访问内存，直接访问cache即可。而现有技术中，数据平面与控制平面的内存之间的位置往往不存在关联，因而需要多次根据申请的内存逻辑地址，查询页表，获得对应的物理地址。可见，上述实施例提供的方法相对于现有技术，可以降低处理的延时。
进一步参考图5，其示出了本公开实施例提供的针对图2的数据平面和控制平面的内存释放的流程500，该流程包括以下步骤：
步骤501，获取运行中程序的内存逻辑地址。
在本实施例中，内存申请方法的执行主体(例如图1所示的终端或服务端)可以获取运行中程序的内存逻辑地址。
步骤502，从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址。
在本实施例中，上述执行主体可以从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址。
其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系。
步骤503，对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序。
在本实施例中，上述执行主体可以对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序。
步骤504，基于上述程序，对上述数据平面的物理地址指示的内存进行释放。
在本实施例中，上述执行主体可以基于上述程序，对上述数据平面的物理地址指示的内存进行释放。
在本实施例的一些可选的实现方式中，上述获取运行中程序的内存逻辑地址，包括：
在高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据的情况下，获取运行中程序的内存逻辑地址。
从图5中可以看出，本实施例中的内存申请方法的流程500中，首先需要访问控制平面的内存，而控制平面的内存得先访问页表得到控制平面的物理地址，之后，访问控制平面的物理内存，根据控制平面的程序逻辑，进行对应释放内存的操作，然后跳转到释放内存的位置，因释放内存位置与控制平面内存之间存在关联(例如二者相邻)，因此往往不需额外的内存跨越访问。此外，所访问的数据还可能已缓存在cache上，这样可以通过访问cache进一步节省了访问时间。而现有技术中，由于控制平面内存和数据平面内存，二者不在同一平面，则需要多次根据控制平面的逻辑地址，查找页表，得到控制平面的物理地址。可见，上述实施例提供的方法相对于现有技术，可以降低处理的延时。
进一步参考图6，作为对上述各图所示方法的实现，本公开提供了一种内存申请装置的一个实施例，该装置实施例与图2-5所示的方法实施例相对应，除下面所记载的特征外，该装置实施例还可以包括与图2-5所示的方法实施例相同或相应的特征，以及产生与图2-5所示的方法实施例相同或相应的效果。该装置具体可以应用于各种电子设备中。
如图6所示，本实施例的内存申请装置600。上述装置600包括：第一内存申请单元601和第二内存申请单元602。其中，第一内存申请单元601，被配置成为数据平面申请内存，得到数据平面内存；第二内存申请单元602，被配置成基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
在本实施例中，内存申请装置600的第一内存申请单元601可以为数据平面申请内存，得到数据平面内存。
在本实施例中，第二内存申请单元602可以基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
在本实施例的一些可选的实现方式中，上述第一内存申请单元601包括：
第一内存申请子单元(图中未示出)，被配置成从堆内存中为数据平面申请内存。
在本实施例的一些可选的实现方式中，上述第一内存申请单元601包括：
第二内存申请子单元(图中未示出)，被配置成为数据平面申请共享内存。
在本实施例的一些可选的实现方式中，上述第二内存申请单元602包括：
第三内存申请子单元(图中未示出)，被配置成从上述数据平面内存中，为上述数据平面对应的控制平面申请内存。
在本实施例的一些可选的实现方式中，上述装置600还包括：
第一获取单元(图中未示出)，被配置成获取运行中程序的内存逻辑地址；
第一确定单元(图中未示出)，被配置成从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
第一访问单元(图中未示出)，被配置成对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
计算单元(图中未示出)，被配置成基于上述程序，计算上述数据平面的物理地址；
第二访问单元(图中未示出)，被配置成对上述数据平面的物理地址指示的内存进行访问。
在本实施例的一些可选的实现方式中，上述第一获取单元601包括：
第一获取子单元(图中未示出)，被配置成响应于高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
在本实施例的一些可选的实现方式中，上述装置600还包括：
第二获取单元(图中未示出)，被配置成获取运行中程序的内存逻辑地址；
第二确定单元(图中未示出)，被配置成从预先确定的页表中，确定与上述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为上述控制平面的物理地址，其中，上述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
第三访问单元(图中未示出)，被配置成对上述控制平面的物理地址进行访问，得到上述控制平面的物理地址指示的内存中的上述控制平面的程序；
释放单元(图中未示出)，被配置成基于上述程序，对上述数据平面的物理地址指示的内存进行释放。
在本实施例的一些可选的实现方式中，上述第二获取单元包括：
第二获取子单元(图中未示出)，被配置成响应于高速缓冲存储器中未获取到上述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
在本实施例的一些可选的实现方式中，上述控制平面的物理地址指示的内存中存储的数据包括：内存块数目、申请块数目和空闲块数目。
在本实施例的一些可选的实现方式中，上述数据平面的物理地址指示的内存中存储的数据包括：用户数据。
本公开的上述实施例提供的装置600中，第一内存申请单元601可以为数据平面申请内存，得到数据平面内存；第二内存申请单元可以基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。这样，可以基于数据平面内存，来申请控制平面内存，使得申请得到的数据平面内存与控制平面内存的位置之间存在关联关系，可以减少页表的使用，提高处理速度，有利于减少CPU访问内存次数。
图7为本公开实施例提供的一种电子设备的结构示意图，图7所示的电子设备700包括：至少一个处理器701、存储器702和至少一个网络接口704和其他用户接口703。电子设备700中的各个组件通过总线系统705耦合在一起。可理解，总线系统705用于实现这些组件之间的连接通信。总线系统705除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图7中将各种总线都标为总线系统705。
其中，用户接口703可以包括显示器、键盘或者点击设备(例如，鼠标，轨迹球(trackball)、触感板或者触摸屏等。
可以理解，本公开实施例中的存储器702可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch link DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DRRAM)。本文描述的存储器702旨在包括但不限于这些和任意其它适合类型的存储器。
在一些实施方式中，存储器702存储了如下的元素，可执行单元或者数据结构，或者他们的子集，或者他们的扩展集：操作系统7021和应用程序7022。
其中，操作系统7021，包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。应用程序7022，包含各种应用程序，例如媒体播放器(Media Player)、浏览器(Browser)等，用于实现各种应用业务。实现本公开实施例方法的程序可以包含在应用程序7022中。
在本公开实施例中，通过调用存储器702存储的程序或指令，具体的，可以是应用程序7022中存储的程序或指令，处理器701用于执行各方法实施例所提供的方法步骤，例如包括：为数据平面申请内存，得到数据平面内存；基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
上述本公开实施例揭示的方法可以应用于处理器701中，或者由处理器701实现。处理器701可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器701中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器701可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(FieldProgrammable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本公开实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本公开实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器702，处理器701读取存储器702中的信息，结合其硬件完成上述方法的步骤。
可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSPDevice，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
本实施例提供的电子设备可以是如图7中所示的电子设备，可执行如图2-5中内存申请方法的所有步骤，进而实现图2-5所示内存申请方法的技术效果，具体请参照图2-5相关描述，为简洁描述，在此不作赘述。
本公开实施例还提供了一种存储介质(计算机可读存储介质)。这里的存储介质存储有一个或者多个程序。其中，存储介质可以包括易失性存储器，例如随机存取存储器；存储器也可以包括非易失性存储器，例如只读存储器、快闪存储器、硬盘或固态硬盘；存储器还可以包括上述种类的存储器的组合。
当存储介质中一个或者多个程序可被一个或者多个处理器执行，以实现上述在电子设备侧执行的内存申请方法。
所述处理器用于执行存储器中存储的内存申请程序，以实现以下在电子设备侧执行的内存申请方法的步骤：
为数据平面申请内存，得到数据平面内存；基于上述数据平面内存，为上述数据平面对应的控制平面申请内存，得到控制平面内存。
专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本公开的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上所述的具体实施方式，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施方式而已，并不用于限定本公开的保护范围，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种内存申请方法，其特征在于，所述方法包括：
为数据平面申请内存，得到数据平面内存；
基于所述数据平面内存，为所述数据平面对应的控制平面申请内存，得到控制平面内存；
其中，所述基于所述数据平面内存，为所述数据平面对应的控制平面申请内存，得到控制平面内存，包括：
从与所述数据平面内存相对应的目标内存中，为所述数据平面对应的控制平面申请内存；
其中，与所述数据平面内存相对应的目标内存为：内存中，与所述数据平面内存相距预设存储空间，并且，位于所述数据平面内存之外的内存；
其中，在根据所述控制平面内存访问所述数据平面内存的过程中，无需查询页表。
2.根据权利要求1所述的方法，其特征在于，所述为数据平面申请内存，包括：
从堆内存中为数据平面申请内存；或者
为数据平面申请共享内存。
3.根据权利要求1-2之一所述的方法，其特征在于，所述基于所述数据平面内存，为所述数据平面对应的控制平面申请内存，包括：
从所述数据平面内存中，为所述数据平面对应的控制平面申请内存。
4.根据权利要求1-2之一所述的方法，其特征在于，所述方法还包括：
获取运行中程序的内存逻辑地址；
从预先确定的页表中，确定与所述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为所述控制平面的物理地址，其中，所述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
对所述控制平面的物理地址进行访问，得到所述控制平面的物理地址指示的内存中的所述控制平面的程序；
基于所述程序，计算所述数据平面的物理地址；
对所述数据平面的物理地址指示的内存进行访问。
5.根据权利要求4所述的方法，其特征在于，所述获取运行中程序的内存逻辑地址，包括：
响应于高速缓冲存储器中未获取到所述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
6.根据权利要求1-2之一所述的方法，其特征在于，所述方法还包括：
获取运行中程序的内存逻辑地址；
从预先确定的页表中，确定与所述内存逻辑地址相对应的内存物理地址，将所确定的内存物理地址作为所述控制平面的物理地址，其中，所述页表中包含内存逻辑地址与内存物理地址之间的对应关系；
对所述控制平面的物理地址进行访问，得到所述控制平面的物理地址指示的内存中的所述控制平面的程序；
基于所述程序，对所述数据平面的物理地址指示的内存进行释放。
7.根据权利要求6所述的方法，其特征在于，所述获取运行中程序的内存逻辑地址，包括：
响应于高速缓冲存储器中未获取到所述数据平面的物理地址指示的内存中存储的数据，获取运行中程序的内存逻辑地址。
8.一种内存申请装置，其特征在于，所述装置包括：
第一内存申请单元，被配置成为数据平面申请内存，得到数据平面内存；
第二内存申请单元，被配置成基于所述数据平面内存，为所述数据平面对应的控制平面申请内存，得到控制平面内存；
其中，所述第二内存申请单元，具体被配置成：
从与所述数据平面内存相对应的目标内存中，为所述数据平面对应的控制平面申请内存；
其中，与所述数据平面内存相对应的目标内存为：内存中，与所述数据平面内存相距预设存储空间，并且，位于所述数据平面内存之外的内存；
其中，在根据所述控制平面内存访问所述数据平面内存的过程中，无需查询页表。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述存储器中存储的计算机程序，且所述计算机程序被执行时，实现上述权利要求1-7任一所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时，实现上述权利要求1-7任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110606981.4A CN113220604B (zh) | 2021-05-31 | 2021-05-31 | 内存申请方法、装置、电子设备和计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110606981.4A CN113220604B (zh) | 2021-05-31 | 2021-05-31 | 内存申请方法、装置、电子设备和计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113220604A CN113220604A (zh) | 2021-08-06 |
| CN113220604B true CN113220604B (zh) | 2021-12-07 |
Family
ID=77082033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110606981.4A Active CN113220604B (zh) | 2021-05-31 | 2021-05-31 | 内存申请方法、装置、电子设备和计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113220604B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102915276A (zh) * | 2012-09-25 | 2013-02-06 | 武汉邮电科学研究院 | 一种用于嵌入式系统的内存控制方法 |
| CN103902498A (zh) * | 2013-12-18 | 2014-07-02 | 曲阜师范大学 | 一种面向异构计算的软件定义服务器系统及方法 |
| CN106547617A (zh) * | 2015-09-18 | 2017-03-29 | 李鹤 | 一种采用分析-反馈-调优模式的内存管理方法及系统 |
| CN106682492A (zh) * | 2015-11-06 | 2017-05-17 | 大唐移动通信设备有限公司 | 一种内存越界的管理方法及装置 |
| CN108038002A (zh) * | 2017-12-15 | 2018-05-15 | 天津津航计算技术研究所 | 一种嵌入式软件内存管理方法 |
| CN111813584A (zh) * | 2020-08-05 | 2020-10-23 | Oppo广东移动通信有限公司 | 内存共享方法、装置、电子设备及存储介质 |
| CN112231101A (zh) * | 2020-10-16 | 2021-01-15 | 北京中科网威信息技术有限公司 | 内存分配方法、装置及可读存储介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111032889B (zh) * | 2017-08-16 | 2022-04-08 | 玛特森技术公司 | 闭合形状工件的热加工 |
-
2021
- 2021-05-31 CN CN202110606981.4A patent/CN113220604B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102915276A (zh) * | 2012-09-25 | 2013-02-06 | 武汉邮电科学研究院 | 一种用于嵌入式系统的内存控制方法 |
| CN103902498A (zh) * | 2013-12-18 | 2014-07-02 | 曲阜师范大学 | 一种面向异构计算的软件定义服务器系统及方法 |
| CN106547617A (zh) * | 2015-09-18 | 2017-03-29 | 李鹤 | 一种采用分析-反馈-调优模式的内存管理方法及系统 |
| CN106682492A (zh) * | 2015-11-06 | 2017-05-17 | 大唐移动通信设备有限公司 | 一种内存越界的管理方法及装置 |
| CN108038002A (zh) * | 2017-12-15 | 2018-05-15 | 天津津航计算技术研究所 | 一种嵌入式软件内存管理方法 |
| CN111813584A (zh) * | 2020-08-05 | 2020-10-23 | Oppo广东移动通信有限公司 | 内存共享方法、装置、电子设备及存储介质 |
| CN112231101A (zh) * | 2020-10-16 | 2021-01-15 | 北京中科网威信息技术有限公司 | 内存分配方法、装置及可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113220604A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7685376B2 (en) | Method to support heterogeneous memories | |
| CN108228094B (zh) | 存储器侧高速缓存中通路的伺机增加 | |
| US20170149866A1 (en) | Method, server, and system for sharing resource data | |
| US10114756B2 (en) | Externally programmable memory management unit | |
| US11048447B2 (en) | Providing direct data access between accelerators and storage in a computing environment, wherein the direct data access is independent of host CPU and the host CPU transfers object map identifying object of the data | |
| US20170270056A1 (en) | Main memory including hardware accelerator and method of operating the same | |
| US9552303B2 (en) | Method and system for maintaining release consistency in shared memory programming | |
| CN111090521A (zh) | 内存分配方法、装置、存储介质及电子设备 | |
| CN113625973B (zh) | 数据写入方法、装置、电子设备及计算机可读存储介质 | |
| US20140325177A1 (en) | Heap management using dynamic memory allocation | |
| US20190042415A1 (en) | Storage model for a computer system having persistent system memory | |
| CN115470156A (zh) | 基于rdma的内存使用方法、系统、电子设备和存储介质 | |
| EP3140744B1 (en) | Controlled cache injection of incoming data | |
| US10901883B2 (en) | Embedded memory management scheme for real-time applications | |
| CN113220604B (zh) | 内存申请方法、装置、电子设备和计算机可读存储介质 | |
| CN113157477A (zh) | 内存泄漏的归因方法、装置、电子设备和存储介质 | |
| US11366762B2 (en) | Cache filter | |
| US10915447B1 (en) | Systems, devices, and methods for reduced critical path latency and increased work parallelization in memory writes | |
| CN114816666B (zh) | 虚拟机管理器的配置方法、tlb管理方法及嵌入式实时操作系统 | |
| US20150212759A1 (en) | Storage device with multiple processing units and data processing method | |
| US20140149691A1 (en) | Data processing system and data processing method | |
| CN111708715B (zh) | 内存分配方法、内存分配装置及终端设备 | |
| TWI760756B (zh) | 共用代碼之系統與代碼共用方法 | |
| CN114385552A (zh) | 一种内存中文件页的页整合方法及装置 | |
| CN110162483B (zh) | 静态内存碎片整理方法、装置、计算机设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 9th Floor, Block A, Shenzhen National Engineering Laboratory Building, No. 20, Gaoxin South 7th Road, High-tech Zone Community, Yuehai Street, Nanshan District, Shenzhen, Guangdong 518000 Patentee after: Shenzhen Huayun Information System Technology Co.,Ltd. Address before: No. 904, block a, national engineering laboratory building, Gaoxin South 7th road digital technology park, Yuehai street, Nanshan District, Shenzhen, Guangdong 518000 Patentee before: Shenzhen Huayun Information System Co.,Ltd. |
|
| CP03 | Change of name, title or address |