CN113191474A - 基于超表面材料的硅芯片防伪标识的设计方法 - Google Patents

基于超表面材料的硅芯片防伪标识的设计方法 Download PDF

Info

Publication number
CN113191474A
CN113191474A CN202110418619.4A CN202110418619A CN113191474A CN 113191474 A CN113191474 A CN 113191474A CN 202110418619 A CN202110418619 A CN 202110418619A CN 113191474 A CN113191474 A CN 113191474A
Authority
CN
China
Prior art keywords
nano
brick
nano brick
gray
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110418619.4A
Other languages
English (en)
Inventor
曲柯宁
彭畅
郑国兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202110418619.4A priority Critical patent/CN113191474A/zh
Publication of CN113191474A publication Critical patent/CN113191474A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06037Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking multi-dimensional coding
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/002Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of materials engineered to provide properties not available in nature, e.g. metamaterials
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0012Optical design, e.g. procedures, algorithms, optimisation routines
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/30Polarising elements
    • G02B5/3025Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3033Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06046Constructional details
    • G06K19/06084Constructional details the marking being based on nanoparticles or microbeads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/06009Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code with optically detectable marking
    • G06K19/06046Constructional details
    • G06K19/06093Constructional details the marking being constructed out of a plurality of similar markings, e.g. a plurality of barcodes randomly oriented on an object

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本发明公开了一种基于超表面材料的硅芯片防伪标识的设计方法,包括:确定工作波长,通过电磁仿真软件优化纳米砖单元结构的尺寸参数,使得工作波长下任意偏振态的偏振光正入射至纳米砖单元结构时,沿纳米砖单元结构的长轴方向振动的线偏振光分量反射率最大,同时沿纳米砖单元结构的短轴方向振动的线偏振光分量反射率最小;将A×B个像素组成的灰度图像的灰度信息编码为超表面阵列结构中A×B个纳米砖的转向角信息,生成转向角矩阵;将A×B个尺寸一致、方向角按照转向角矩阵排列的纳米砖单元结构等间隔排列,构成超表面阵列结构。本发明通过超表面材料实现硅芯片防伪。

Description

基于超表面材料的硅芯片防伪标识的设计方法
技术领域
本发明涉及超表面技术领域,具体涉及一种基于超表面材料的硅芯片防伪标识的设计方法。
背景技术
随着半导体技术的蓬勃发展,SOI已成为21世纪的新一代的硅基材料,SOI材料用作晶体管材料因氧化物隔离,漏/源寄生电容减小。因此,与传统MOS相比,器件的延迟和动态功耗更低。SOI器件的次國值特性更好,漏电流较小。在低压、低功耗电路、耐高温电路、微机械传感器、光电集成等方面,都具有重要应用。基于SOI材料的芯片制造技术被愈加重视,而使用人造超表面技术可解决制造薄体SOI材料困难的问题。其安全性、保密性备受关注,芯片防伪技术也成为信息安全研究的热点研究方向。现有的芯片防伪技术还存在许多不足:体积大、形状图案单一、易脏易毁等。
发明内容
针对现硅芯片防伪存在的不足,本发明针对性地提出基于超表面材料的硅芯片防伪技术,主要是利用超表面材料能够在亚波长尺度对电磁波的振幅、位相和偏振态等进行灵活有效的调控,依据马吕斯定律,进而在特定条件下能够观察到芯片表面特征图案,达到防伪目的,而且其具有图案可变、重量轻、尺寸小、抗污染能力强、耐久性强等优势。
为实现上述目的,本发明提供一种基于超表面材料的硅芯片防伪标识的设计方法,利用马吕斯超表面实现防伪图案观察,包括以下步骤:
S1:选取拟防伪标识图像,经图像处理得到其灰度图像及像素数A×B;
S2:选定工作波长,超表面材料选用SOI,使用电磁仿真软件CST设计A×B个纳米砖单元结构,纳米砖单元结构由衬底和刻蚀在衬底上的绝缘层及薄表面层纳米砖阵列构成,薄表面层纳米砖的长轴沿x方向、短轴沿y方向排列进行优化;对光波进行偏振调制,该使任意偏振状态的入射光正入射至纳米砖单元结构时,沿纳米砖短轴方向的偏振光反射率最小,而沿纳米砖长轴方向的偏振光反射率最大,此时纳米砖相当于理想起偏器,实现分光作用;
S3:将目标防伪标识灰度图像A×B个像素的灰度值编码为超表面阵列中A×B个单元结构中纳米砖的转向角,生成转向角矩阵;
S4:将A×B个尺寸一致、方向角按照转向角矩阵排列的纳米砖单元结构在x、y轴方向等间隔排列,生成纳米砖阵列,构成可以实现防伪功能的超表面材料硅芯片。
根据权利要求1所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S1中,灰度图像具有256级灰度等级、A×B个像素。
作为优选方案,所述步骤S2中,纳米砖单元结构的尺寸参数包括薄表面层纳米砖的长度L、宽度W、高度H、绝缘层厚度d、单元结构衬底边长C。
进一步地,所述步骤S2中,目标灰度图像中所有像素的灰度值构成一个灰度矩阵,根据马吕斯定律Iout=Iin cos2(θ-α)将所述灰度图像的灰度信息编码为超表面阵列结构中各纳米砖的转向角信息;其中,Iin=255,灰度矩阵中的每一个灰度值作为Iout,θ为纳米砖单元结构转向角,即纳米砖长轴与x轴的夹角,α为入射线偏振光偏振方向与x轴夹角。
更进一步地,所述超表面采用SOI材料,即薄表面层纳米砖材料选用单晶硅;所述绝缘薄膜材料选用二氧化硅,衬底材料选用硅。
更进一步地,所述步骤S1中,根据实际防伪验证过程需要,所述工作波长选用633nm。
更进一步地,所述工作波长选用633nm时,纳米砖的长度为178nm,宽度为68nm,高度为220nm,绝缘薄膜的厚度为980nm,单元结构基底边长为250nm。
SOI材料用作晶体管材料因氧化物——二氧化硅层隔离,漏/源寄生电容减小。因此,与传统MOS相比,器件的延迟和动态功耗更低。SOI器件的次國值特性更好,漏电流较小。使用人造超表面技术可解决制造薄体SOI材料困难的问题
相较于现有技术,本发明具有如下优点和有益效果:
在本发明中,优化偏振敏感型纳米砖单元结构,使每一个纳米砖单元结构相当于一个微型起偏器,选择一幅目标灰度图像,应用马吕斯定律巧妙地将图像各像素的灰度信息编码于纳米砖方向角,当原线偏振光入射到纳米砖阵列时,可以清晰地看到一幅原始灰度图像,如果改变入射线偏振光的偏振态(即入射线偏振光的振动方向与纳米砖方向角的夹角发生变化)时,原本纳米砖阵列所包含的图像信息将不能被完整清晰地被观察到(角度较小时无法观察图像细节,角度大于10°左右无法观察整幅图像),即本发明通过超表面材料实现了硅芯片的标识防伪。
附图说明
图1是本发明中纳米砖单元结构转向角的示意图;
图2是本发明中纳米砖单元结构的示意图;
图3是本发明中由A×B个尺寸一致仅转向角不同的纳米砖单元结构在x、y轴方向上等间隔排列,构成的纳米砖阵列的示意图;
图4是本发明中设计的纳米砖单元结构对分别沿长轴和短轴方向振动的两偏振态正交的线偏振光的反射效率;
图5是本发明中选取的灰度图像;
图6是本发明中,α=0°的线偏振光入射到纳米砖阵列时生成的灰度图像,及其纳米砖阵列分布示意图;
图7是本发明中将基于超表面材料的硅芯片防伪标识置于芯片上的结构示意图像;
图中:1、纳米砖单元结构;2、绝缘薄膜。
具体实施方式
为了更好的理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例1
本实施例中基于超表面材料的硅芯片防伪标识的设计方法,主要包括以下步骤:
S1:使用电磁仿真软件CST设计纳米砖单元结构并在工作波长下进行优化,使任意偏振状态的入射光正入射至纳米砖单元结构时,沿纳米砖短轴方向的偏振光反射率最小,而沿纳米砖长轴方向的偏振光反射率最大;
S2:将A×B个像素的灰度图像的灰度值编码为超表面材料结构中A×B个单元结构中纳米砖的转向角,此为转向角矩阵;
S3:将A×B个尺寸一致、方向角按照转向角矩阵排列的纳米砖单元结构在x、y方向上等间隔排列,构成可以实现防伪功能的超表面硅芯片阵列;
利用超表面结构,当原偏振态的线偏振光入射到纳米砖阵列时,可以清晰地看到一幅原始灰度图像,如果改变入射线偏振光的偏振态(即入射线偏振光的振动方向与纳米砖方向角的夹角发生变化)时,原本纳米砖阵列所包含的图像信息将不能被完整清晰地被观察到(角度较小时无法观察图像细节,角度大于10°左右无法观察整幅图像),即本发明通过超表面材料实现了硅芯片的标识防伪。
下面对本发明设计方法作具体说明:
1、优化设计可实现偏振分光的偏振敏感型纳米砖单元结构。
下面以长方体纳米砖单元结构为例进行说明。所述纳米砖单元结构的长、宽、高均为亚波长尺寸。
如图1所示,建立xoy直角坐标系,纳米砖单元结构1的长边方向代表长轴,短边方向代表短轴,θ为纳米砖单元结构1的长轴与x轴之间的夹角,即纳米砖单元结构1的转向角(θ的取值范围为0°~180°),如图1所示。
由于偏振敏感型纳米砖单元结构1的长短轴尺寸存在差异,沿两个方向的电磁响应也将不同。通过电磁仿真软件CST优化纳米砖单元结构的尺寸参数,如图2所示,包括纳米砖单元结构1的高度H、长度L、宽度W,绝缘薄膜厚度d和单元结构基底边长C。使得工作波长下任意偏振态的偏振光正入射至所述纳米砖单元结构1时,获得沿纳米砖单元结构1的长轴方向振动的线偏振光分量反射率最大,同时沿纳米砖单元结构1的短轴方向振动的线偏振光分量反射率最小的一组尺寸参数,即优化后的纳米砖单元结构1的尺寸参数。
优化设计后的纳米砖单元结构可以实现偏振分光的功能,相当于一个微型的理想起偏器。由于沿任意方向偏振的线偏振光都可以分解为两正交偏振的线偏振光,因此当一束线偏振光照射到纳米砖单元结构上时,振动方向与纳米砖单元结构的长轴方向一致的线偏振光分量反射率最大,振动方向与纳米砖单元结构的短轴方向一致的线偏振光分量反射率最小。
即通过电磁仿真软件优化构成纳米砖阵列的偏振敏感型纳米砖单元结构的尺寸参数,使得工作波长下沿任意方向偏振的偏振光正入射至所述纳米砖阵列时,沿纳米砖长轴方向振动的偏振光分量被反射,沿纳米砖短轴方向振动的偏振光分量几乎不反射,达到相互垂直的两偏振分量分离的工作效果,即所述纳米砖单元结构相当于微型起偏器。
2、基于超表面材料实现硅芯片防伪的原理。
由于纳米砖单元结构可以等效为微型起偏器,因此也满足马吕斯定律:
Iout=Iincos2(θ-α) (1)
其中,Iin为入射光光强,Iout为反射光光强,θ为入射线偏振光的振动方向与x轴之间的夹角(θ的取值范围为0°~180°)。
由公式(1)可知,对于偏振方向角α确定的线偏振入射光,可以通过改变纳米砖单元结构的方位角θ,调控反射光光强。
3、纳米砖阵列排布的设计方法。
(1)选取一幅由A×B个像素组成具有256(0~255)级灰度等级的灰度图像,其水平方向上的像素个数为A,垂直方向上的像素个数为B,该图像只有灰度等级,而没有颜色的变化,图像中所有像素的灰度值构成一个灰度矩阵。确定入射线偏振光的偏振态,设线偏振光的振动方向与x轴的夹角为α0,结合马吕斯定律,设Iin=255,灰度矩阵中的每一个灰度值作为Iout,根据公式(1),求出相应的纳米砖阵列的初始方向角矩阵θ1(即第一方向角矩阵)。
(2)超表面阵列结构由衬底和衬底上的纳米砖阵列构成,纳米砖阵列由A×B个尺寸一致,仅转向角不同的偏振敏感型纳米砖单元结构在x、y轴方向上等间隔排列构成,各纳米砖单元结构的方向角按照转向角矩阵进行排布,纳米砖阵列示意图如图3所示。
其中,所述绝缘薄膜为二氧化硅薄膜,所述纳米砖单元结构为单晶硅纳米砖,但不限于此。所述超表面阵列结构的工作模式为反射式,但不限于此。
综上所述,基于超表面材料的硅芯片防伪标识的设计方法,主要包括以下步骤:
(1)使用电磁仿真软件CST设计纳米砖单元结构并在工作波长下进行优化,使任意偏振状态的入射光正入射至纳米砖单元结构时,沿纳米砖短轴方向的偏振光反射率最小,而沿纳米砖长轴方向的偏振光反射率最大;
(2)假设入射线偏振光的振动方向与x轴的夹角为α0,选择一幅由A×B个像素组成具有256级灰度等级的灰度图像,根据公式(1)将图像的灰度信息编码为纳米砖单元结构的转向角矩阵;
(4)将A×B个尺寸一致,转向角按照转向角矩阵排列的偏振敏感型纳米砖单元结构在x、y轴方向上等间隔排列,构成纳米砖阵列,如图3所示;
(5)当振动方向与x轴夹角为α0的线偏光入射到纳米砖阵列表面时,可以清晰的看到原始灰度图像,当振动方向与x轴夹角不为α0的线偏光入射时,可视为防伪标识的原始图像信息将不能被完整清晰地被观察到(角度较小时无法观察图像细节,角度大于10°左右无法观察整幅图像),以此实现防伪功能。
下面结合附图对本发明的有益效果作具体说明:
本实施例提供的一种基于超表面材料的硅芯片防伪标识的设计方法针对振动方向与x轴夹角α=0°的入射线偏振光设计纳米砖阵列,其预期实现的功能是当α=0°的线偏振光入射到纳米砖阵列时,可以清晰地看到一幅灰度图像,但是当α不为0°的线偏振光入射时,可视为防伪标识的原始图像将不能被观察到,以此实现防伪功能。
本实施例中,纳米单元结构由单晶硅纳米砖,以及嵌入纳米砖内的绝缘二氧化硅薄膜构成,选取设计波长为λ=633nm,针对该波长,通过电磁仿真软件CST对纳米砖单元结构进行优化仿真,得到优化后的银纳米砖的尺寸参数为:长为L=178nm,宽为W=68nm,高为H=220nm,绝缘薄膜厚度d=980nm,单元结构基底边长为C=250nm。该结构参数下纳米砖单元结构对分别沿长轴和短轴方向振动的两偏振态正交的线偏振光的反射效率如图4所示,其中short axis、longaxis分别代表沿纳米砖单元结构的长轴和短轴方向振动的线偏振光的反射率。由图4可知,在入射光波长在580nm到700nm之间时,long axis的数值相对较高,short axis的数值相对较低。尤其是在工作波长633nm下,long axis高于90%,long axis低于30%,表明,该优化后纳米砖单元结构可以实现偏振分光的功能。
本实施例中,选取一幅包含1081×1080个像素的具有256级灰度等级的灰度图像,即A=1081,B=1080,原始灰度图像如图5所示,图像中所有像素的灰度值构成一个灰度矩阵,针对振动方向与x轴夹角α=0°的入射线偏振光,结合马吕斯定律,设Iin=255,灰度矩阵中的每一个灰度值作为Iout,根据公式(1),求出相应的纳米砖阵列的转向角矩阵。
本实施例中,超表面阵列结构由单晶硅纳米砖阵列和嵌入纳米砖中的绝缘二氧化硅薄膜构成,纳米砖阵列由1081×1080个尺寸为L=178nm、W=68nm、H=220nm、d=980nm,C=250nm,方向角按照转向角矩阵进行排布的偏振敏感型纳米砖单元结构在x、y轴方向上等间隔排列构成。
当α=0°的线偏振光入射到纳米砖阵列时,可以清晰地看到原始灰度图像,如图6所示;当α不为0°的线偏振光入射时(α取值0°-90°),可视为防伪标识的原始图像信息将不能被完整清晰地被观察到(角度较小时无法观察图像细节,角度大于10°左右无法观察整幅图像),以此实现防伪功能。
将基于此SOI超表面材料制作的防伪标识置于硅芯片上,达到防伪的效果,如图7所示。
本实施例中的设计方法至少包括如下技术效果:
(1)提出的硅芯片防伪标识的设计方法易于制造实现,易于加工。
(2)超表面材料(即超表面阵列结构)的结构简单、体积小、重量轻、结构紧凑、易于与其他光子器件集成。
综上,本发明优化偏振敏感型纳米砖单元结构,使每一个单元结构相当于一个微型起偏器,结合马吕斯定律,选择一幅灰度图像,对某一偏振态的线偏振光设计纳米砖阵列,巧妙地将图像各像素的灰度信息转变为纳米砖方向角,实现当原偏振态的线偏振光入射到纳米砖阵列时,可以清晰地看到一幅原始灰度图像,如果改变入射线偏振光的偏振态(即入射线偏振光的振动方向与纳米砖方向角的夹角发生变化)时,可视为防伪标识的原始图像将不能被观察到,以此实现防伪功能。
最后所应说明的是,以上具体实施方式仅用以说明本发明的技术方案而非限制,尽管参照实例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:包括以下步骤:
S1:选取拟防伪标识图像,经图像处理得到其灰度图像及像素数A×B;
S2:选定工作波长,超表面材料选用SOI,使用电磁仿真软件CST设计A×B个纳米砖单元结构,纳米砖单元结构由衬底和刻蚀在衬底上的绝缘层及薄表面层纳米砖阵列构成,薄表面层纳米砖的长轴沿x方向、短轴沿y方向排列进行优化;对光波进行偏振调制,该使任意偏振状态的入射光正入射至纳米砖单元结构时,沿纳米砖短轴方向的偏振光反射率最小,而沿纳米砖长轴方向的偏振光反射率最大,此时纳米砖相当于理想起偏器,实现分光作用;
S3:将目标防伪标识灰度图像A×B个像素的灰度值编码为超表面阵列中A×B个单元结构中纳米砖的转向角,生成转向角矩阵;
S4:将A×B个尺寸一致、方向角按照转向角矩阵排列的纳米砖单元结构在x、y轴方向等间隔排列,生成纳米砖阵列,构成可以实现防伪功能的超表面材料硅芯片。
2.根据权利要求1所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S1中,灰度图像具有256级灰度等级、A×B个像素。
3.根据权利要求1或2所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S2中,纳米砖单元结构的尺寸参数包括薄表面层纳米砖的长度L、宽度W、高度H、绝缘层厚度d、单元结构衬底边长C。
4.根据权利要求1或2所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S2中,目标灰度图像中所有像素的灰度值构成一个灰度矩阵,根据马吕斯定律Iout=Iincos2(θ-α)将所述灰度图像的灰度信息编码为超表面阵列结构中各纳米砖的转向角信息;其中,Iin=255,灰度矩阵中的每一个灰度值作为Iout,θ为纳米砖单元结构转向角,即纳米砖长轴与x轴的夹角,α为入射线偏振光偏振方向与x轴夹角。
5.根据权利要求3所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S2中,灰度图像中所有像素的灰度值构成一个灰度矩阵,根据马吕斯定律Iout=Iincos2(θ-α)将所述灰度图像的灰度信息编码为超表面阵列结构中各纳米砖的方向角信息;其中,Iin=255,灰度矩阵中的每一个灰度值作为Iout,θ为纳米砖单元结构转向角,即纳米砖长轴与x轴的夹角,α为入射线偏振光偏振方向与x轴夹角。
6.根据权利要求1或2或5所述所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述超表面采用SOI材料,即薄表面层纳米砖材料选用单晶硅;所述绝缘薄膜材料选用二氧化硅,衬底材料选用硅。
7.根据权利要求1或2或5或7所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述步骤S1中,根据实际防伪验证过程需要,所述工作波长选用633nm。
8.根据权利要求8所述的基于超表面材料的硅芯片防伪标识的设计方法,其特征在于:所述工作波长选用633nm时,纳米砖的长度为178nm,宽度为68nm,高度为220nm,绝缘薄膜的厚度为980nm,单元结构基底边长为250nm。
CN202110418619.4A 2021-04-19 2021-04-19 基于超表面材料的硅芯片防伪标识的设计方法 Pending CN113191474A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110418619.4A CN113191474A (zh) 2021-04-19 2021-04-19 基于超表面材料的硅芯片防伪标识的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110418619.4A CN113191474A (zh) 2021-04-19 2021-04-19 基于超表面材料的硅芯片防伪标识的设计方法

Publications (1)

Publication Number Publication Date
CN113191474A true CN113191474A (zh) 2021-07-30

Family

ID=76977717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110418619.4A Pending CN113191474A (zh) 2021-04-19 2021-04-19 基于超表面材料的硅芯片防伪标识的设计方法

Country Status (1)

Country Link
CN (1) CN113191474A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114996776A (zh) * 2022-04-28 2022-09-02 武汉大学 基于双超表面的光学信息加密方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335533A (zh) * 2019-06-19 2019-10-15 武汉大学 一种基于超表面阵列结构的光学信息隐藏方法
CN110376672A (zh) * 2019-06-27 2019-10-25 武汉大学 一种超表面阵列结构及其在图像显示复用中的应用
CN110927830A (zh) * 2019-12-13 2020-03-27 武汉大学 一种基于空频复用的超表面图像防伪方法
CN111009181A (zh) * 2019-12-18 2020-04-14 武汉大学 基于超表面实现单色随机防伪图案与双色防伪图案复用的设计方法
CN111210713A (zh) * 2020-01-21 2020-05-29 武汉大学 基于防伪底纹与图像复用的防伪超表面的设计方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335533A (zh) * 2019-06-19 2019-10-15 武汉大学 一种基于超表面阵列结构的光学信息隐藏方法
CN110376672A (zh) * 2019-06-27 2019-10-25 武汉大学 一种超表面阵列结构及其在图像显示复用中的应用
CN110927830A (zh) * 2019-12-13 2020-03-27 武汉大学 一种基于空频复用的超表面图像防伪方法
CN111009181A (zh) * 2019-12-18 2020-04-14 武汉大学 基于超表面实现单色随机防伪图案与双色防伪图案复用的设计方法
CN111210713A (zh) * 2020-01-21 2020-05-29 武汉大学 基于防伪底纹与图像复用的防伪超表面的设计方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114996776A (zh) * 2022-04-28 2022-09-02 武汉大学 基于双超表面的光学信息加密方法
CN114996776B (zh) * 2022-04-28 2024-04-16 武汉大学 基于双超表面的光学信息加密方法

Similar Documents

Publication Publication Date Title
CN110335533B (zh) 一种基于超表面阵列结构的光学信息隐藏方法
CN110426758B (zh) 基于超表面的光学薄膜材料、构建方法及其应用
CN110376672A (zh) 一种超表面阵列结构及其在图像显示复用中的应用
CN110426783A (zh) 一种基于微纳半波片的多功能超表面
CN110568528A (zh) 一种基于soi材料的双模超表面及其双模显示应用
CN108508506A (zh) 基于介质超表面的波片和光学器件相结合的双功能器件
CN104932043B (zh) 一种基于金属微纳结构天线阵列的反射式离轴透镜
CN110568540B (zh) 一种具有双图显示功能的微纳波片阵列及其构建方法
CN104471453A (zh) 向衬底的耦合损耗减少的光子晶体波导
CN114137752B (zh) 电驱动的近远场同时多路复用的动态显示方法与应用
CN113191474A (zh) 基于超表面材料的硅芯片防伪标识的设计方法
CN111856746B (zh) 基于叠层超表面的双档振幅光栅的设计方法
CN109212741A (zh) 一种连续变焦透镜及光学系统
CN114967396B (zh) 可实现全息加密的双层超表面
CN110568557A (zh) 基于偏振控制的信息复用方法
TW202122785A (zh) 半導體裝置的檢查系統及其相關的檢查方法
CN111258060B (zh) 可实现透反双通道全息复用的超表面的设计方法
CN110488591B (zh) 一种可实现全空间全息的叠层超表面
CN112882133A (zh) 一种产生艾里光束的几何相位型超透镜
US20050070036A1 (en) Method of forming mirrors by surface transformation of empty spaces in solid state materials
CN110568527B (zh) 一种共振型soi超表面及其在纳米印刷术中的应用
KR102561100B1 (ko) 메타 표면을 이용한 푸리에 변환 간섭계
CN105700073A (zh) 一种表面等离激元单向耦合和分束器件及制备方法
CN111025629B (zh) 偏振调控与空频复用结合的超表面及其设计方法与应用
CN110850601B (zh) 利用超表面实现图像相加和相减运算的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210730

RJ01 Rejection of invention patent application after publication