CN113141108A - 升压转换器 - Google Patents

Abstract

一种升压转换器，包括：一第一电感器、一功率切换器、一输出级电路、一控制器、一谐振电路，以及一放电电路。第一电感器是用于接收一输入电位。功率切换器包括一寄生电容器。输出级电路包括一第一电阻器，其中输出级电路是用于产生一输出电位。控制器检测第一电阻器的一电阻电位，并根据电阻电位来产生时钟电位、一第一控制电位，以及一第二控制电位。谐振电路是耦接至第一电感器，并根据第一控制电位来选择性地使能或禁能。当谐振电路被使能时，谐振电路是与第一电感器和寄生电容器发生共振，以调整通过第一电感器的一电感电流。

Description

升压转换器

技术领域

本发明涉及一种升压转换器，特别涉及一种高输出效率的升压转换器。

背景技术

在传统升压转换器中，其升压电感器容易与功率切换器的寄生电容器发生共振，并产生逆向的电感电流。这种逆向的电感电流会以热能形式造成功率消耗(以下简称“热消耗”)，同时导致升压转换器的输出效率变低。有鉴于此，势必要提出一种全新的解决方案，以克服现有技术所面临的困境。

发明内容

在优选实施例中，本发明提出一种升压转换器，包括：一第一电感器，接收一输入电位；一功率切换器，包括一寄生电容器，其中该功率切换器是根据该一时钟电位来决定是否将该第一电感器耦接至一接地电位；一输出级电路，包括一第一电阻器，并耦接至该第一电感器和该功率切换器，其中该输出级电路是用于产生一输出电位；一控制器，检测该第一电阻器的一电阻电位，并根据该电阻电位来产生该时钟电位、一第一控制电位，以及一第二控制电位；一谐振电路，耦接至该第一电感器，并根据该第一控制电位来选择性地使能或禁能；以及一放电电路，根据该第二控制电位来决定是否将该谐振电路耦接至该接地电位；其中当该谐振电路被使能时，该谐振电路是与该第一电感器和该寄生电容器发生共振，以调整通过该第一电感器的一电感电流。

附图说明

图1是显示根据本发明一实施例所述的升压转换器的示意图。

图2是显示根据本发明一实施例所述的升压转换器的示意图。

图3是显示根据本发明一实施例所述的控制器的示意图。

图4是显示根据本发明一实施例所述的升压转换器操作于第三状态时的等效电路图。

图5是显示根据本发明一实施例所述的升压转换器操作于第四状态时的等效电路图。

图6是显示传统升压转换器的电感电流的波形图。

图7是显示根据本发明一实施例所述的升压转换器的电感电流的波形图。

其中，附图标记说明如下：

100、200～升压转换器；

120、220～功率切换器；

130、230～输出级电路；

140、240～控制器；

150、250～谐振电路；

160、260～放电电路；

242～第一比较器；

244～第二比较器；

C1～第一电容器；

C2～第二电容器；

CP～寄生电容器；

D1～第一二极管；

D2～第二二极管；

L1～第一电感器；

L2～第二电感器；

M1～第一晶体管；

M2～第二晶体管；

M3～第三晶体管；

N1～第一节点；

N2～第二节点；

N3～第三节点；

N4～第四节点；

N5～第五节点；

NIN～输入节点；

NOUT～输出节点；

R1～第一电阻器；

R2～第二电阻器；

VA～时钟电位；

VC1～第一控制电位；

VC2～第二控制电位；

VD～电阻电位；

VIN～输入电位；

VM～比较电位；

VOUT～输出电位；

VREF～参考电位；

VSS～接地电位。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合附图，作详细说明如下。

在说明书及权利要求当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”一词为开放式的用语，故应解释成“包含但不仅限定于”。“大致”一词则是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，达到所述基本的技术效果。此外，“耦接”一词在本说明书中包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接至一第二装置，则代表该第一装置可直接电性连接至该第二装置，或经由其它装置或连接手段而间接地电性连接至该第二装置。

图1是显示根据本发明一实施例所述的升压转换器100的示意图。升压转换器100可应用于一移动装置，例如：台式电脑、笔记本电脑，或一体成形电脑。如图1所示，升压转换器100包括：一第一电感器L1、一功率切换器120、一输出级电路130、一控制器140、一谐振电路150，以及一放电电路160，其中功率切换器120包括一寄生电容器C1，而输出级电路130包括一第一电阻器R1。必须注意的是，虽然未显示于图1中，但升压转换器100还可包括其他元件，例如：一稳压器或(且)一负反馈电路。

第一电感器L1可视为升压转换器100的一升压电感器。第一电感器L1是用于接收一输入电位VIN。输入电位VIN可来自一外部电源，其中输入电位VIN可为具有任意频率和任意振幅的一交流电位。例如，交流电位的频率可约为50Hz或60Hz，而交流电位的方均根值可约为110V或220V，但亦不仅限于此。功率切换器120可根据该一时钟电位VA来决定是否将第一电感器L1耦接至一接地电位VSS(例如：0V)。例如，若时钟电位VA为高逻辑电平(例如：逻辑“1”)，则功率切换器120即将第一电感器L1耦接至接地电位VSS(亦即，功率切换器120可近似于一短路路径)；反之，若时钟电位VA为低逻辑电平(例如：逻辑“0”)，则功率切换器120不会将第一电感器L1耦接至接地电位VSS(亦即，功率切换器120可近似于一开路路径)。功率切换器120的二端之间的总寄生电容可模拟为前述的寄生电容器CP，其并非一外部独立元件。输出级电路130是耦接至第一电感器L1和功率切换器120。输出级电路130是用于产生一输出电位VOUT。输出电位VOUT可为一直流电位，其中输出电位VOUT的电位电平是高于输入电位VIN的最大值。输出级电路130的第一电阻器R1可视为一检测电阻器。控制器140可为一集成电路芯片。控制器140可检测第一电阻器R1的一电阻电位VD，其中控制器140是根据此电阻电位VD来产生时钟电位VA、一第一控制电位VC1，以及一第二控制电位VC2。例如，时钟电位VA于升压转换器100初始化时可维持于一固定电位，而在升压转换器100进入正常使用阶段后则可提供周期性的时钟波形。谐振电路150是耦接至第一电感器L1。谐振电路150是根据第一控制电位VC1来选择性地使能或禁能。例如，若第一控制电位VC1为高逻辑电平，则谐振电路150即被使能；反之，若第一控制电位VC1为低逻辑电平，则谐振电路150即被禁能。放电电路160是根据第二控制电位VC2来决定是否将谐振电路150耦接至接地电位VSS。例如，若第二控制电位VC2为高逻辑电平，则放电电路160即将谐振电路150耦接至接地电位VSS(亦即，放电电路160可近似于一短路路径)；反之，若第二控制电位VC2为低逻辑电平，则放电电路160不会将谐振电路150耦接至接地电位VSS(亦即，放电电路160可近似于一开路路径)。必须注意的是，当谐振电路150被使能时，谐振电路150可与第一电感器L1和寄生电容器CP发生共振，以调整通过第一电感器L1的一电感电流IL。根据实际测量结果，这种电路设计方式可防止升压转换器100的第一电感器L1因非理想的逆向电流而产生热消耗，故能提高升压转换器100的输出效率。

以下实施例将介绍升压转换器100的详细结构及操作方式。必须理解的是，这些附图和叙述仅为举例，而非用于限制本发明的范围。

图2是显示根据本发明一实施例所述的升压转换器200的示意图。在图2的实施例中，升压转换器200具有一输入节点NIN和一输出节点NOUT，并包括一第一电感器L1、一功率切换器220、一输出级电路230、一控制器240、一谐振电路250，以及一放电电路260，其中功率切换器220包括一寄生电容器C1，而输出级电路230包括一第一电阻器R1。升压转换器200的输入节点NIN可由一外部电源处接收一输入电位VIN，而升压转换器200的输出节点NOUT可用于输出一输出电位VOUT，其中输出电位VOUT的电位电平是高于输入电位VIN的最大值。

第一电感器L1的第一端是耦接至输入节点NIN，而第一电感器L1的第二端是耦接至一第一节点N1。一电感电流IL是由输入节点NIN起通过第一电感器L1流往第一节点N1。

功率切换器220包括一第一晶体管M1。第一晶体管M1可为一N型金属氧化物半导体场效晶体管。第一晶体管M1的控制端是用于接收一时钟电位VA，第一晶体管M1的第一端是耦接至一接地电位VSS，而第一晶体管M1的第二端是耦接至第一节点N1。第一晶体管M1的第一端和第二端之间的总寄生电容可模拟为前述的寄生电容器CP，其并非一外部独立元件。寄生电容器CP的第一端是耦接至第一节点N1，而寄生电容器CP的第二端是耦接至接地电位VSS。

除了第一电阻器R1以外，输出级电路230还可包括一第一二极管D1和一第一电容器C1。第一二极管D1的阳极是耦接至第一节点N1，而第一二极管D1的阴极是耦接至一第二节点N2。第一电阻器R1的第一端是耦接至第二节点N2，而第一电阻器R1的第二端是耦接至输出节点NOUT。第一电容器C1的第一端是耦接至输出节点NOUT，而第一电容器C1的第二端是耦接至接地电位VSS。

控制器240是耦接至第二节点N2和输出节点NOUT，以检测第一电阻器R1的一电阻电位VD。电阻电位VD可等于第一电阻器R1的第一端和第二端之间的一电位差。控制器240是根据此电阻电位VD来产生时钟电位VA、一第一控制电位VC1，以及一第二控制电位VC2。例如，时钟电位VA于升压转换器200初始化时可维持于一固定电位(例如：接地电位VSS)，而在升压转换器200进入正常使用阶段后则可提供周期性的时钟波形。另外，除了初始阶段以外，第二控制电位VC2的波形可以大致等同于时钟电位VA的波形。

图3是显示根据本发明一实施例所述的控制器240的示意图。图3是显示控制器240的至少一部分电路。在图3的实施例中，控制器240包括一第一比较器242和一第二比较器244。例如，第一比较器242和第二比较器244的任一者可用一误差放大器或一运算放大器来实施，但亦不仅限于此。第一比较器242的正输入端是用于接收电阻电位VD，第一比较器242的负输入端是耦接至接地电位VSS，而第一比较器242的输出端是用于输出一比较电位VM。例如，若电阻电位VD高于接地电位VSS，则比较电位VM可为高逻辑电平；反之，若电阻电位VD低于或等于接地电位VSS，则比较电位VM可为低逻辑电平。第二比较器244的正输入端是用于接收一参考电位VREF，第二比较器244的负输入端是用于接收比较电位VM，而第二比较器244的输出端是用于输出第一控制电位VC1。例如，若参考电位VREF高于比较电位VM，则第一控制电位VC1可为高逻辑电平；反之，若参考电位VREF低于或等于比较电位VM，则第一控制电位VC1可为低逻辑电平。在另一些实施例中，控制器240还可包括其他元件，例如：一时钟产生器(未显示)，但亦不仅限于此。

谐振电路250包括一第二电容器C2、一第二电感器L2、一第二二极管D2，以及一第二晶体管M2。第二电容器C2的第一端是耦接至输入节点NIN，而第二电容器C2的第二端是耦接至一第三节点N3。第二电感器L2的第一端是耦接至输入节点NIN，而第二电感器L2的第二端是耦接至第三节点N3。第二二极管D2的阳极是耦接至第三节点N3，而第二二极管D2的阴极是耦接至一第四节点N4。第二晶体管M2可为一N型金属氧化物半导体场效晶体管。第二晶体管M2的控制端是用于接收第一控制电位VC1，第二晶体管M1的第一端是耦接至第四节点N4，而第二晶体管M2的第二端是耦接至第一节点N1。

放电电路260包括一第三晶体管M3和一第二电阻器R2。第三晶体管M3可为一N型金属氧化物半导体场效晶体管。第三晶体管M3的控制端是用于接收第二控制电位VC2，第三晶体管M3的第一端是耦接至一第五节点N5，而第三晶体管M3的第二端是耦接至第四节点N4。第二电阻器R2的第一端是耦接至第五节点N5，而第二电阻器R2的第二端是耦接至接地电位VSS。

在一些实施例中，升压转换器200的操作原理可如下列所述，其可依序操作于一第一状态、一第二状态、一第三状态，以及一第四状态。首先，在第一状态中，没有任何能量输入至输入节点NIN，而时钟电位VA是维持于接地电位VSS。此时，第一晶体管M1、第二晶体管M2，以及第三晶体管M3皆为禁能状态。

在第二状态中，输入电位VIN变为一正电位，而时钟电位VA不再等于接地电位VSS并处于周期性的高逻辑区间。此时，第一晶体管M1为使能状态，但第二晶体管M2和第三晶体管M3皆为禁能状态。另外，通过第一电感器L1的电感电流IL则逐渐上升。

图4是显示根据本发明一实施例所述的升压转换器200操作于第三状态时的等效电路图。在第三状态中，时钟电位VA处于周期性的低逻辑区间。此时，第一晶体管M1为禁能状态，第一二极管D1为导通状态，而通过第一电感器L1和第一二极管D1的电感电流IL则逐渐下降。当第一电阻器R1的电阻电位VD下降至0时，比较电位VM将变为低逻辑电平，而第一控制电位VC1将变为高逻辑电平，以使能第二晶体管M2和谐振电路250。因此，第二电容器C2和第二电感器L2将与第一电感器L1和寄生电容器CP发生共振(如图4所示)，以调整通过第一电感器L1的电感电流IL。

图5是显示根据本发明一实施例所述的升压转换器200操作于第四状态时的等效电路图。在第四状态中，时钟电位VA处于周期性的高逻辑区间。此时，第一晶体管M1为使能状态，而第一二极管D1为断路状态。由于第二控制电位VC2大致跟随时钟电位VA，故第二控制电位VC2将变为高逻辑电平，以使能第三晶体管M3和放电电路260。因此，存储于第二电容器C2和第二电感器L2中的能量会经由第二电阻器R2释放至接地电位VSS(如图5所示)。最后，升压转换器200将会交替地重复操作于第三状态和第四状态，其可视为升压转换器200的正常使用阶段。

图6是显示传统升压转换器的电感电流的波形图。如图6所示，传统升压转换器的电感电流具有一些非理想的逆向部分(如虚线框所示)，其将造成不必要的热消耗。图7是显示根据本发明一实施例所述的升压转换器200的电感电流IL的波形图。根据图7的测量结果，在使用所提的谐振电路250和放电电路260后，本发明的升压转换器200将能产生完全无逆向的电感电流IL，其不仅能降低热消耗，还可大幅提高升压转换器200的输出效率。

在一些实施例中，升压转换器200的元件参数可如下列所述。第一电感器L1的电感值可介于570μH至630μH之间，优选为600μH。第二电感器L2的电感值可介于95μH至105μH之间，优选为100μH。第一电容器C1的电容值可介于2400μF至3600μF之间，优选为3000μF。第二电容器C2的电容值可介于64.6nF至71.4nF之间，优选为68nF。第一电阻器R1的电阻值可介于9.9mΩ至10.1mΩ之间，优选为10mΩ。第二电阻器R2的电阻值可介于0.95kΩ至1.05kΩ之间，优选为1kΩ。参考电位VREF可约等于0.5V。时钟电位VA的切换频率可约为65kHz，以上参数范围是根据多次实验结果而得出，其有助于最佳化升压转换器200的转换效率。

本发明提出一种新颖的升压转换器，其包括谐振电路及放电电路。根据实际测量结果，使用前述设计的升压转换器可大幅降低非理想的逆向电感电流。大致而言，本发明可有效提高升压转换器的输出效率，故其很适合应用于各种各式的电子装置当中。

值得注意的是，以上所述的电位、电流、电阻值、电感值、电容值，以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的升压转换器并不仅限于图1-图7所示的状态。本发明可以仅包括图1-图7的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的升压转换器当中。虽然本发明的实施例是使用金属氧化物半导体场效晶体管为例，但本发明并不仅限于此，本技术领域人士可改用其他种类的晶体管，例如：接面场效晶体管，或是鳍式场效晶体管等等，而不致于影响本发明的效果。

在本说明书以及权利要求中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。

本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (10)

1.一种升压转换器，包括：

一第一电感器，接收一输入电位；

一功率切换器，包括一寄生电容器，其中，该功率切换器是根据一时钟电位来决定是否将该第一电感器耦接至一接地电位；

一输出级电路，包括一第一电阻器，并耦接至该第一电感器和该功率切换器，其中，该输出级电路是用于产生一输出电位；

一控制器，检测该第一电阻器的一电阻电位，并根据该电阻电位来产生该时钟电位、一第一控制电位，以及一第二控制电位；

一谐振电路，耦接至该第一电感器，并根据该第一控制电位来选择性地使能或禁能；以及

一放电电路，根据该第二控制电位来决定是否将该谐振电路耦接至该接地电位；

其中，当该谐振电路被使能时，该谐振电路是与该第一电感器和该寄生电容器发生共振，以调整通过该第一电感器的一电感电流。

2.如权利要求1所述的升压转换器，其中，该功率切换器包括：

一第一晶体管，具有一控制端、一第一端以及一第二端，其中，该第一晶体管的该控制端是用于接收该时钟电位，该第一晶体管的该第一端是耦接至该接地电位，而该第一晶体管的该第二端是耦接至一第一节点。

3.如权利要求2所述的升压转换器，其中，该第一电感器具有一第一端和一第二端，该第一电感器的该第一端是耦接至一输入节点以接收该输入电位，该第一电感器的该第二端是耦接至该第一节点，该寄生电容器具有一第一端和一第二端，该寄生电容器的该第一端是耦接至该第一节点，而该寄生电容器的该第二端是耦接至该接地电位。

4.如权利要求3所述的升压转换器，其中，该输出级电路还包括：

一第一二极管，具有一阳极和一阴极，其中，该第一二极管的该阳极是耦接至该第一节点，而该第一二极管的该阴极是耦接至一第二节点；以及

一第一电容器，具有一第一端和一第二端，其中，该第一电容器的该第一端是耦接至一输出节点以输出该输出电位，而该第一电容器的该第二端是耦接至该接地电位；

其中，该第一电阻器具有一第一端和一第二端，该第一电阻器的该第一端是耦接至该第二节点，而该第一电阻器的该第二端是耦接至该输出节点。

5.如权利要求4所述的升压转换器，其中，该控制器是耦接至该第二节点和该输出节点，以检测该电阻电位，而该电阻电位是等于该第一电阻器的该第一端和该第二端之间的一电位差。

6.如权利要求3所述的升压转换器，其中该谐振电路包括：

一第二电容器，具有一第一端和一第二端，其中，该第二电容器的该第一端是耦接至该输入节点，而该第二电容器的该第二端是耦接至一第三节点；以及

一第二电感器，具有一第一端和一第二端，其中，该第二电感器的该第一端是耦接至该输入节点，而该第二电感器的该第二端是耦接至该第三节点。

7.如权利要求6所述的升压转换器，其中，该谐振电路还包括：

一第二二极管，具有一阳极和一阴极，其中，该第二二极管的该阳极是耦接至该第三节点，而该第二二极管的该阴极是耦接至一第四节点；以及

一第二晶体管，具有一控制端、一第一端，以及一第二端，其中，该第二晶体管的该控制端是用于接收该第一控制电位，该第二晶体管的该第一端是耦接至该第四节点，而该第二晶体管的该第二端是耦接至该第一节点。

8.如权利要求7所述的升压转换器，其中，该放电电路还包括：

一第三晶体管，具有一控制端、一第一端，以及一第二端，其中，该第三晶体管的该控制端是用于接收该第二控制电位，该第三晶体管的该第一端是耦接至一第五节点，而该第三晶体管的该第二端是耦接至该第四节点；以及

一第二电阻器，具有一第一端和一第二端，其中，该第二电阻器的该第一端是耦接至该第五节点，而该第二电阻器的该第二端是耦接至该接地电位。

9.如权利要求1所述的升压转换器，其中，该控制器包括：

一第一比较器，具有一正输入端、一负输入端，以及一输出端，其中，该第一比较器的该正输入端是用于接收该电阻电位，该第一比较器的该负输入端是耦接至该接地电位，而该第一比较器的该输出端是用于输出一比较电位；以及

一第二比较器，具有一正输入端、一负输入端，以及一输出端，其中，该第二比较器的该正输入端是用于接收一参考电位，该第二比较器的该负输入端是用于接收该比较电位，而该第二比较器的该输出端是用于输出该第一控制电位。

10.如权利要求9所述的升压转换器，其中，该参考电位约等于0.5V，该时钟电位的切换频率约为65kHz，而该第二控制电位的波形是大致等同于该时钟电位的波形。

Images