CN113140576B - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN113140576B CN113140576B CN202110418973.7A CN202110418973A CN113140576B CN 113140576 B CN113140576 B CN 113140576B CN 202110418973 A CN202110418973 A CN 202110418973A CN 113140576 B CN113140576 B CN 113140576B
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- substrate
- metal layer
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 19
- 230000008569 process Effects 0.000 abstract description 17
- 230000008878 coupling Effects 0.000 description 20
- 238000010168 coupling process Methods 0.000 description 20
- 238000005859 coupling reaction Methods 0.000 description 20
- 238000003860 storage Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种阵列基板和显示面板,涉及显示技术领域,阵列基板包括衬底基板、位于衬底基板一侧的第一金属层、位于第一金属层远离衬底基板一侧的第二金属层,第一金属层包括栅极线,第二金属层包括第一信号部,第一信号部为驱动晶体管的漏极;至少一个子像素区域中,栅极线包括沿第一方向延伸的主体部、以及沿第二方向凸出于主体部的第一功能部,在垂直于衬底基板所在平面的方向上,第一功能部与第一信号部至少部分交叠。本发明通过在栅线的主体部上设置第一功能部,第一功能部与第一信号部至少部分交叠形成栅极线电容,使得在具有工艺波动的前提下也能够保证具有一定的栅极线电容,提高显示的稳定性。
Description
技术领域
本发明涉及显示技术领域,更具体地,涉及一种阵列基板和显示面板。
背景技术
随着电子技术的发展,显示面板制造也趋于成熟,现有技术提供的显示面板包括液晶显示面板、有机发光显示面板、等离子显示面板等。
显示面板中具有红色子像素(R)、绿色子像素(G)、蓝色子像素(B)构成的像素单元,通常情况下在横向和纵向上红色子像素(R)、绿色子像素(G)、蓝色子像素(B)的宽度都是相等的,但是为了匹配纯色画面白点色度的需求会设计非等间距设计,例如降低显示面板的白点值会使显示面板整体颜色变暗,显示画面不会刺眼,即红色子像素(R)、绿色子像素(G)、蓝色子像素(B)在横向方向上的宽度是不相等的,而在纵向方向上的宽度是相等的,使得部分子像素的开口区面积会大于其他子像素的开口区面积,此时会造成显示面板中部分子像素出现闪烁(Flicker)的问题,主要原因是开口区面积不同会造成像素电极与公共电极形成的存储电容不同,存储电容不同、耦合电压不同,导致不同开口面积的子像素上所需的公共电极电压不同,而显示面板内只有一个最佳公共电极电压,当具有不同存储电容的子像素均使用一个最佳公共电压时,会导致部分子像素在最佳公共电极电压下工作,而另一部分子像素的公共电极电压不是最佳状态,从而出现Flicker的问题。因此如何实现显示面板内不同开口面积的子像素具有统一的最佳公共电极电压,是本领域亟待解决的问题。
发明内容
有鉴于此,本发明提供了一种阵列基板和显示面板,用于改善显示面板中部分子像素出现闪烁的问题。
一方面,本发明提供了一种阵列基板,包括多条沿第一方向延伸的栅极线、以及多条沿第二方向延伸的数据线,所述栅极线与所述数据线交叉限定出子像素区域,所述子像素区域包括驱动晶体管,所述第一方向与所述第二方向交叉;
所述阵列基板包括衬底基板、位于所述衬底基板一侧的第一金属层、位于所述第一金属层远离衬底基板一侧的第二金属层,所述第一金属层包括所述栅极线,所述第二金属层包括第一信号部,所述第一信号部为所述驱动晶体管的漏极;
至少一个所述子像素区域中,所述栅极线包括沿所述第一方向延伸的主体部、以及沿所述第二方向凸出于所述主体部的第一功能部,在垂直于所述衬底基板所在平面的方向上,所述第一功能部与所述第一信号部至少部分交叠。
另一方面,本发明还提供了一种显示面板,包括上述阵列基板。
与现有技术相比,本发明提供的阵列基板和显示面板,至少实现了如下的有益效果:
本发明的阵列基板中栅极线与数据线交叉限定处子像素区域,子像素区域具有驱动晶体管,至少一个子像素区域中,栅极线包括沿第一方向延伸的主体部、以及沿第二方向凸出于主体部的第一功能部,在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠。由于在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠构成了栅极线电容,一方面,使得子像素的最佳公共电极电压相同,从而所有子像素在同一个最佳公共电极电压下工作,改善子像素闪烁的问题,提高显示面板的显示效果;另一方面,在垂直于衬底基板所在平面的方向上,第一功能部与第一信号部至少部分交叠形成栅极线电容,增加了交叠面积,可使得栅极线电容可调节范围变大;再者,由于在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠构成了栅极线电容,能够保证即使存在制作工艺波动的情况,也具有一定的栅极线电容,确保显示面板产品的可靠性。
当然,实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例,并且连同其说明一起用于解释本发明的原理。
图1是现有技术中一种阵列基板的平面结构示意图;
图2是本发明提供的一种阵列基板的平面结构示意图;
图3是图2中M区域的局部放大图;
图4是图3中A-A’向的一种剖面图;
图5中示出了液晶显示面板加电压时的亮度特性曲线;
图6是图2中M区域的又一种局部放大图;
图7是图2中M区域的又一种局部放大图;
图8是图2中M区域的又一种局部放大图;
图9是图2中M区域的又一种局部放大图;
图10是对图5中阵列基板进行仿真测试的结果示意图;
图11是本发明提供的又一种阵列基板的平面结构示意图;
图12是图11中V区域的局部放大图;
图13是本发明提供的又一种阵列基板的平面结构示意图;
图14是图13中W区域的局部放大图;
图15是本发明提供的又一种阵列基板的平面结构示意图;
图16是图15中R区域的局部放大图;
图17是本发明提供的又一种阵列基板的平面结构示意图;
图18是图17中S区域的局部放大图;
图19是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它例子可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
参照图1,图1是现有技术中一种阵列基板的平面结构示意图,图1中的阵列基板100’包括沿第一方向X延伸的栅极线1’、沿第二方向Y延伸的数据线2’,栅极线1’与数据线2’交叉限定出子像素区域3’,子像素区域3’包括驱动晶体管T’,子像素区域3’中的子像素可以是红色子像素R、绿色子像素G、蓝色子像素B,其中沿第一方向X上绿色子像素G的宽度小于红色子像素R和蓝色子像素B的宽度,沿第二方向Y上红色子像素R的宽度和蓝色子像素B的宽度相等,绿色子像素G的面积小于红色子像素R和蓝色子像素B的面积,驱动晶体管T’包括源极7’、漏极6’、半导体层8’、以及栅极(半导体层与栅极线1’相交叠的区域),第一金属层11’包括栅极线1’,第二金属层12’包括驱动晶体管的漏极6’;在红色子像素R和蓝色子像素B中,为了形成栅极线电容,需要在垂直于衬底基板10’所在平面的方向上,将驱动晶体管T’的漏极6’和栅极线1’相交叠,从而形成栅极线电容,该结构中当第二方向Y上存在工艺波动时,本发明中工艺波动是指在制作不同的膜层,例如第一金属层和第二金属层时会产生位移偏差的情况,即驱动晶体管T’的漏极6’和栅极线1’不能够交叠,则不能够形成栅极线电容,不能调节公共电极电压,仍然存在闪烁的问题。
为了满足在第二方向上存在工艺波动时,在垂直于衬底基板所在平面的方向上驱动晶体管的漏极与栅极线相交叠,仍然能够形成栅极线电容,避免子像素出现闪烁的现象,本发明提供了一种阵列基板和显示面板,关于阵列基板的具体实施例下文将详述。
参照图2和图3,图2是本发明提供的一种阵列基板的平面结构示意图,图3是图2中M区域的局部放大图,图4是图2中A-A’向的一种剖面图。
参照图2,图2中的阵列基板包括多条沿第一方向X延伸的栅极线1、以及多条沿第二方向Y延伸的数据线2,栅极线1与数据线2交叉限定出子像素区域3,子像素区域3包括驱动晶体管T,第一方向X与第二方向Y交叉;
如图4所示,阵列基板100包括衬底基板10、位于衬底基板10一侧的第一金属层12、位于第一金属层12远离衬底基板10一侧的第二金属层13,第一金属层12包括栅极线1,第二金属层13包括第一信号部4,第一信号部4为驱动晶体管T的漏极6;
至少一个子像素区域3中,栅极线1包括沿第一方向X延伸的主体部5、以及沿第二方向Y凸出于主体部5的第一功能部9,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠。
为了清楚示意本实施例的结构,图2中进行了透明度填充,图2中还示出了与驱动晶体管T的漏极6电连接的像素电极21,驱动晶体管T导通后,数据线2上的电压通过驱动晶体管T的源极7传输到漏极6,对像素电极21进行驱动,当然像素电压与公共电极(图中未示出)之间的电压差形成的电场可以控制液晶偏转实现显示。
图2中还示出了驱动晶体管T包括半导体层8,半导体层8在垂直于衬底基板10所在平面的正投影为U型,当然半导体层8在垂直于衬底基板10所在平面的正投影还可以为L型,这里不做具体限定。
当然,可以理解的是,参照图4,阵列基板还包括设置在半导体层8与第一金属层12之间的绝缘层14a、第一金属层12与第二金属层13之间的绝缘层14b、以及第二金属层13与像素电极21之间的绝缘层14c。
图2和图3中仅示出了在垂直于衬底基板10所在平面的方向上,第一信号部4与部分第一功能部9部分交叠的情况,当然也可以第一信号部4与第一功能部9完全交叠,这里不做具体限定。
图2中仅示意性的示出了具有一行像素行,像素子区域中具有子像素,分别为红色子像素R、绿色子像素G、蓝色子像素B,图2中沿第一方向X上红色子像素R的宽度和蓝色子像素B的宽度相等,沿第一方向X上绿色子像素G的宽度小于红色子像素R和蓝色子像素B的宽度,而且图中示意性的示出了沿第一方向X上绿色子像素G的宽度等于红色子像素R和蓝色子像素B的宽度的1/2。当然也可以根据实际产品需要而改变其它子像素的宽度或高度。可以理解的是显示面板中不同的(亮度)需求,要求不同面积大小的红色子像素R、绿色子像素G、和蓝色子像素B进行搭配,本实施例中绿色子像素G的面积小于红色子像素R和蓝色子像素B的面积仅是一种示意,这里不做具体限定。
本实施例中仅以像素排布方式为RGB为例,当然像素排布还可为RGBG、或者RGBW的排布方式,这里不做具体限定,只要子像素区域中具有像素面积不相等的情况均适用于本发明。
图2中由于绿色子像素G在第一方向X上的宽度为红色子像素R和蓝色子像素B在第一方向X上的宽度的一半,所以绿色子像素G的面积小于红色子像素R和蓝色子像素B的面积,同样绿色子像素G中的像素电极21的条数也会小于红色子像素R和蓝色子像素B中像素电极21的条数,绿色子像素G中的像素电极21与公共电极(图中未示出)之间形成的存储电容相比红色子像素R和绿色子像素B对应的存储电容小。
如上所述,当具有不同存储电容的子像素均使用一个最佳公共电极电压时,会导致部分子像素在最佳公共电极电压下工作,而另一部分子像素的公共电极电压不是最佳状态,从而出现Flicker的问题。液晶显示面板是通过交流电压驱动的,因此需要正负电压,图5中示出了液晶显示面板加电压时的亮度特性曲线,如图中采用±4V的电压对液晶进行驱动时亮度是一样的(图5中的A点和B点),不会发生闪烁的问题,但是由于不同子像素的存储电容不同存在充电不足的影响,导致正负电压的绝对值是不一样的,例如会出现正电压会大于4V,负电压会大于-4V的情况,则导致相应的亮度不同(图5中的C点和D点),所以在通入正负电压时出现忽明忽暗的闪烁现象(Flicker),为了达到最佳公共电压,在充正电时像素电压会被向下耦合,△V1=4.5V-4V=0.5V,在充负电时像素电压也会向下耦合,△V2=-3.5V-(-4V)=0.5V,而最佳公共电极的施加电压是以耦合后的正负电压取中心值,即Vcom=[4.5-3.5)]/2=0.5。
根据电压耦合公式△V=△Vgate×(Cpg+Ctft)/(Cpg+Ctft+Cpd+…+Cst),其中,Cpg为栅极线电容,Ctft为驱动晶体管T的自身电容,Cpd为像素电极21与数据线2之间的电容,可见由于子像素的存储电容Cst不同,将造成△V不同,导致不同开口面积的子像素的最佳公共电极电压不同。由上述公式可知,可以通过调节栅极线电容来改变公共电极电压,而且存储电容Cst越大的子像素的像素电压的耦合下拉越小,子像素的栅极线电容Cpg越大时该子像素的像素电压的耦合下拉越大,因此,对于存储电容Cst越大的子像素,由于耦合下拉越小,造成的△V越小,通过增加面积大的子像素的栅极线电容Cpg,从而使得像素电压耦合下拉越大,以得到较小的公共电极电压,使得其与存储电容Cst较小的子像素的公共电极电压基本相同,需要说明的是这里的基本相同是指在误差允许范围内公共电极电压相等,也就是显示面板的画面闪烁不易被视觉察觉的范围内。
所以本发明中在红色子像素R和蓝色子像素B中,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,形成栅极线电容,即增加了面积大的子像素的栅极线电容Cpg,从而使得像素电压耦合下拉越大,以得到较小的公共电极电压,从而使其与绿色子像素G的公共电极电压基本相同。
再结合图1可知,图1中的结构当第二方向Y上存在工艺波动时,驱动晶体管T’的漏极6’和栅极线1’不能够交叠,则不能够形成栅极线电容,不能调节公共电极电压,所以本发明中,在至少一个子像素区域3中,栅极线1包括沿第一方向X延伸的主体部5、以及沿第二方向Y凸出于主体部5的第一功能部9,即在原有栅极线1的基础上增加了第一功能部9,同时将漏极6面积做大,在垂直于衬底基板10所在平面的方向上,使第一功能部9与第一信号部4至少部分交叠,这样当第二方向Y上具有工艺波动时,仍能使位于第二金属层13的漏极6(即第一信号部4)和位于第一金属层12的第一功能部9(栅极)形成栅极线电容,保证面积相对较大的子像素的栅极线电容Cpg增加,确保红色子像素、蓝色子像素与绿色子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能。
本发明中工艺波动是指在制作不同的膜层,例如第一金属层和第二金属层时会产生位移偏差的情况。如在第二方向上发生工艺波动,是指第一金属层与第二金属层在第二方向上发生位移偏差,在第一方向上发生工艺波动,是指第一金属层与第二金属层在第一方向上发生位移偏差。
本实施例中仅以绿色子像素G中不具有栅极线电容、而红色子像素R和蓝色子像素B具有栅极线电容(位于第二金属层13的漏极6和位于第一金属层12的第一功能部9交叠形成的栅极线电容)为例示意性说明,当然,也可以采用绿色子像素G、红色子像素R和蓝色子像素B中均具有栅极线电容(位于第二金属层13的漏极6和位于第一金属层12的第一功能部9交叠形成的栅极线电容),此时红色子像素R和蓝色子像素B中的栅极线电容大于绿色子像素G中的栅极线电容,即红色子像素R和蓝色子像素B中漏极6与第一功能部9的交叠面积大于绿色子像素G中漏极6与第一功能部9的交叠面积,这里不做具体限定。与现有技术相比,本发明至少具有以下有益效果:
一方面,本发明的至少一个子像素区域3中,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,形成栅极线电容Cpg,从而使得像素电压耦合下拉变大,以得到较小的公共电极电压,从而使各子像素的公共电极电压基本相同;
另一方面,相较于图1中的结构,由于图1中的结构中漏极6’与栅极1’的交叠面积有限,所以能够增加的栅极线电容也有限,本发明中在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠形成栅极线电容,增加了交叠面积,使得栅极线电容可调节范围变大;再者,在至少一个子像素区域3中,栅极线1包括沿第一方向X延伸的主体部5、以及沿第二方向Y凸出于主体部5的第一功能部9,即在原有栅极线1的基础上增加了第一功能部9,这样当第二方向Y上具有工艺波动时,仍能使第一功能部9与第一信号部4至少部分交叠形成栅极线电容,保证该子像素能够增加栅极线电容Cpg,确保各子像素的公共电极电压趋于基本相同,改善闪烁的问题,提高显示面板的显示性能。
在一些可选的实施例中,参照图6至图9,图6至图9均是图2中M区域的又一种局部放大图。第一功能部9在衬底基板10所在平面的正投影为非矩形图形。
图6中第一功能部9在衬底基板10所在平面的正投影为梯形,图7中第一功能部9在衬底基板10所在平面的正投影为L形,图8中第一功能部9在衬底基板10所在平面的正投影为八边形,图9中第一功能部9在衬底基板10所在平面的正投影为三角形,也就是说第一功能部9在衬底基板10所在平面的正投影为非矩形的,可以理解的是,第一功能部9在衬底基板10所在平面的正投影为异形的,例如第一功能部9的边缘在衬底基板10所在平面的正投影还可以为弧形的,图中未示出,可以理解的是,第一功能部9在衬底基板10所在平面的正投影形状很大程度上决定了第一功能部9与第一信号部4的交叠面积,也就是决定了栅极线电容的大小,根据电压耦合公式△V=△Vgate×(Cpg+Ctft)/(Cpg+Ctft+Cpd+…+Cst),可知,改变的是栅极线电容,发明人实验发现:如果第一功能部9是规则的矩形,随着第一功能部9和第一信号部4交叠面积的改变,即第一功能部9或第一信号部4在第二方向Y移动一定的距离,公共电压的变化是非线性的,在某些情况下会产生数值的突变,增加了统一面板内最佳公共电极电压的难度。因此发明人进行数据模拟得到:当第一功能部9是异形时,可以实现公共电压的线性变化。对于该结论可能的解释是:结合电压耦合公式,在第二方向Y上,随着移动距离的线性变化,调节栅极和漏极的交叠面积是非线性增加,因此对应的栅极线电容也是非线性变化,进一步通过控制交叠面积的变化趋势可以使对应的公共电压趋于线性的变化。因此通过设置第一功能部9在衬底基板10所在平面的正投影为非矩形图形,控制在工艺波动下公共电压呈线性变化,即实现各子像素的公共电极电压基本相同,改善闪烁的问题。
在一些可选的实施例中,继续参照图6,第一功能部9在衬底基板10所在平面的正投影为梯形。
以图6中第一功能部9在衬底基板10所在平面的正投影为梯形为例,通过第一功能部9在衬底基板10所在平面的正投影为梯形,使第一功能部9与第一信号部4相交叠形成栅极线电容,从第一功能部9与第一信号部4相交叠的面积角度分析,通过仿真结果得到第一功能部9在衬底基板10所在平面的正投影为梯形。图10是对图6中阵列基板进行仿真测试的结果示意图,是第一信号部4或第一功能部9在第二方向Y移动一定的距离对应的公共电极电压变化情况,图10中虚线为蓝色子像素B优化前的公共电极电压B(Vcom),点划线为绿色子像素G的公共电极电压G(Vcom),直线为蓝色子像素B中第一功能部9在衬底基板10所在平面的正投影为梯形时的公共电极电压B(Vcom)’,仿真后确认蓝色子像素B优化后的公共电极电压B(Vcom)’与绿色子像素G的公共电极电压G(Vcom)在工艺波动的情况下差异在一阶以内,属于误差允许范围内,即第一功能部9在衬底基板10所在平面的正投影为梯形,能够较好的实现各子像素的公共电极电压基本相同,改善闪烁的问题。
在一些可选的实施例中,继续参照图2,子像素区域3包括第一子像素区域31和第二子像素区域32,第一子像素区域31的面积大于第二子像素区域32的面积,第一功能部9位于第一子像素区域31中。
图2中,第一子像素区域31包括红色子像素和蓝色子像素,第二子像素区域32中包括绿色子像素,第一子像素区域31的面积大于第二子像素区域32的面积。
如上所述,由上述电压耦合公式可知,可以通过调节栅极线电容来改变公共电极电压,而且存储电容Cst越大的子像素的像素电压的耦合下拉越小,子像素的栅极线电容Cpg越大时该子像素的像素电压的耦合下拉越大,因此,对于存储电容Cst越大的子像素,由于耦合下拉越小,造成的△V越小,通过增加面积较大的子像素栅极线电容Cpg,从而使得像素电压耦合下拉越大,以得到较小的公共电极电压,使得其与存储电容Cst较小的子像素的公共电极电压基本相同。
当然,也可以通过减小面积较小的子像素的栅极线电容Cpg,从而使像素电压耦合下拉较小,以得到较大的公共电压,使得其与存储电容Cst较大的子像素的公共电极电压基本相同,这里不做具体限定。
本实施例中绿色子像素G在第一方向X上的宽度为红色子像素R和蓝色子像素B在第一方向X上的宽度的一半,所以绿色子像素G的面积小于红色子像素R和蓝色子像素B的面积,当然,这里第一子像素区域31包括红色子像素和蓝色子像素,第二子像素区域3中包括绿色子像素,仅为示意性说明,可以根据显示面板是指显示颜色需要而调整各子像素的面积大小,这里不做具体限定,将第一功能部9设置在面积较大的第一子像素区域31中,使得面积较大的子像素与面积较小的子像素公共电极电压相同。
在一些可选的实施例中,参照图11和图12,图11是本发明提供的又一种阵列基板的平面结构示意图,图12是图11中V区域的局部放大图。在垂直于衬底基板10所在平面的方向上,主体部5与第一信号部4至少部分交叠。
图11和图12中,在垂直于衬底基板10所在平面的方向上,第一信号部4不仅与第一功能部9相交叠,而且第一信号部4还与主体部5相交叠,这样第一信号部4与第一功能部9以及与主体部5形成栅极线电容,而且还通过增加了该红色子像素R的栅极线电容Cpg,从而使得像素电压耦合下拉越大,以得到较小的公共电极电压,从而使其与绿色子像素G的公共电极电压基本相同;另一方面,由于第一信号部4不仅与第一功能部9相交叠,还与主体部5相交叠,这样当第二方向Y上具有工艺波动时,能进一步保证该子像素具有栅极线电容Cpg,确保其子像素的公共电极电压与其它子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能。在垂直于衬底基板10所在平面的方向上,主体部5与第一信号部4至少部分交叠形成栅极线电容,进一步增加了交叠面积,使得栅极线电容可调节范围更大。
在一些可选的实施例中,继续参照图2、图3和参照图13和图14,图13是本发明提供的又一种阵列基板的平面结构示意图,图14是图13中W区域的局部放大图。阵列基板还包括位于衬底基板10靠近第一金属层12(图中未示出)一侧的驱动晶体管T的半导体层8,半导体层8在垂直于衬底基板10所在平面的正投影为L型或U型。
图2和图3中示出了半导体层8在垂直于衬底基板10所在平面的正投影为U型,即驱动晶体管T具有两个栅极,该晶体管具有输入阻抗高、电压控制功耗低、控制电路简单、耐高压、承受电流大等优点,图13和图14中示出了半导体层8在垂直于衬底基板10所在平面的正投影为L型,当然,当半导体层8在垂直于衬底基板10所在平面的正投影设计为L型时,能够提高子像素的开口率,本发明可以根据实际版面设计需要,将半导体层8在垂直于衬底基板10所在平面的正投影设计为L型或U型,只要满足在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,形成栅极线电容即可,另外当第二方向Y上具有工艺波动时,仍能使第一功能部9与第一信号部4至少部分交叠形成栅极线电容,保证该子像素能够增加栅极线电容Cpg,确保各子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能。
在一些可选的实施例中,参照图15和图16,图15是本发明提供的又一种阵列基板的平面结构示意图,图16是图15中R区域的局部放大图。栅极线1还包括沿第二方向Y凸出于主体部5的第二功能部16,第二功能部16与第一功能部9无交叠;
在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠。
可以理解的是,图15和图16中仅以半导体层8在垂直于衬底基板10所在平面的正投影为L型为例,当然也可以半导体层8在垂直于衬底基板10所在平面的正投影为U型,这里不做具体限定。
图15和图16中在红色子像素R和蓝色子像素B中,栅极线1包括沿第一方向X延伸的主体部5、以及沿第二方向Y凸出于主体部5的第一功能部9,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,同时栅极线1还包括沿第二方向Y凸出于主体部5的第二功能部16,第二功能部16与第一功能部9无交叠;在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠。
可以理解的是,当在第二方向Y和第一方向X上具有工艺波动时,也就是在制作各膜层(第一金属层、第二金属层)时会在第二方向Y和第一方向X上发生偏移,仍然会存在栅极线电容不稳定的情况,本实施例中在至少一个子像素区域3中,在原有栅极线1的基础上增加了第一功能部9,这样当第二方向Y上具有工艺波动时,仍能使第一功能部9与第一信号部4至少部分交叠形成栅极线电容,保证该子像素能够增加栅极线电容Cpg;同时在栅极线1上还增设了沿第二方向Y凸出于主体部5的第二功能部16,同时在第一方向X上增大第一信号部4即增大漏极6的面积,使在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,确保在第一方向X上具有工艺波动时,仍然存在栅极线电容,确保各子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能。当然在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,能够增加在第一方向X上栅极与第一信号部4的交叠面积;在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,能够增加在第二方向Y上栅极与第一信号部4的交叠面积,提高了栅极线电容。
在一些可选的实施例中,继续参照图15和图16,阵列基板还包括位于衬底基板10靠近第一金属层12一侧的驱动晶体管T的半导体层8,半导体层8在垂直于衬底基板10所在平面的正投影为L型;
在垂直于衬底基板10所在平面的方向上,第二功能部16与半导体层8交叠。
从图15和图16中可以看出,半导体层8在垂直于衬底基板10所在平面的正投影为L型,当然,当半导体层8在垂直于衬底基板10所在平面的正投影设计为L型时,能够提高子像素的开口率,栅极线1还包括沿第二方向Y凸出于主体部5的第二功能部16,第二功能部16与第一功能部9无交叠;在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠。
当然在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,能够增加在第一方向X上栅极与第一信号部4的交叠面积,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,能够增加在第二方向Y上栅极与第一信号部4的交叠面积,提高了栅极线电容。
一方面,在栅极线1上增设了沿第二方向Y凸出于主体部5的第二功能部16,同时在第一方向X上增大第一信号部4的面积,使在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,确保在第一方向X上具有工艺波动时,仍然存在栅极线电容,确保各子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能;另一方面,在垂直于衬底基板10所在平面的方向上,第二功能部16与半导体层8交叠能够形成双栅,即驱动晶体管T具有两个栅极,该晶体管具有输入阻抗高、电压控制功耗低、控制电路简单、耐高压、承受电流大等优点。
在一些可选的实施例中,参照图17和图18,图17是本发明提供的又一种阵列基板的平面结构示意图,图18是图17中S区域的局部放大图。阵列基板还包括位于衬底基板10靠近第一金属层12一侧的驱动晶体管T的半导体层8,半导体层8在垂直于衬底基板10所在平面的正投影为U型,沿第一方向X上,第二功能部16位于第一功能部9远离半导体层8的一侧。
本实施例中,半导体层8在垂直于衬底基板10所在平面的正投影为U型,一方面,在栅极线1上增设了沿第二方向Y凸出于主体部5的第二功能部16,同时在第一方向X上增大第一信号部4的面积,使在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,确保在第一方向X上具有工艺波动时,仍然存在栅极线电容,确保各子像素的公共电极电压基本相同,改善闪烁的问题,提高显示面板的显示性能;另一方面,沿第一方向X上,第二功能部16位于第一功能部9远离半导体层8的一侧,在垂直于衬底基板10所在平面的方向上,第二功能部16与半导体层8无交叠,这样能够防止半导体层8为U型的版面设计中形成三栅的结构。
当然,在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,能够增加在第一方向X上栅极与第一信号部4的交叠面积,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,能够增加在第二方向Y上栅极与第一信号部4的交叠面积,提高了栅极线电容。
在一些可选的实施例中,继续参照图15和图17,子像素区域3包括第一子像素区域31和第二子像素区域3,第一子像素区域31的面积大于第二子像素区域3的面积,第二功能部16位于第一子像素区域31中。
图15和图17中,第一子像素区域31包括红色子像素和蓝色子像素,第二子像素区域3中包括绿色子像素,第一子像素区域31的面积大于第二子像素区域3的面积。当然,这里第一子像素区域31包括红色子像素和蓝色子像素,第二子像素区域3中包括绿色子像素,仅为示意性说明,可以根据显示面板是指显示颜色需要而调整各子像素的面积大小,这里不做具体限定。
如上所述,由上述电压耦合公式可知,可以通过调节栅极线电容来改变公共电极电压,而且存储电容Cst越大的子像素的像素电压的耦合下拉越小,子像素的栅极线电容Cpg越大时该子像素的像素电压的耦合下拉越大,因此,对于存储电容Cst越大的子像素,由于耦合下拉越小,造成的△V越小,通过增加子像素区域3面积大的栅极线电容Cpg,从而使得像素电压耦合下拉越大,以得到较小的公共电极电压,使得其与存储电容Cst较小的子像素的公共电极电压基本相同。
当然,也可以通过减小子像素区域3面积小的栅极线电容Cpg,从而使像素电压耦合下拉较小,以得到较大的公共电压,使得其与存储电容Cst较大的子像素的公共电极电压基本相同,这里不做具体限定。
本实施例中将第二功能部16设置在面积较大的第一子像素区域31中,使得面积较大的子像素与面积较小的子像素公共电极电压基本相同。
当然,在垂直于衬底基板10所在平面的方向上,第二功能部16与第一信号部4至少部分交叠,能够增加在第一方向X上栅极与第一信号部4的交叠面积,在垂直于衬底基板10所在平面的方向上,第一功能部9与第一信号部4至少部分交叠,能够增加在第二方向Y上栅极与第一信号部4的交叠面积,提高了栅极线电容。
基于同一发明思想,本发明还提供了一种显示装置,请参考图19,图19是本发明实施例提供的一种显示面板的结构示意图,本实施例提供的显示面板200,包括上述实施例中的阵列基板100。图19实施例仅以手机为例,对显示面板200进行说明,可以理解的是,本发明实施例提供的显示面板200,可以是电脑、电视、电子纸、车载显示装置等其他具有显示功能的显示面板200,本发明对此不作具体限制。本发明实施例提供的显示面板200,具有本发明实施例提供的阵列基板100的有益效果,本实施例在此不再赘述。
通过上述实施例可知,本发明提供的阵列基板和显示面板,至少实现了如下的有益效果:
本发明的阵列基板中栅极线与数据线交叉限定处子像素区域,子像素区域具有驱动晶体管,至少一个子像素区域中,栅极线包括沿第一方向延伸的主体部、以及沿第二方向凸出于主体部的第一功能部,在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠。由于在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠构成了栅极线电容,一方面,使得子像素的最佳公共电极电压相同,从而所有子像素在同一个最佳公共电极电压下工作,改善子像素闪烁的问题,提高显示面板的显示效果;另一方面,在垂直于衬底基板所在平面的方向上,第一功能部与第一信号部至少部分交叠形成栅极线电容,增加了交叠面积,使得栅极线电容可调节范围变大;再者,由于在垂直于衬底基板所在平面的方向上,驱动晶体管的漏极与栅极线的第一功能部相交叠构成了栅极线电容,能够保证即使存在制作工艺波动的情况,也具有一定的栅极线电容,确保显示面板产品的可靠性。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明,但是本领域的技术人员应该理解,以上例子仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (9)
1.一种阵列基板,其特征在于,包括多条沿第一方向延伸的栅极线、以及多条沿第二方向延伸的数据线,所述栅极线与所述数据线交叉限定出子像素区域,所述子像素区域包括驱动晶体管,所述第一方向与所述第二方向交叉;
所述阵列基板包括衬底基板、位于所述衬底基板一侧的第一金属层、位于所述第一金属层远离所述衬底基板一侧的第二金属层,所述第一金属层包括所述栅极线,所述第二金属层包括第一信号部,所述第一信号部为所述驱动晶体管的漏极;
至少一个所述子像素区域中,所述栅极线包括沿所述第一方向延伸的主体部、以及沿所述第二方向凸出于所述主体部的第一功能部,在垂直于所述衬底基板所在平面的方向上,所述第一功能部与所述第一信号部至少部分交叠;
所述第一功能部在所述衬底基板所在平面的正投影为非矩形图形;
所述栅极线还包括沿所述第二方向凸出于所述主体部的第二功能部,所述第二功能部与所述第一功能部无交叠;
在垂直于所述衬底基板所在平面的方向上,所述第二功能部与所述第一信号部至少部分交叠。
2.根据权利要求1所述的阵列基板,其特征在于,所述第一功能部在所述衬底基板所在平面的正投影为梯形。
3.根据权利要求1所述的阵列基板,其特征在于,所述子像素区域包括第一子像素区域和第二子像素区域,所述第一子像素区域的面积大于所述第二子像素区域的面积,所述第一功能部位于所述第一子像素区域中。
4.根据权利要求1所述的阵列基板,其特征在于,在垂直于所述衬底基板所在平面的方向上,所述主体部与所述第一信号部至少部分交叠。
5.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括位于所述衬底基板靠近所述第一金属层一侧的所述驱动晶体管的半导体层,所述半导体层在垂直于所述衬底基板所在平面的正投影为L型或U型。
6.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括位于所述衬底基板靠近所述第一金属层一侧的所述驱动晶体管的半导体层,所述半导体层在垂直于所述衬底基板所在平面的正投影为L型;
在垂直于所述衬底基板所在平面的方向上,所述第二功能部与所述半导体层交叠。
7.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括位于所述衬底基板靠近所述第一金属层一侧的所述驱动晶体管的半导体层,所述半导体层在垂直于所述衬底基板所在平面的正投影为U型,沿所述第一方向上,所述第二功能部位于所述第一功能部远离所述半导体层的一侧。
8.根据权利要求1所述的阵列基板,其特征在于,所述子像素区域包括第一子像素区域和第二子像素区域,所述第一子像素区域的面积大于所述第二子像素区域的面积,所述第二功能部位于所述第一子像素区域中。
9.一种显示面板,其特征在于,包括权利要求1至8任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110418973.7A CN113140576B (zh) | 2021-04-19 | 2021-04-19 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110418973.7A CN113140576B (zh) | 2021-04-19 | 2021-04-19 | 阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113140576A CN113140576A (zh) | 2021-07-20 |
CN113140576B true CN113140576B (zh) | 2022-11-01 |
Family
ID=76812720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110418973.7A Active CN113140576B (zh) | 2021-04-19 | 2021-04-19 | 阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113140576B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114099A (zh) * | 2004-11-29 | 2008-01-30 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
CN101256327A (zh) * | 2008-03-14 | 2008-09-03 | 上海广电光电子有限公司 | 液晶显示器 |
CN101609235A (zh) * | 2008-06-16 | 2009-12-23 | 三星电子株式会社 | 液晶显示器 |
CN106483724A (zh) * | 2015-08-28 | 2017-03-08 | 群创光电股份有限公司 | 显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140146259A1 (en) * | 2012-11-27 | 2014-05-29 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Lcd device, array substrate, and method for manufacturing the array substrate |
-
2021
- 2021-04-19 CN CN202110418973.7A patent/CN113140576B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101114099A (zh) * | 2004-11-29 | 2008-01-30 | 广辉电子股份有限公司 | 液晶显示装置及其制造方法 |
CN101256327A (zh) * | 2008-03-14 | 2008-09-03 | 上海广电光电子有限公司 | 液晶显示器 |
CN101609235A (zh) * | 2008-06-16 | 2009-12-23 | 三星电子株式会社 | 液晶显示器 |
CN106483724A (zh) * | 2015-08-28 | 2017-03-08 | 群创光电股份有限公司 | 显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113140576A (zh) | 2021-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10175818B2 (en) | Display device | |
US8416168B2 (en) | Liquid crystal display | |
JP4969568B2 (ja) | 表示装置 | |
US20090309821A1 (en) | Display Device | |
US10371981B2 (en) | Touch display device comprising a plurality of common electrodes having first and second slits that respectively overlap first and second image signal lines | |
EP2587306A1 (en) | Display panel and display device | |
US8947472B2 (en) | Pixel array | |
US11435636B2 (en) | Method of manufacturing liquid crystal display device using first and second photoresists | |
KR970005638B1 (ko) | 계조액정표시패널 | |
CN109188805B (zh) | 像素阵列结构、显示面板及显示装置 | |
CN108681167B (zh) | 显示面板及显示装置 | |
US10088716B2 (en) | Liquid crystal display device | |
JP2006184516A (ja) | 液晶表示装置 | |
CN107422506B (zh) | 阵列基板与显示面板 | |
US20170133405A1 (en) | Z-Inversion Type Display Device and Method of Manufacturing the Same | |
US10001688B2 (en) | Display and pixel structure thereof | |
US10522573B2 (en) | Display device | |
CN113140576B (zh) | 阵列基板和显示面板 | |
JP5290273B2 (ja) | 液晶表示装置 | |
US11373608B2 (en) | Display panel and display device | |
US11183134B2 (en) | Display device with reduced flicker | |
KR20170064077A (ko) | 횡전계방식 액정표시장치 | |
CN114265249B (zh) | 一种阵列基板及显示终端 | |
KR20030057636A (ko) | 액정 표시 장치 | |
US20240194692A1 (en) | Display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |