CN113132453B - 时间同步电路以及同步传感器数据的方法 - Google Patents

时间同步电路以及同步传感器数据的方法 Download PDF

Info

Publication number
CN113132453B
CN113132453B CN202011519764.3A CN202011519764A CN113132453B CN 113132453 B CN113132453 B CN 113132453B CN 202011519764 A CN202011519764 A CN 202011519764A CN 113132453 B CN113132453 B CN 113132453B
Authority
CN
China
Prior art keywords
sensor
data
timestamp
time
sensor data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011519764.3A
Other languages
English (en)
Other versions
CN113132453A (zh
Inventor
丹妮·格里特·小费克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113132453A publication Critical patent/CN113132453A/zh
Application granted granted Critical
Publication of CN113132453B publication Critical patent/CN113132453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1095—Replication or mirroring of data, e.g. scheduling or transport for data synchronisation between network nodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/48—Indexing scheme relating to G06F9/48
    • G06F2209/486—Scheduler internals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Microcomputers (AREA)

Abstract

本发明涉及时间同步电路以及同步传感器数据的方法。时间同步电路可被配置为结合其他集成电路操作以对准从多个传感器接收的数据。时间同步电路为生成的数据生成时间戳，该时间戳用于校正从传感器接收的数据的任何时间偏差，以减轻可由未对准数据生成的故障状况。时间同步电路还可基于SRAM的特定特性生成电源管理方案，以根据所接收的传感器数据的任何时间偏差调节功率要求。

Description

时间同步电路以及同步传感器数据的方法
技术领域
本发明涉及时间同步电路以及同步由数字信号处理器从生成独立传感器数据的多个传感器接收的传感器数据的方法。
背景技术
当通过卷积神经网络执行对象检测时，来自多个传感器的数据之间的时间推导导致准确性的损失。在更坏的情况下，其可导致对象检测功能的损失。本发明通过提供一种解决方案来解决该问题，该解决方案利用从多模态传感器输出的数据生成时间戳，该时间戳用于对准数据并检测时间上未对准状况，该时间上未对准状况可能导致故障或安全违规。
发明内容
本发明涉及时间同步电路以及同步由数字信号处理器从生成独立传感器数据的多个传感器接收的传感器数据的方法。
本技术的各种实施方案可包括用于同步由数字信号处理器(DSP)从生成独立传感器数据的多个传感器接收的传感器数据的方法和装置。时间同步电路可被配置为结合其他集成电路操作以对准从多个传感器接收的数据。时间同步电路为生成的数据生成时间戳，该时间戳用于校正从传感器接收的数据的任何时间偏差，以减轻可由未对准数据生成的故障状况。时间同步电路还可基于SRAM的特定特性生成电源管理方案，以根据所接收的传感器数据的任何时间偏差调节功率要求。
本发明解决的技术问题是，在常规系统中，当通过卷积神经网络执行对象检测时，来自多个传感器的数据之间的时间推导导致准确性的损失，这可导致对象检测功能的损失。
根据第一方面，一种用于数字信号处理器(DSP)从生成独立传感器数据的多个传感器接收传感器数据的时间同步电路包括：处理器电路，该处理器电路被配置为：生成时间戳信息信号；以及向每个传感器提供所生成的时间戳信息信号以同步每个传感器中的时间戳计数器；和时间偏差检测设备(TDD)，该TDD被配置为：从每个传感器接收传感器数据；分析来自每个传感器的时间戳数据；计算每个传感器之间的时间戳数据的时间偏差；确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，该传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；确定时间偏差是否低于用于存储来自第一传感器的传感器数据的可用存储缓冲器的阈值，直到来自第二传感器的传感器数据包含与第一处理器的时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由DSP的处理器基本上彼此同时处理；以及如果时间偏差超过阈值，则启动故障校正序列。
在一个实施方案中，故障校正序列包括：生成中断信号；以及向每个传感器发送配置数据。
在一个实施方案中，处理器电路被配置为在向每个传感器发送配置数据之后，生成第二时间戳信息信号，并向每个传感器提供第二时间戳信息信号以同步每个传感器中的时间戳计数器。
在一个实施方案中，配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置传感器的采样率；改变传感器的时钟；或向TDD提供状态；并且TDD被配置为：基于所接收的状态确定故障原因；以及根据所确定的故障原因向DSP或多个传感器中的至少一个传感器中的一者提供纠正措施。
在一个实施方案中，时间戳信息信号包括以下项中的至少一者：脉冲信号，该脉冲信号将每个时间戳计数器重置为零或设置时间戳值。
在一个实施方案中，TDD包括：多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；多个比较电路，其中：每个比较器的第一输入端耦接到来自多个阈值寄存器中的一个阈值寄存器的输出端；并且每个比较器的第二输入端接收时间偏差，其中每个比较电路耦接到温度传感器并被配置为：将时间偏差与阈值时间值中的一个阈值时间值进行比较；以及传输对应于比较的结果的信号；其中TDD被配置为基于来自多个比较电路中的任何比较电路的传输信号在DSP内实施电源管理单元的电源管理方案，以控制SRAM，该SRAM包括多个SRAM帧缓冲器块，其中SRAM帧缓冲器块能够根据电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。
根据第二方面，一种同步由数字信号处理器(DSP)从生成独立传感器数据的多个传感器接收的传感器数据的方法包括：利用耦接到DSP的处理器电路生成时间戳信息信号；将所生成的时间戳信息信号从处理器电路同时传输到多个传感器中的每个传感器，其中时间戳信息信号同步每个传感器中的时间戳计数器；以及利用嵌入在DSP内的时间偏差检测设备(TDD)从每个传感器接收传感器数据，其中该TDD被配置为：分析来自每个传感器的时间戳数据；计算每个传感器之间的时间戳数据的时间偏差；确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，该传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；确定时间偏差是否低于用于存储来自第一传感器的传感器数据的可用存储缓冲器的阈值，直到来自第二传感器的传感器数据包含与第一处理器的时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由DSP的处理器基本上彼此同时处理；以及如果时间偏差超过阈值，则启动故障校正序列。
在一个实施方案中，启动故障校正序列包括：利用TDD生成中断信号；以及向每个传感器发送配置数据。
在一个实施方案中，同步传感器数据的方法还包括在向每个传感器发送配置数据之后，由处理器电路生成第二时间戳信息信号，以及向每个传感器提供第二时间戳信息信号以重置和同步每个传感器中的时间戳计数器。
在一个实施方案中，配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置传感器的采样率；改变传感器的时钟；或向TDD提供状态以确定故障原因；并且TDD被配置为根据所确定的故障原因向DSP或多个传感器中的至少一个传感器中的一者提供纠正措施。
本发明实现的技术效果提供了一种解决方案，该解决方案利用从多模态传感器输出的数据生成时间戳，该时间戳用于对准数据并检测时间上未对准状况，该时间上未对准状况可能导致故障或安全违规。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1代表性地示出了根据本技术的示例性实施方案的成像系统；
图2是根据本技术的示例性实施方案的同步电路的框图；并且
图3是根据本技术的示例性实施方案的用于元数据的处理电路的框图；
图4是根据本技术的示例性实施方案的时间偏差检测电路的框图；
图5是根据本技术的示例性实施方案的故障校正系统的框图；
图6是根据本技术的示例性实施方案的电源管理序列的框图；并且
图7是根据本技术的示例性实施方案的流程图。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置为执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可采用可执行多种功能的各种传感器、模数转换器、信号处理器、存储设备、和半导体器件，诸如：转换器、比较器、图像处理单元等。此外，本技术可结合任何数量的系统(诸如汽车、航空航天、成像和自主车辆)实施，并且所述系统仅为该技术的示例性应用。另外，本技术可采用任何数量的常规技术，以用于处理图像传感器数据、采样图像数据、处理激光雷达或雷达传感器数据、计算传感器数据的延迟等。
根据本技术的各个方面的用于同步由数字信号处理器(DSP)接收的传感器数据的方法和装置可结合任何合适的电子系统诸如高级驾驶员辅助系统(ADAS)、接收多模态传感器数据的系统等操作。此外，用于同步由数字信号处理器(DSP)接收的传感器数据的方法和装置可与任何合适的成像处理系统诸如相机系统、视频系统、激光雷达/雷达、机器视觉、车辆导航、监视系统、运动检测系统、避免碰撞系统等一起利用。
参考图1，示例性系统可包括车辆系统，诸如高级驾驶员辅助系统100。ADAS可包括被配置为与一个或多个外围系统通信的各种系统、传感器和集成电路，诸如：车辆导航系统、车辆制动系统、转向系统、视频显示器等。例如，在一个实施方案中，ADAS 100可包括信号处理器102和多个外部传感器110。例如，第一传感器110a可包括雷达或激光雷达传感器，该雷达或激光雷达传感器被配置为生成对应于对象距第一传感器110a的检测到的距离的传感器数据。第二传感器110b可包括图像传感器，该图像传感器被配置为生成对应于检测到的对象的图像的传感器数据。信号处理器102可从每个外部传感器110接收所生成的传感器数据并处理所接收的数据以根据所接收的传感器数据生成图像数据的输出和到一个或多个外部系统的距离数据的输出。
信号处理器102使用时间同步电路来处理所接收的传感器数据，以导致外部传感器110之间的所接收的传感器数据的时间偏差。信号处理器102被配置为在与从外部传感器110输出的传感器数据相关联的元数据内嵌入一个或多个时间戳。信号处理器102使用嵌入的时间戳来分析所接收的传感器数据，以确定从所有传感器110接收的传感器数据是否可被对准(同步)和处理，或者时间对准是否超过可接受的偏差，该偏差可导致由未对准数据引起的故障或安全状况。
为了实现这一点，信号处理器102可包括图像信号处理器112，该图像信号处理器被配置为分析来自每个外部传感器110的元数据。信号处理器102还可包括用于从第一传感器110a和第二传感器110b接收传感器数据的独立输入端114、116。例如，第一输入端116可包括快速傅里叶变换(FFT)电路，该FFT电路各自被配置为对来自第一传感器110a的输入传感器数据执行快速傅里叶变换算法。第二输入传感器114可被配置为从图像传感器110b接收图像传感器数据。
为了帮助所接收的传感器数据的同步，信号处理器还可包括处理器电路104，该处理器电路被配置为重置每个外部传感器110中的时间戳计数器。例如，现在参见图2和图3，处理器电路104可包括用于生成时间戳信息信号的启动安全处理器，该启动安全处理器可用于重置每个外部传感器110中的时间戳计数器。时间戳信息信号可包括任何合适的指示或数据。在一个实施方案中，处理器电路104可包括同步电路，该同步电路被配置为在启动时生成向每个传感器提供的时间戳脉冲，以确保每个外部传感器110中的时间戳计数器相同。重置每个外部传感器110中的时间戳计数器确保由每个外部传感器110生成的同步传感器数据包含时间相等的时间戳。另选地，时间戳信息信号可包括用于每个外部传感器110将其相应时间戳计数器重置为指定值、计数或时间的指令。
将时间戳与同步生成的传感器数据相关联允许信号处理器102导致传感器数据内可能由多种因素(诸如传输延迟、处理延迟、接口或可用存储器)引起的时间偏差。例如，信号处理器102可从第一传感器110a和第二传感器110b接收同步数据。每个外部传感器110可包含逻辑部件，该逻辑部件通过记录接收到给定线或帧的开始时间和结束时间来对传感器数据“加时间戳”。虽然第一传感器110a和第二传感器110b可同时生成和传输传感器数据，但信号处理器102接收到传感器数据的时间与存储在存储器帧缓冲器108中的传感器数据的时间之间的处理时间可不同。如果来自每个外部传感器110的传感器数据在其被接收时被简单地处理，则该偏差可导致准确性误差。
帧缓冲器108可包括用于暂时存储来自多个源输入端的传感器数据的任何合适的设备或系统。在示例性实施方案中，帧缓冲器108可利用被配置为存储相关数据的存储器设备诸如SRAM(静态随机存取存储器)来实现。SRAM可包括使用常规部件(诸如具有栅极、漏极和源极的晶体管)在衬底上形成的常规SRAM阵列。例如，SRAM可以包括多个SRAM块单元，其中每个SRAM块单元包括两个存取晶体管和两个交叉耦合反相器。SRAM还可包括外围控制逻辑部件以控制各种操作，诸如为单独SRAM块单元供电和/或将给定SRAM块单元从一种状态切换到不同的状态。例如，SRAM块单元可以包括读取状态(数据已经被请求)、写入状态(更新内容)、待机状态(电路空闲)和/或泄漏减轻状态(例如，“透明”模式)，其中SRAM仍然是有效的(即，读取和写入)，但以较低的规格操作以减少功率泄漏。SRAM块单元可以耦接到一个或多个位线以在读取状态和写入状态期间传递数据。
在传感器数据被接收时，信号处理器102的第一输入端114和第二输入端116可被配置为在数据被接收并存储时在由信号处理器处理并输出为图像数据和到其他外部系统的距离数据之前，保持传感器数据时间戳。信号处理器102被配置为处理来自外部传感器110的彼此同时具有同步时间戳的传感器数据。另选地，并且根据信号处理器102的处理能力，具有同步时间戳的传感器数据可不被精确地同时处理，而是考虑到从外部传感器110接收传感器数据的速率，在能够导致信号处理器102的存储要求的时间裕度内处理。如果信号处理器102处理具有异步时间戳的传感器数据，则从信号处理器102输出的所得数据可包含可能造成安全问题的准确度误差。
现在参见图4，信号处理器还可包括时间偏差检测(TDD)单元106，该TDD单元用于分析所接收的传感器数据时间戳并确定时间戳之间的任何时间偏差是否在预定故障容差内。例如，在来自每个外部传感器110的输入传感器数据被临时存储到帧缓冲器108时，来自每个外部传感器110的时间戳可被传输到TDD 106。
在TDD 106正在接收时间戳时，设备被配置为计算提供传感器数据的每个外部传感器110之间的时间戳数据的当前时间偏差。基于所计算的当前时间偏差，TDD 106确定保持来自具有较早时间戳的外部传感器110(较快传感器)的传感器数据直到接收到来自较慢外部传感器110(具有较晚时间戳的外部传感器)数据的传感器数据所需的帧缓冲器108存储器的量。如果所计算的当前时间偏差超过编程阈值或者帧缓冲资源不足以保持来自较快传感器110的所有传感器数据，直到来自较慢传感器110数据的传感器数据可用，则TDD 106将生成故障信号。
TDD 106可被编程为考虑每种类型的外部传感器110特有的因素，诸如帧捕获速率、传输速率、信号转换速率或可能有助于所接收的传感器数据之间的延迟的其他类似因素。另选地，TDD 106可与每个外部传感器110通信，并且可被配置为从每个传感器110接收可用于计算当前时间偏差的实时信息。
在TDD 106生成故障信号的情况下，TDD 106还可被配置为启动故障校正序列以尝试当前时间偏差并使其回到阈值内。故障校正序列可包括使所计算的时间偏差回到信号处理器102的预定阈值内的任何合适的方法、操作或功能。例如，并且现在参见图5，如果TDD106检测到时间偏差超出阈值，则TDD 106可以生成指示故障状况的确定的信号，并以中断的形式向信号处理器102中的主机处理器502提供该信号。
然后可由主机处理器502调用中断处理程序，使得一组配置数据被传输到外部传感器110a、110b。该组配置数据可包括用于调节外部传感器110a、110b的一个或多个性能特性的任何合适的信息或指令。在一个实施方案中，该组配置数据可包括向每个传感器110内的配置寄存器提供的传感器一组寄存器写入。寄存器写入可包含指令，诸如：软重置一个或多个外部传感器110；重新配置一个或多个外部传感器110的采样率；改变一个或多个外部传感器110的时钟；以及轮询一个或多个外部传感器110的状态以确定故障原因并在信号处理器102内部或在一个或多个外部传感器110外部提供纠正措施。
例如，在一个示例性示例中，如果第二传感器110b是以30帧每秒(fps)生成图像数据的图像传感器，并且图像处理器102的帧缓冲器108能够存储4兆字节的数据，如果第一传感器110a和第二传感器110b之间的时间偏差超过400毫秒，则TDD 106可发信号通知故障状况。发生故障状况是因为帧缓冲器108不能存储来自第二传感器110b的足够的传感器数据，以导致时间偏差并允许图像传感器102处理来自具有对应时间戳的两个外部传感器110的传感器数据。为了解决该故障状况，主机处理器502可创建一组配置数据，该组配置数据调节第二传感器110b的捕获速率，使得两个外部传感器110a、110b之间的时间偏差减小到落入帧缓冲器108的存储器约束内的值。
TDD 106可被进一步配置为提供电源管理控制逻辑部件，以预测和管理驻留的存储器设备的电源管理状态，并且因此减少信号处理器102的功率要求。TDD 106可包括用于确定信号处理器102、帧缓冲器108或任何其他系统部件的电源管理状态的任何系统、硬件或逻辑部件。在一个实施方案中，并且现在参见图6，TDD 106可被配置为将所计算的时间偏差与耦接到多个比较电路604的一组阈值寄存器602进行比较，并且向电源管理单元(PMU)606提供结果，该PMU被配置为控制帧缓冲器108的功率要求。
该组阈值寄存器602可包括各自利用阈值编程的一系列可编程寄存器。该组阈值寄存器602可以从基线(低)阈值到可对应于与故障状况相关联的预定阈值的极限(高)阈值的递增顺序布置。
每个比较电路604比较两个输入值并且输出指示两个输入值之间的关系的信号。每个比较电路604可以包括用于比较两个输入值并输出指示两个输入值中的哪一个输入值更大的值的任何合适的电路，诸如常规比较器。例如，第一寄存器602a的输出端可耦接到第一比较器604a的第一输入端。第一比较电路604a的第二输入端可接收所计算的当前时间偏差。第一比较电路604a可被配置为比较两个输入。如果第一比较器604a的第一输入的值超过第二输入的值，则可向PMU 606发送指示所计算的当前时间偏差已超过初始阈值的信号。作为响应，PMU 606可向帧缓冲器108提供信号，该帧缓冲器发信号通知需要附加存储器资源。
如果已经超过初始阈值，则第二比较器604b的第一输入端可将耦接到第二比较器604b的第一输入端的第二寄存器602b的输出端与向第二比较器604b的第二输入端提供的计算的当前时间偏差进行比较。然后，第二比较器604b可比较两个输入，并且如果第二比较器604b的第一输入的值超过第二输入的值，则可向PMU 606发送指示所计算的当前时间偏差已超过第二阈值电平的第二信号。作为响应，PMU 606可向帧缓冲器108提供第二信号，该帧缓冲器发信号通知需要附加存储器资源，从而允许帧缓冲器108汲取更多电力。
该过程可继续，直到到达耦接到极限(高)阈值寄存器602n的最终比较器604n。如果最终比较器604n确定时间偏差已超过极限(高)阈值寄存器602n的设定值，则不仅可向PMU 606发送信号，而且TDD 106可生成故障状况信号。
电源管理单元(PMU)205监测并响应于从TDD 106接收的信号。例如，PMU 205可将各种信号传输到帧缓冲器108，该各种信号指示帧缓冲器108可使用或从电源汲取多少电力或者帧缓冲器108在任何给定时间可能需要多少可用存储器。PMU 205可包括适于监测比较器604、存储一个或多个预定分配的存储器值以及根据比较的结果传输各种信号的任何数量的部件。
在各种实施方案中，PMU 606可以采用一个或多个电源管理方案以在预定状况下操作帧缓冲器108和/或外部传感器110。给定电源管理方案可以控制任何合适的功能或状况，诸如帧缓冲器108的功率消耗和/或泄漏电流，并且/或者控制第二传感器110b的帧速率。每个电源管理方案可允许帧缓冲器以适用于特定状况的功率消耗电平操作。例如，在各种实施方案中，帧缓冲器108可包括待机状态下的功能，其中SRAM外围控制逻辑部件的部分可以在保持帧缓冲器108的当前状态(例如，读取或写入)的同时掉电。另外，或者在替代性实施方案中，帧缓冲器108可包括待机状态和/或泄漏减轻状态，其中SRAM块单元的位线可以在保持帧缓冲器108的当前状态的同时浮动。另外，或者在替代性实施方案中，帧缓冲器108可以包括可在保持帧缓冲器108的当前状态的同时降低的第二电压轨。另外，或者在替代性实施方案中，当帧缓冲器108处于待机状态或泄漏减轻状态时，可以提高帧缓冲器108的供电电压(SRAM供电电压)以减少SRAM块单元的漏极与衬底之间的电流泄漏。
可以根据信号处理器102的任何合适的要求(诸如外部传感器110的延迟要求)，并且/或者基于帧缓冲器108的特定特性和规格(例如，操作温度、操作功率、操作电流、操作电压等)来建立电源管理方案。例如，电源管理方案可被配置为：减小帧速率并使帧缓冲器108能够进入低延迟待机状态；减小帧速率并使帧缓冲器108能够进入高延迟待机状态；减小帧速率并减小SRAM上的第二电压轨；和/或当检测到故障状况时使帧缓冲器108掉电。
可以根据任何合适的标准诸如一个或多个外部传感器110和/或帧缓冲器108的操作规格来选择寄存器602的阈值，其中每个阈值和/或最大延迟时间实现操作的不同的改变和选择的电源管理方案。在示例性实施方案中，利用不同的阈值编程每个阈值602a-602n。
现在参见图7，在操作中，在上电时，信号处理器102内的启动处理器104可生成从信号处理器102传输到一个或多个外部传感器110的时间戳信息信号，以重置每个传感器110内的时间戳计数器，从而初始化/同步每个传感器110(702)。然后，外部传感器110可开始生成传感器数据并向信号处理器提供该传感器数据(704)。然后，TDD 106可以查看与从每个外部传感器110接收的传感器数据相关联的元数据，以确定所接收的传感器数据的时间戳(706)。当已经识别时间戳时，TDD 106然后可以计算接收到的时间戳之间的当前时间偏差(708)。
TDD 106使用所计算的当前时间偏差来确定是否存在足够的资源来处理具有同步时间戳的传感器数据。TDD 106还可使用所计算的当前时间偏差来主动调节信号处理器102或任何系统部件(诸如帧缓冲器108)的功率要求。为了实现这一点，TDD 106可以包括一组或多个阈值寄存器604，其中多个阈值寄存器内的每个寄存器可以被设置或编程为不同的时间值。每个寄存器604可耦接到比较电路604，该比较电路被配置为将对应的阈值与所计算的当前时间偏差进行比较(710)。
如果比较的结果是所计算的当前时间偏差不超过阈值寄存器604中的任一个阈值寄存器，则TDD 106可进入连续监测回路(712)。如果比较的结果确实导致所计算的当前时间偏差超过至少一个阈值寄存器604，则TDD 106可确定所计算的当前时间偏差是否已经超过极限阈值寄存器604n(714)。如果所计算的当前时间偏差仍在预定极限阈值内，则TDD106可以根据已经超过的阈值寄存器604的数量发信号通知电源管理单元606调节电源管理方案(716)。
如果所计算的当前时间偏差超过极限阈值，则TDD 106可生成故障状况信号(718)。故障状况信号可触发用于尝试校正故障状况的内部TDD 106过程，或者该信号可被传输到另一个部件或系统，诸如信号处理器102内的主机处理器502，以启动故障校正序列(720)。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或设备不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或设备固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，一种用于数字信号处理器(DSP)从生成独立传感器数据的多个传感器接收传感器数据的时间同步电路包括：处理器电路，该处理器电路被配置为：生成时间戳信息信号；以及向每个传感器提供所生成的时间戳信息信号以同步每个传感器中的时间戳计数器；和时间偏差检测设备(TDD)，该TDD被配置为：从每个传感器接收传感器数据；分析来自每个传感器的时间戳数据；计算每个传感器之间的时间戳数据的时间偏差；确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，该传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；确定时间偏差是否低于用于存储来自第一传感器的传感器数据的可用存储缓冲器的阈值，直到来自第二传感器的传感器数据包含与第一处理器的时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由DSP的处理器基本上彼此同时处理；以及如果时间偏差超过阈值，则启动故障校正序列。
在一个实施方案中，故障校正序列包括：生成中断信号；以及向每个传感器发送配置数据。
在一个实施方案中，处理器电路被配置为在向每个传感器发送配置数据之后，生成第二时间戳信息信号，并向每个传感器提供第二时间戳信息信号以同步每个传感器中的时间戳计数器。
在一个实施方案中，配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置传感器的采样率；改变传感器的时钟；或向TDD提供状态。
在一个实施方案中，TDD被配置为：基于所接收的状态确定故障原因；以及根据所确定的故障原因向DSP或多个传感器中的至少一个传感器中的一者提供纠正措施。
在一个实施方案中，时间戳信息信号包括以下项中的至少一者：脉冲信号，该脉冲信号将每个时间戳计数器重置为零或设置时间戳值。
在一个实施方案中，TDD包括：多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；多个比较电路，其中：每个比较器的第一输入端耦接到来自多个阈值寄存器中的一个阈值寄存器的输出端；并且每个比较器的第二输入端接收时间偏差，其中每个比较电路耦接到温度传感器并被配置为：将时间偏差与阈值时间值中的一个阈值时间值进行比较；以及传输对应于比较的结果的信号；其中TDD被配置为基于来自多个比较电路中的任何比较电路的传输信号在DSP内实施电源管理单元的电源管理方案，以控制SRAM，该SRAM包括多个SRAM帧缓冲器块，其中SRAM帧缓冲器块能够根据电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。
根据第二方面，一种同步由数字信号处理器(DSP)从生成独立传感器数据的多个传感器接收的传感器数据的方法包括：利用耦接到DSP的处理器电路生成时间戳信息信号；将所生成的时间戳信息信号从处理器电路同时传输到多个传感器中的每个传感器，其中时间戳信息信号同步每个传感器中的时间戳计数器；以及利用嵌入在DSP内的时间偏差检测设备(TDD)从每个传感器接收传感器数据，其中该TDD被配置为：分析来自每个传感器的时间戳数据；计算每个传感器之间的时间戳数据的时间偏差；确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，该传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；确定时间偏差是否低于用于存储来自第一传感器的传感器数据的可用存储缓冲器的阈值，直到来自第二传感器的传感器数据包含与第一处理器的时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由DSP的处理器基本上彼此同时处理；以及如果时间偏差超过阈值，则启动故障校正序列。
在一个实施方案中，启动故障校正序列包括：利用TDD生成中断信号；以及向每个传感器发送配置数据。
在一个实施方案中，同步传感器数据的方法还包括在向每个传感器发送配置数据之后，由处理器电路生成第二时间戳信息信号，以及向每个传感器提供第二时间戳信息信号以重置和同步每个传感器中的时间戳计数器。
在一个实施方案中，配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置传感器的采样率；改变传感器的时钟；或向所述TDD提供状态以确定故障原因。
在一个实施方案中，TDD被配置为根据所确定的故障原因向DSP或多个传感器中的至少一个传感器中的一者提供纠正措施。
在一个实施方案中，时间戳信息信号包括以下项中的至少一者：脉冲信号，该脉冲信号将每个时间戳计数器重置为零或设置时间戳值。
在一个实施方案中，TDD包括：多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；多个比较电路，其中：每个比较器的第一输入端耦接到来自多个阈值寄存器中的一个阈值寄存器的输出端；并且每个比较器的第二输入端接收时间偏差，其中每个比较电路耦接到温度传感器并被配置为：将时间偏差与阈值时间值中的一个阈值时间值进行比较；以及传输对应于比较的结果的信号；其中TDD被配置为基于来自多个比较电路中的任何比较电路的传输信号在DSP内实施电源管理单元的电源管理方案，以控制SRAM，该SRAM包括多个SRAM帧缓冲器块，其中SRAM帧缓冲器块能够根据电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。
根据第三方面，一种能够同步来自以不同延迟率生成独立传感器数据的多个传感器的传感器数据的数字信号处理器(DSP)包括：用于从第一传感器接收传感器数据的第一传感器输入端；用于从第二传感器接收传感器数据的第二传感器输入端；处理器电路，该处理器电路被配置为：生成时间戳信息信号；以及向第一传感器和第二传感器提供所生成的时间戳信息信号以同步每个传感器中的时间戳计数器；和时间偏差检测设备(TDD)，该TDD被配置为：从第一传感器输入端和第二传感器输入端接收传感器数据；分析来自每个传感器的对应于所接收的传感器数据的时间戳数据；计算每个传感器之间的时间戳数据的时间偏差；确定SRAM中存储来自时间戳的传感器数据所需的帧缓冲器存储器的量，该时间戳在来自第一传感器或第二传感器的时间上比来自剩余传感器的时间戳早发生；确定时间偏差是否低于用于存储具有较早时间戳的传感器数据的嵌入DSP内的可用存储缓冲器的阈值，直到来自剩余传感器的传感器数据包含与较早时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由DSP的处理器基本上彼此同时处理；以及如果时间偏差超过阈值，则启动故障校正序列。
在一个实施方案中，故障校正序列包括：生成中断信号；以及向每个传感器发送配置数据。
在一个实施方案中，处理器电路被配置为在启动故障校正序列之后，生成第二时间戳信息信号，并向每个传感器提供第二时间戳信息信号以重置和同步每个传感器中的时间戳计数器。
在一个实施方案中，配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置传感器的采样率；改变传感器的时钟；或向TDD提供状态。
在一个实施方案中，TDD被配置为：基于所接收的状态确定故障原因；以及根据所确定的故障原因向DSP或多个传感器中的至少一个传感器提供纠正措施。
在一个实施方案中，TDD包括：多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；多个比较电路，其中：每个比较器的第一输入端耦接到来自多个阈值寄存器中的一个阈值寄存器的输出端；并且每个比较器的第二输入端接收时间偏差，其中每个比较电路耦接到温度传感器并被配置为：将时间偏差与阈值时间值中的一个阈值时间值进行比较；以及传输对应于比较的结果的信号；其中TDD被配置为基于来自多个比较电路中的任何比较电路的传输信号在DSP内实施电源管理单元的电源管理方案，以控制SRAM，该SRAM包括多个SRAM帧缓冲器块，其中SRAM帧缓冲器块能够根据电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。

Claims (10)

1.一种时间同步电路，用于数字信号处理器DSP从生成独立传感器数据的多个传感器接收传感器数据，其特征在于，所述时间同步电路包括：处理器电路和时间偏差检测设备TDD，
所述处理器电路被配置为：
生成时间戳信息信号；以及
向每个传感器提供所生成的时间戳信息信号以同步每个传感器中的时间戳计数器；和
所述TDD被配置为：
从每个传感器接收传感器数据；
分析来自每个传感器的时间戳数据；
计算每个传感器之间的所述时间戳数据的时间偏差；
确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，所述来自第一传感器的传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；
确定所述时间偏差是否低于用于存储来自所述第一传感器的所述传感器数据的可用存储缓冲器的阈值，直到来自所述第二传感器的传感器数据包含与所述第一传感器的所述时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由所述DSP的处理器基本上彼此同时处理；以及
如果所述时间偏差超过所述阈值，则启动故障校正序列。
2.根据权利要求1所述的时间同步电路，其特征在于，所述故障校正序列包括：
生成中断信号；以及
向每个传感器发送配置数据。
3.根据权利要求2所述的时间同步电路，其特征在于，所述处理器电路被配置为在向每个传感器发送所述配置数据之后，生成第二时间戳信息信号，并向每个传感器提供所述第二时间戳信息信号以同步每个传感器中的所述时间戳计数器。
4.根据权利要求2所述的时间同步电路，其特征在于：
所述配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置所述传感器的采样率；改变所述传感器的时钟；或向所述TDD提供状态；并且
所述TDD被配置为：
基于所接收的状态确定故障原因；以及
根据所确定的故障原因向所述DSP或所述多个传感器中的至少一个传感器提供纠正措施。
5.根据权利要求1所述的时间同步电路，其特征在于，所述时间戳信息信号包括以下项中的至少一者：将每个时间戳计数器重置为零的脉冲信号，以及设置时间戳值。
6.根据权利要求1所述的时间同步电路，其特征在于，所述TDD包括：
多个阈值寄存器，其中每个阈值寄存器存储不同的预定阈值时间值；
多个比较电路，其中：
每个比较器的第一输入端耦接到来自所述多个阈值寄存器中的一个阈值寄存器的输出端；并且
每个比较器的第二输入端接收所述时间偏差，其中每个比较电路耦接到所述多个传感器之一并被配置为：
将所述时间偏差与所述阈值时间值中的一个阈值时间值进行比较；以及
传输对应于所述比较的结果的信号；
其中所述TDD被配置为基于来自所述多个比较电路中的任何比较电路的传输信号在所述DSP内实施电源管理单元的电源管理方案，以控制所述SRAM，所述SRAM包括多个SRAM帧缓冲器块，其中所述SRAM帧缓冲器块能够根据所述电源管理方案进入关闭状态、待机状态和休眠状态中的至少一者。
7.一种同步传感器数据的方法，所述传感器数据由数字信号处理器DSP从生成独立传感器数据的多个传感器接收，其特征在于，所述方法包括：
利用耦接到所述DSP的处理器电路生成时间戳信息信号；
将所生成的时间戳信息信号从所述处理器电路同时传输到所述多个传感器中的每个传感器，其中所述时间戳信息信号同步每个传感器中的时间戳计数器；以及
利用嵌入在所述DSP内的时间偏差检测设备TDD从每个传感器接收传感器数据，其中所述TDD被配置为：
分析来自每个传感器的时间戳数据；
计算每个传感器之间的所述时间戳数据的时间偏差；
确定SRAM中存储来自第一传感器的传感器数据所需的帧缓冲器存储器的量，所述来自第一传感器的传感器数据具有在时间上比来自第二传感器的时间戳早的时间戳；
确定所述时间偏差是否低于用于存储来自所述第一传感器的所述传感器数据的可用存储缓冲器的阈值，直到来自所述第二传感器的传感器数据包含与所述第一传感器的所述时间戳相等的第二时间戳，以允许来自每个传感器的具有相同时间戳的传感器数据由所述DSP的处理器基本上彼此同时处理；以及
如果所述时间偏差超过所述阈值，则启动故障校正序列。
8.根据权利要求7所述的同步传感器数据的方法，其特征在于，启动所述故障校正序列包括：
利用所述TDD生成中断信号；以及
向每个传感器发送配置数据。
9.根据权利要求8所述的同步传感器数据的方法，其特征在于，所述方法还包括：在向每个传感器发送所述配置数据之后，由所述处理器电路生成第二时间戳信息信号，以及向每个传感器提供所述第二时间戳信息信号以重置和同步每个传感器中的所述时间戳计数器。
10.根据权利要求8所述的同步传感器数据的方法，其特征在于：
所述配置数据包括导致每个传感器执行以下项中的至少一者的指令：软重置；重新配置所述传感器的采样率；改变所述传感器的时钟；以及向所述TDD提供状态以确定故障原因；并且
所述TDD被配置为根据所确定的故障原因向所述DSP或所述多个传感器中的至少一个传感器提供纠正措施。
CN202011519764.3A 2019-12-30 2020-12-21 时间同步电路以及同步传感器数据的方法 Active CN113132453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/730,381 US11294760B2 (en) 2019-12-30 2019-12-30 Methods and apparatus for a temporal synchronization unit
US16/730,381 2019-12-30

Publications (2)

Publication Number Publication Date
CN113132453A CN113132453A (zh) 2021-07-16
CN113132453B true CN113132453B (zh) 2023-08-01

Family

ID=76546296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011519764.3A Active CN113132453B (zh) 2019-12-30 2020-12-21 时间同步电路以及同步传感器数据的方法

Country Status (2)

Country Link
US (1) US11294760B2 (zh)
CN (1) CN113132453B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11983007B2 (en) * 2020-04-16 2024-05-14 LimnTech LLC Machine learning network based carriage control apparatus for maintenance striping

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2093913A2 (de) * 2008-02-22 2009-08-26 Symeo GmbH Schaltungsanordnung und Verfahren zur Synchronisation von Uhren in einem Netz
WO2014174477A1 (en) * 2013-04-26 2014-10-30 Ergotest Innovation As System for monitoring physical performance of users
CN108923876A (zh) * 2018-06-27 2018-11-30 北京艾瑞思机器人技术有限公司 时间同步方法、装置及系统
CN110249372A (zh) * 2016-12-28 2019-09-17 日本电信电话株式会社 传感系统及时间同步方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105244A1 (de) * 2013-12-05 2015-06-11 Deutsche Post Ag Verfahren zum Deaktivieren des Verriegelns zumindest einer Tür eines Gehäuses
US9935685B2 (en) 2015-05-28 2018-04-03 Qualcomm Incorporated DC power line synchronization for automotive sensors
US10565736B2 (en) 2016-01-15 2020-02-18 Sony Corporation Image processing apparatus and method, program, and image processing system
US10328934B2 (en) 2017-03-20 2019-06-25 GM Global Technology Operations LLC Temporal data associations for operating autonomous vehicles
US11150809B2 (en) * 2019-10-01 2021-10-19 FADU Inc. Memory controller and storage device including the same
US11025357B1 (en) * 2019-12-19 2021-06-01 Stmicroelectronics, Inc. Robust sensor timestamp management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2093913A2 (de) * 2008-02-22 2009-08-26 Symeo GmbH Schaltungsanordnung und Verfahren zur Synchronisation von Uhren in einem Netz
WO2014174477A1 (en) * 2013-04-26 2014-10-30 Ergotest Innovation As System for monitoring physical performance of users
CN110249372A (zh) * 2016-12-28 2019-09-17 日本电信电话株式会社 传感系统及时间同步方法
CN108923876A (zh) * 2018-06-27 2018-11-30 北京艾瑞思机器人技术有限公司 时间同步方法、装置及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于拟合偏差的时钟同步;赵英;王旖旎;马严;李文生;;计算机工程(第16期);全文 *

Also Published As

Publication number Publication date
US11294760B2 (en) 2022-04-05
CN113132453A (zh) 2021-07-16
US20210200624A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US20210152271A1 (en) High accuracy time stamping for multi-lane ports
US20140351359A1 (en) Data processing apparatus and method for communicating between a master device and an asychronous slave device via an interface
US10990322B2 (en) Memory buffer chip, memory system and method of controlling the memory buffer chip
CN101853695A (zh) 用于延迟锁定环重锁定模式的系统和方法
US7653764B2 (en) Fault-tolerant computer and method of controlling data transmission
US8630358B2 (en) Data packet flow control across an asynchronous clock domain boundary
CN113132453B (zh) 时间同步电路以及同步传感器数据的方法
TW201227320A (en) Throttling integrated link
CN114499732A (zh) 一种时钟校准方法、装置、计算机设备及可读存储介质
WO2022194133A1 (zh) 控制电路装置、电子设备、控制方法和可读存储介质
US8514004B2 (en) Clock management unit and method of managing a clock signal
EP1652054A2 (en) Event time-stamping
EP3806391A1 (en) Synchronization information transmission method, sending end device, receiving end device and storage medium
US10769038B2 (en) Counter circuitry and methods including a master counter providing initialization data and fault detection data and wherein a threshold count difference of a fault detection count is dependent upon the fault detection data
US20180098136A1 (en) Push telemetry data accumulation
US7694176B2 (en) Fault-tolerant computer and method of controlling same
US11907754B2 (en) System to trigger time-dependent action
CN107168902B (zh) 一种利用dma实现高速can波特率的自动识别方法
US20150103668A1 (en) Low overhead and highly robust flow control apparatus and method
US10014072B2 (en) Diagnosis method for diagnosing memory, transmission apparatus, and computer-readable recording medium
US8195846B2 (en) Direct memory access controller for improving data transmission efficiency in MMoIP and method therefor
CN112241389A (zh) 片上系统
US20220310140A1 (en) Accessing memory circuit
US20240168537A1 (en) System
US20230073160A1 (en) Clock generating device, controller, and storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant