CN113131926A - 一种高线性度幅相控制接收前端电路 - Google Patents

Abstract

本发明公开了一种高线性度幅相控制接收前端电路，属于射频集成电路设计技术领域，包括首级驱动放大模块、衰减模块、移相模块、末级增益补偿模块、输入匹配巴伦、输出匹配巴伦、多个级间匹配变压器。本发明由于采用CMOS工艺，相比GaAs在成本上具有优势；由于电路移相器采用有源矢量调制，相比无源结构的移相器，面积更小；由于电路采用全差分结构，能够抑制共模干扰，减小键合线电感的影响，同时具有ESD保护作用；由于电路首级采用驱动放大器，线性度高，同时优化级间匹配，后仿真标明，本接收前端电路在工作频段输入P‑1为‑2dBm，值得被推广使用。

Description

一种高线性度幅相控制接收前端电路

技术领域

本发明涉及射频集成电路设计技术领域，具体涉及一种高线性度幅相控制接收前端电路。

背景技术

相控阵系统在通信和雷达领域已经发展多年，其中T/R组件是有源相控阵雷达的关键部件，其性能直接影响雷达整机的体积、重量、成本和可靠性。传统上相控阵雷达T/R组件中，射频模块电路，例如开关、小信号放大器、低噪放、功放、混频器、振荡器等大部分使用III-V族半导体(GaAs、InP、GaN),这是由于III-V族半导体中的晶体管有着比较高的击穿电压，容易获得很高的输出功率，其次，III-V族半导体有着很好的噪声性能可以在保证高频信号尽量不失真的条件下实现放大，提高灵敏度。此外，III-V族半导体的衬底是高阻材料，而且有着良好的衬底背面接地，在射频电路设计中无源器件有着高Q值，有益于高频电路的设计。然而当前T/R组件具有高集成度、低成本的发展趋势，但是III-V族半导体的单位面积造价远远高于硅基工艺，且由于III-V族半导体工艺大都不能和硅基工艺兼容，对于基带等大规模的数字电路无法在同一个芯片上实现，其电路集成度比较低。

CMOS集成电路的发展使得可以以更低的成本和更高的可靠性实现具有片上混合信号和数字信号处理的系统，虽然硅基CMOS工艺天然具备的低成本高集成度的优势，但是由于CMOS工艺和设计技术限制，基于CMOS的相控阵接收前端难以实现高线性度和高功率输出，尤其目前在C波段、Ku波段的幅相控制芯片主要还是以III-V族半导体工艺为主，上述问题亟待解决。为此，提出一种高线性度幅相控制接收前端电路。

发明内容

本发明所要解决的技术问题在于：如何解决现有的基于CMOS的相控阵接收前端难以实现高线性度和高功率输出，提供了一种高线性度幅相控制接收前端电路，可用于无线通信和相控阵雷达系统中。

本发明是通过以下技术方案解决上述技术问题的，本发明包括首级驱动放大模块、衰减模块、移相模块、末级增益补偿模块、输入匹配巴伦、输出匹配巴伦、多个级间匹配变压器；所述首级驱动放大模块的输入端与所述输入匹配巴伦的次级线圈连接，输出端与第一级间匹配变压器的初级线圈连接，所述衰减模块的输入端与所述第一级间匹配变压器的次级线圈连接，输出端与第二级间匹配变压器的初级线圈连接，所述移相模块的输入端与第二级间匹配变压器的次级线圈连接，输出端与第三级间匹配变压器的初级线圈连接，所述末级增益补偿模块输入端与所述第三级间匹配变压器的次级线圈连接，输出端与所述输出匹配巴伦的初级线圈连接。

更进一步地，所述首级驱动放大模块包括第一电容、第二电容、第一晶体管、第二晶体管，所述第一电容的两端分别连接所述第一晶体管、所述第二晶体管的漏极，所述第二电容的两端分别连接所述第一晶体管、所述第二晶体管的栅极，所述第一晶体管、所述第二晶体管的栅极与所述输入匹配巴伦的次级线圈，所述第一晶体管、所述第二晶体管的源级均接地，所述第一晶体管、所述第二晶体管的漏极差分输出，与所述第一级间匹配变压器的初级线圈连接。

更进一步地，所述衰减模块包括无源衰减器模块与有源衰减器模块，所述无源衰减器模块与所述第一级间匹配变压器的次级线圈连接，所述有源衰减器模块与所述第二级间匹配变压器的初级线圈连接，所述无源衰减器模块与所述有源衰减器模块之间通过内部匹配变压器连接。

更进一步地，所述无源衰减器模块包括四个相同的6比特数字控制的开关衰减子模块，分别为第一开关衰减子模块、第二开关衰减子模块、第三开关衰减子模块、第四开关衰减子模块，所述第一开关衰减子模块、所述第二开关衰减子模块的输入端与第一级间匹配变压器的次级线圈的VIN端连接，所述第三开关衰减子模块、所述第四开关衰减子模块的输入端均与第一级间匹配变压器的次级线圈的VIP端连接，所述第一开关衰减子模块、所述第三开关衰减子模块的输出均与内部匹配变压器的初级线圈的VIN端连接，所述第二开关衰减子模块、所述第四开关衰减子模块均与内部匹配变压器的初级线圈的VIP端连接。

更进一步地，所述有源衰减器模块包括6个不同的增益选择单元，6个不同的增益选择单元的输入端并联后与内部匹配变压器的次级线圈连接，输出端并联后与第二级间匹配变压器的初级线圈连接。

更进一步地，6个不同的增益选择单元分别为1dB增益选择单元、2dB增益选择单元、4dB增益选择单元、8dB增益选择单元、16dB增益选择单元、32dB增益选择单元。

更进一步地，所述衰减模块有4096种状态，从其中选取步进0.5dB的64种状态。

更进一步地，所述移相模块包括正交生成网络模块、I路幅度控制模块、Q路幅度控制模块，所述正交生成网络模块的输入端与第二级间匹配变压器的次级线圈的VIP端、VIN端连接，所述正交生成网络模块的输出端分别与两个内部匹配变压器的初级线圈连接，其次级线圈分别与所述I路幅度控制模块、所述Q路幅度控制模块的输入端连接，所述I路幅度控制模块、所述Q路幅度控制模块的输出端直接合成，与第三级间匹配变压器的初级线圈连接。

更进一步地，所述I路幅度控制模块、Q路幅度控制模块分别由6比特数字控制，所述移相模块共有4096种状态，选择其中步进为5.625度的64种状态，移相覆盖0～360度。

更进一步地，所述末级增益补偿模块包括第三电容、第四电容、第五电容、第六电容、第三晶体管、第四晶体管、第五晶体管、第六晶体管；

所述第三电容的两端分别连接第三晶体管的栅极和第四晶体管的漏极，第四电容的两端分别连接第三晶体管的漏极和第四晶体管的栅极，所述第三晶体管、第四晶体管的栅极与第三级间匹配变压器的次级线圈连接，所述第三晶体管、第四晶体管的源级均接地，所述第三晶体管M3、第四晶体管M4的漏极差分输出，与内部匹配变压器的初级线圈连接；

所述第五电容的两端分别连接第五晶体管的栅极和第六晶体管的漏极，所述第六电容的两端分别连接第五晶体管的漏极和第六晶体管的栅极，所述第五晶体管、第六晶体管的栅极与内部匹配变压器的次级线圈连接，所述第五晶体管、所述第六晶体管的源级均接地，所述第五晶体管、所述第六晶体管的漏极差分输出，与输出匹配巴伦的初级线圈连接。

本发明相比现有技术具有以下优点：该高线性度幅相控制接收前端电路，由于采用CMOS工艺，相比GaAs在成本上具有优势；由于电路移相器采用有源矢量调制，相比无源结构的移相器，面积更小；由于电路采用全差分结构，能够抑制共模干扰，减小键合线电感的影响，同时具有ESD保护作用；由于电路首级采用驱动放大器，线性度高，同时优化级间匹配，后仿真标明，本接收前端电路在工作频段输入P-1为-2dBm，值得被推广使用。

附图说明

图1是本发明实施例二中高线性度幅相控制接收前端电路结构图；

图2是本发明实施例二中首级驱动放大器的结构图；

图3是本发明实施例二中衰减器的结构图；

图4是本发明实施例二中无源衰减模块VGA的结构图；

图5是本发明实施例二中有源衰减模块VGA的结构图；

图6是本发明实施例二中移相器的结构图；

图7是本发明实施例二中末级增益补偿放大器的结构图。

具体实施方式

下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

本实施例提供一种技术方案：一种高线性度幅相控制接收前端电路，包括首级驱动放大模块、衰减模块、移相模块、末级增益补偿模块、输入匹配巴伦、输出匹配巴伦、多个级间匹配变压器；所述首级驱动放大模块的输入端与所述输入匹配巴伦的次级线圈连接，输出端与第一级间匹配变压器的初级线圈连接，所述衰减模块的输入端与所述第一级间匹配变压器的次级线圈连接，输出端与第二级间匹配变压器的初级线圈连接，所述移相模块的输入端与第二级间匹配变压器的次级线圈连接，输出端与第三级间匹配变压器的初级线圈连接，所述末级增益补偿模块输入端与所述第三级间匹配变压器的次级线圈连接，输出端与所述输出匹配巴伦的初级线圈连接。

在本实施例中，所述首级驱动放大模块包括第一电容、第二电容、第一晶体管、第二晶体管，所述第一电容的两端分别连接所述第一晶体管、所述第二晶体管的漏极，所述第二电容的两端分别连接所述第一晶体管、所述第二晶体管的栅极，所述第一晶体管、所述第二晶体管的栅极与所述输入匹配巴伦的次级线圈，所述第一晶体管、所述第二晶体管的源级均接地，所述第一晶体管、所述第二晶体管的漏极差分输出，与所述第一级间匹配变压器的初级线圈连接。

在本实施例中，所述衰减模块包括无源衰减器模块与有源衰减器模块，所述无源衰减器模块与所述第一级间匹配变压器的次级线圈连接，所述有源衰减器模块与所述第二级间匹配变压器的初级线圈连接，所述无源衰减器模块与所述有源衰减器模块之间通过内部匹配变压器连接。

在本实施例中，所述无源衰减器模块包括四个相同的6比特数字控制的开关衰减子模块，分别为第一开关衰减子模块、第二开关衰减子模块、第三开关衰减子模块、第四开关衰减子模块，所述第一开关衰减子模块、所述第二开关衰减子模块的输入端与第一级间匹配变压器的次级线圈的VIN端连接，所述第三开关衰减子模块、所述第四开关衰减子模块的输入端均与第一级间匹配变压器的次级线圈的VIP端连接，所述第一开关衰减子模块、所述第三开关衰减子模块的输出均与内部匹配变压器的初级线圈的VIN端连接，所述第二开关衰减子模块、所述第四开关衰减子模块均与内部匹配变压器的初级线圈的VIP端连接。

在本实施例中，所述有源衰减器模块包括6个不同的增益选择单元，6个不同的增益选择单元的输入端并联后与内部匹配变压器的次级线圈连接，输出端并联后与第二级间匹配变压器的初级线圈连接。

在本实施例中，6个不同的增益选择单元分别为1dB增益选择单元、2dB增益选择单元、4dB增益选择单元、8dB增益选择单元、16dB增益选择单元、32dB增益选择单元。

在本实施例中，所述衰减模块有4096种状态，从其中选取步进0.5dB的64种状态。

在本实施例中，所述移相模块包括正交生成网络模块、I路幅度控制模块、Q路幅度控制模块，所述正交生成网络模块的输入端与第二级间匹配变压器的次级线圈的VIP端、VIN端连接，所述正交生成网络模块的输出端分别与两个内部匹配变压器的初级线圈连接，其次级线圈分别与所述I路幅度控制模块、所述Q路幅度控制模块的输入端连接，所述I路幅度控制模块、所述Q路幅度控制模块的输出端直接合成，与第三级间匹配变压器的初级线圈连接。

在本实施例中，所述I路幅度控制模块、Q路幅度控制模块分别由6比特数字控制，所述移相模块共有4096种状态，选择其中步进为5.625度的64种状态，移相覆盖0～360度。

在本实施例中，所述末级增益补偿模块包括第三电容、第四电容、第五电容、第六电容、第三晶体管、第四晶体管、第五晶体管、第六晶体管；

所述第三电容的两端分别连接第三晶体管的栅极和第四晶体管的漏极，第四电容的两端分别连接第三晶体管的漏极和第四晶体管的栅极，所述第三晶体管、第四晶体管的栅极与第三级间匹配变压器的次级线圈连接，所述第三晶体管、第四晶体管的源级均接地，所述第三晶体管M3、第四晶体管M4的漏极差分输出，与内部匹配变压器的初级线圈连接；

所述第五电容的两端分别连接第五晶体管的栅极和第六晶体管的漏极，所述第六电容的两端分别连接第五晶体管的漏极和第六晶体管的栅极，所述第五晶体管、第六晶体管的栅极与内部匹配变压器的次级线圈连接，所述第五晶体管、所述第六晶体管的源级均接地，所述第五晶体管、所述第六晶体管的漏极差分输出，与输出匹配巴伦的初级线圈连接。

实施例二

如图1所示，为本实施例中的高线性度幅相控制接收前端电路结构图，包括首级驱动放大器1、衰减器2、移相器3、末级驱动放大器4，为提高前端的线性度，第一级电路采用驱动放大器，在保证有较低噪声的同时，有很高的线性度。衰减器2为第二级电路，采用有源与无源相结合的方式，降低对噪声系数和线性度的影响。移相器3为第三级电路，采用矢量合成的有源移相器，有较低的损耗和较高的线性度。末级增益补偿放大器为两级全差分放大电路，用于放大移相器的输出信号。

如图2所示，为本实施例中首级驱动放大器的电路结构图，电路采用全差分结构，传统上第一级CMOS工艺的低噪声放大器输入P-1基本在-10dBm以下，从而抑制了整个接收前端的线性度，本次发明中以提高第一级晶体管栅宽，牺牲功耗，大幅度提高前端线性度；

在首级驱动放大器1中，第一电容C1两端分别连接第一晶体管M1的栅极和第二晶体管M2的漏极，第二电容C2两端分别连接第一晶体管M1的漏极和第二晶体管M2的栅极，第一晶体管M1、第二晶体管M2的栅极连接输入匹配巴伦的次级线圈，第一晶体管M1、第二晶体管M2的源级均接地，第一晶体管M1、第二晶体管M2的漏极差分输出，连接到第二级变压器的初级线圈。

如图3所示，为本实施例中衰减器的结构图，第一级为六比特数字控制的无源衰减器模块VGA1 20，再通过匹配变压器连接到第二级六比特数字控制的有源衰减器模块VGA221，整体衰减器有4096种状态，从中选取步进0.5dB的64种状态。

如图4所示，为本实施例中的无源衰减器模块VGA1的结构图，包括4个相同6比特控制的开关衰减子模块VGA_CORE，其中子模块VGA_CORE 201和VGA_CORE 202的输入端连接到VIN，子模块VGA_CORE 203和VGA_CORE 204的输入端连接到VIP，子模块VGA_CORE 201和VGA_CORE 203的输出端连接到VON，子模块VGA_CORE 202和VGA_CORE 204的输出端连接到VOP。

如图5所示，为本实施例中的有源衰减器模块VGA2的结构图，其包含6个不同的增益选择单元VGA_1dB～VGA_32dB，单元的输入端共同连接到VIN、VIP。输出端共同连接到VON、VOP。

如图6所示，为本实施例中移相器的结构图，第一级为基于多项滤波器的正交生成网络(IQ网络)，输入信号通过IQ网络生成I路，Q路两路，其输出端分别连接到内部匹配变压器的初级线圈，次级线圈分别连接到幅度控制模块VGA3、VGA4的输入端，VGA3、VGA4的输出端直接合成。VGA3、VGA4分别由六比特数字控制，移相器一共有4096种状态，选择其中步进为5.625度的64种状态，移相覆盖0～360度。

如图7所示，为本实施例中末级增益补偿放大器的结构图，采用两级差分共源结构，作用是针对前级衰减器和移相器对链路带来的插入损耗对信号增益进行补偿；

其中，电容C3两端分别连接第三晶体管M3的栅极和第四晶体管M4的漏极，电容C4两端分别连接第三晶体管M3的漏极和第四晶体管M4的栅极，第三晶体管M3、第四晶体管M4的栅极连接匹配巴伦的次级线圈，第三晶体管M3、第四晶体管M4的源级均接地，第三晶体管M3、第四晶体管M4的漏极差分输出，连接到后级变压器的初级线圈；

电容C5两端分别连接第五晶体管M5的栅极和第六晶体管M6的漏极，电容C6两端分别连接第五晶体管M5的漏极和第六晶体管M6的栅极，第五晶体管M5、第六晶体管M6的栅极连接匹配巴伦的次级线圈，M5、M6晶体管源级接地，晶体管M5、晶体管M6的漏极差分输出，连接到后级变压器的初级线圈。

综上所述，上述实施例的高线性度幅相控制接收前端电路，由于采用CMOS工艺，相比GaAs在成本上具有优势；由于电路移相器采用有源矢量调制，相比无源结构的移相器，面积更小；由于电路采用全差分结构，能够抑制共模干扰，减小键合线电感的影响，同时具有ESD保护作用；由于电路首级采用驱动放大器，线性度高，同时优化级间匹配，后仿真标明，本接收前端电路在工作频段输入P-1为-2dBm，值得被推广使用。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种高线性度幅相控制接收前端电路，其特征在于，包括：包括首级驱动放大模块、衰减模块、移相模块、末级增益补偿模块、输入匹配巴伦、输出匹配巴伦、多个级间匹配变压器；所述首级驱动放大模块的输入端与所述输入匹配巴伦的次级线圈连接，输出端与第一级间匹配变压器的初级线圈连接，所述衰减模块的输入端与所述第一级间匹配变压器的次级线圈连接，输出端与第二级间匹配变压器的初级线圈连接，所述移相模块的输入端与第二级间匹配变压器的次级线圈连接，输出端与第三级间匹配变压器的初级线圈连接，所述末级增益补偿模块输入端与所述第三级间匹配变压器的次级线圈连接，输出端与所述输出匹配巴伦的初级线圈连接。

2.根据权利要求1所述的一种高线性度幅相控制接收前端电路，其特征在于：所述首级驱动放大模块包括第一电容、第二电容、第一晶体管、第二晶体管，所述第一电容的两端分别连接所述第一晶体管、所述第二晶体管的漏极，所述第二电容的两端分别连接所述第一晶体管、所述第二晶体管的栅极，所述第一晶体管、所述第二晶体管的栅极与所述输入匹配巴伦的次级线圈，所述第一晶体管、所述第二晶体管的源级均接地，所述第一晶体管、所述第二晶体管的漏极差分输出，与所述第一级间匹配变压器的初级线圈连接。

3.根据权利要求2所述的一种高线性度幅相控制接收前端电路，其特征在于：所述衰减模块包括无源衰减器模块与有源衰减器模块，所述无源衰减器模块与所述第一级间匹配变压器的次级线圈连接，所述有源衰减器模块与所述第二级间匹配变压器的初级线圈连接，所述无源衰减器模块与所述有源衰减器模块之间通过内部匹配变压器连接。

4.根据权利要求3所述的一种高线性度幅相控制接收前端电路，其特征在于：所述无源衰减器模块包括四个相同的6比特数字控制的开关衰减子模块，分别为第一开关衰减子模块、第二开关衰减子模块、第三开关衰减子模块、第四开关衰减子模块，所述第一开关衰减子模块、所述第二开关衰减子模块的输入端与第一级间匹配变压器的次级线圈的VIN端连接，所述第三开关衰减子模块、所述第四开关衰减子模块的输入端均与第一级间匹配变压器的次级线圈的VIP端连接，所述第一开关衰减子模块、所述第三开关衰减子模块的输出均与内部匹配变压器的初级线圈的VIN端连接，所述第二开关衰减子模块、所述第四开关衰减子模块均与内部匹配变压器的初级线圈的VIP端连接。

5.根据权利要求4所述的一种高线性度幅相控制接收前端电路，其特征在于：所述有源衰减器模块包括6个不同的增益选择单元，6个不同的增益选择单元的输入端并联后与内部匹配变压器的次级线圈连接，输出端并联后与第二级间匹配变压器的初级线圈连接。

6.根据权利要求5所述的一种高线性度幅相控制接收前端电路，其特征在于：6个不同的增益选择单元分别为1dB增益选择单元、2dB增益选择单元、4dB增益选择单元、8dB增益选择单元、16dB增益选择单元、32dB增益选择单元。

7.根据权利要求1所述的一种高线性度幅相控制接收前端电路，其特征在于：所述衰减模块有4096种状态，从其中选取步进0.5dB的64种状态。

8.根据权利要求5所述的一种高线性度幅相控制接收前端电路，其特征在于：所述移相模块包括正交生成网络模块、I路幅度控制模块、Q路幅度控制模块，所述正交生成网络模块的输入端与第二级间匹配变压器的次级线圈的VIP端、VIN端连接，所述正交生成网络模块的输出端分别与两个内部匹配变压器的初级线圈连接，其次级线圈分别与所述I路幅度控制模块、所述Q路幅度控制模块的输入端连接，所述I路幅度控制模块、所述Q路幅度控制模块的输出端直接合成，与第三级间匹配变压器的初级线圈连接。

9.根据权利要求8所述的一种高线性度幅相控制接收前端电路，其特征在于：所述I路幅度控制模块、Q路幅度控制模块分别由6比特数字控制，所述移相模块共有4096种状态，选择其中步进为5.625度的64种状态，移相覆盖0～360度。

10.根据权利要求8所述的一种高线性度幅相控制接收前端电路，其特征在于：所述末级增益补偿模块包括第三电容、第四电容、第五电容、第六电容、第三晶体管、第四晶体管、第五晶体管、第六晶体管；

所述第三电容的两端分别连接第三晶体管的栅极和第四晶体管的漏极，第四电容的两端分别连接第三晶体管的漏极和第四晶体管的栅极，所述第三晶体管、第四晶体管的栅极与第三级间匹配变压器的次级线圈连接，所述第三晶体管、第四晶体管的源级均接地，所述第三晶体管M3、第四晶体管M4的漏极差分输出，与内部匹配变压器的初级线圈连接；

所述第五电容的两端分别连接第五晶体管的栅极和第六晶体管的漏极，所述第六电容的两端分别连接第五晶体管的漏极和第六晶体管的栅极，所述第五晶体管、第六晶体管的栅极与内部匹配变压器的次级线圈连接，所述第五晶体管、所述第六晶体管的源级均接地，所述第五晶体管、所述第六晶体管的漏极差分输出，与输出匹配巴伦的初级线圈连接。

Images