CN113127400B - 一种基于fpga的多路串口服务器及其数据传输方法 - Google Patents

一种基于fpga的多路串口服务器及其数据传输方法 Download PDF

Info

Publication number
CN113127400B
CN113127400B CN201911403445.3A CN201911403445A CN113127400B CN 113127400 B CN113127400 B CN 113127400B CN 201911403445 A CN201911403445 A CN 201911403445A CN 113127400 B CN113127400 B CN 113127400B
Authority
CN
China
Prior art keywords
serial port
sub
module
serial
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911403445.3A
Other languages
English (en)
Other versions
CN113127400A (zh
Inventor
张维达
崔明
张甫恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201911403445.3A priority Critical patent/CN113127400B/zh
Publication of CN113127400A publication Critical patent/CN113127400A/zh
Application granted granted Critical
Publication of CN113127400B publication Critical patent/CN113127400B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及通讯技术领域，尤其涉及一种基于FPGA的多路串口服务器及其数据传输方法，该串口服务器包括：设置有接口芯片驱动模块和内部控制模块的FPGA芯片、422接口模块、232接口模块；232接口模块中包含一路主串口和一路子串口，422接口模块中包含多路子串口，内部控制模块对主串口接收的数据信息进行判断，以使多路串口服务器执行相应的操作，并等待主串口或子串口的反馈。上述服务器利用FPGA的可编程性，实现了主串口和子串口的通讯速率、字符串长度、校验位信息的灵活设定，主串口和子串口直接的通讯协议也可以灵活更改。通过合理的硬件设计在非常小的空间尺寸内实现了1个主串口，多个子串口同时接收和发送功能。

Description

一种基于FPGA的多路串口服务器及其数据传输方法
技术领域
本发明涉及通讯技术领域，尤其涉及一种基于FPGA的多路串口服务器及其数据传输方法。
背景技术
RS-422/RS-232通讯协议具有应用简便、可靠性高等特点，在多种应用场合十分广泛的应用，例如自动控制、数据采集、数据远传等。尽管目前网络通讯和I2C等串行协议通讯有很快的发展，但很多嵌入式系统、嵌入式传感器等设备依然只配备基础的RS-422/RS-232用于控制和数据传输，因此对于RS-422/RS-232串行通讯设备的开发依然十分必要。
现行主要的技术方案主要由两个思路，一是将多路串行接口和PCI、PCI-E总线结合起来，通过在计算机中插入串口卡的形式实现计算机的多串口输入、输出能力，典型的设备有MOXA公司的CP-118E-A系列PCI-E多路串口扩展卡。另一个思路是，将串行通讯口转换为网络接口，再通过网络以网络数据包的形式对多个串口分别实施收发控制，目前生产这种设备的公司也较多，典型的设备是MOXA公司的NPORT5400系列串口设备联网服务器。
目前基于PCI、PCI-E总线的串口扩展卡需要占用机箱中一个专用插槽的位置，体积较大，而PCI、PCI-E总线的卡式插槽对高震动场景没有很好的加固方案，使得串口扩展卡在车载等震动较大的场景使用时容易发生松动，接触不良等问题。
有鉴于此，有必要设计一种新的串口服务器。
发明内容
本发明的主要目的在于提供一种基于FPGA的多路串口服务器及其数据传输方法，以解决上述问题中的至少一个。
为实现上述目的，本发明第一方面提供了一种基于FPGA的多路串口服务器，所述多路串口服务器包括：
设置有接口芯片驱动模块和内部控制模块的现场可编程门阵列FPGA芯片，与所述FPGA芯片相连接的422接口模块和232接口模块；
所述232接口模块中包含一路主串口和一路子串口，所述422接口模块中包含多路子串口；或，所述232接口模块中包含至少一路子串口，所述422接口模块中包含一路主串口和至少一路子串口；
所述主串口用于接收串口数据，并将其发送到所述接口芯片驱动模块，所述接口芯片驱动模块用于在接收到所述串口数据后将其转换为并行的数据信息；
所述内部控制模块对所述并行的数据信息的类型进行判断，以使所述多路串口服务器执行相应的操作，并等待所述主串口或子串口的反馈。
可选地，所述232接口模块中包含一路主串口和一路子串口时，所述422接口模块中包含12路子串口。
可选地，所述232接口模块中主串口和子串口均为全双工RS-232串口，所述多路子串口为全双工RS-422串口。
可选地，所述多路串口服务器还包括：
与所述FPGA芯片连接的FLASH存储芯片、LED信号指示灯以及外部时钟；
所述FLASH存储芯片用于FPGA二进制程序的存储，以及主串口和子串口工作频率、通讯字节长度、通讯格式的存储；
所述LED信号指示灯用于指示当前系统的工作状态，以及各个串口信息的有无；
所述外部时钟与所述FPGA芯片中的时钟管理模块相连接，通过无源晶振和有源倍频模块产生稳定的高频率、高稳定性、低温漂的稳定时钟输入。
可选地，所述多路串口服务器还包括：
与所述422接口模块和232接口模块连接的高密航空插头，以保证所述多路串口服务器在较小的空间内实现多个点位的对外输入输出。
本发明实施例的第二方面提供了一种应用于上述多路串口服务器的数据传输方法，包括：
通过主串口接收串口数据后发送至接口芯片驱动模块，由所述接口芯片驱动模块将所述串口数据后转换为并行的数据信息；
内部控制模块获取所述数据信息，并判断所述数据信息的类型；
若所述数据信息为依照协议编写的内部控制命令，则控制多路串口服务器进入内部命令设置状态；
若所述数据信息为对子串口通讯的控制命令，则判断是否为查询命令；
若所述控制命令是查询命令，则在将查询命令分发给相应子串口之后，内部控制模块状态机进入等待模式；
若所述控制命令是对子串口的控制命令，则直接依照协议将控制命令发送至相应的子串口。
可选地，在控制多路串口服务器进入内部命令设置状态之后，包括：
依照协议将各个子串口的工作频率、字节长度、校验位信息以及返回信息格式，通过FLASH读写模块按照规定的位置写入FLASH存储芯片中。
可选地，在通过FLASH读写模块按照规定的位置写入FLASH存储芯片中之后，包括：
判断该次写入是否成功；
若写入成功，则由主串口返回写入成功字符串，否则返回写入失败字符串。
可选地，在内部控制模块状态机进入等待模式之后，包括：
等待所有子串口的反馈信息；
当所有子串口均返回有效数据或者时钟管理模块提示等待超时后，内部控制模块将接受到的子串口数据按照设定的协议打包发送给主串口。
可选地，对于超时的子串口在打包发送时，将超时或无效信息叠加在数据包中一并发送。
本申请提供的基于FPGA的多路串口服务器包括：设置有接口芯片驱动模块和内部控制模块的现场可编程门阵列FPGA芯片，与FPGA芯片相连接的422接口模块和232接口模块；232接口模块中包含一路主串口和一路子串口，422接口模块中包含多路子串口；主串口用于接收串口数据，并将其发送到接口芯片驱动模块，接口芯片驱动模块在接收到所述串口数据后将其转换为并行的数据信息；内部控制模块对所述并行的数据信息的类型进行判断，以使多路串口服务器执行相应的操作，并等待主串口或子串口的反馈。上述服务器利用FPGA的可编程性，实现了主串口和子串口的通讯速率、字符串长度、校验位信息的灵活设定，主串口和子串口直接的通讯协议也可以灵活更改。通过FPGA直接处理多路串口的数据信息，再打包上传，从而减少了上位机系统的开销，降低丢失数据的概率。通过合理的硬件设计在非常小的空间尺寸内实现了1个主串口，多个子串口同时接收和发送功能。
附图说明
附图作为本发明的一部分，用来提供对本发明的进一步的理解，本发明的示意性实施例及其说明用于解释本发明，但不构成对本发明的不当限定。显然，下面描述中的附图仅仅是一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。在附图中：
图1为本发明提供的基于FPGA的多路串口服务器的结构示意图；
图2为本发明提供的应用于多路串口服务器的数据传输方法流程示意图。
具体实施方式
下面结合附图以及具体实施例对本发明实施例解决的技术问题、所采用的技术方案以及实现的技术效果进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请的一部分实施例，并不是全部实施例。基于本申请中的实施例，本领域普通技术人员在不付出创造性劳动的前提下，所获得的所有其它等同或明显变型的实施例均落在本发明的保护范围内。本发明实施例可以按照权利要求中限定和涵盖的多种不同方式来具体化。
需要说明的是，在下面的描述中，为了方便理解，给出了许多具体细节。但是很明显，本发明的实现可以没有这些具体细节。在没有明确限定或不冲突的情况下，本发明中的各个实施例及其中的技术特征可以相互组合而形成技术方案。
实施例一：
请参照图1，本申请提供的基于FPGA的多路串口服务器包括设置有接口芯片驱动模块22和内部控制模块21的现场可编程门阵列FPGA芯片2，与所述FPGA芯片2相连接的422接口模块3和232接口模块5；
所述232接口模块5中包含一路主串口和一路子串口，所述422接口模块3中包含多路子串口；或，所述232接口模块5中包含至少一路子串口，所述422接口模块3中包含一路主串口和至少一路子串口；
主串口用于接收串口数据，并将其发送到所述接口芯片驱动模块22，所述接口芯片驱动模块22在接收到所述串口数据后将其转换为并行的数据信息；
所述内部控制模块21对所述并行的数据信息的类型进行判断，以使所述多路串口服务器执行相应的操作，并等待所述主串口或子串口的反馈。
本申请中利用FPGA的可编程性，可以实现多路高速串口的任意协议整合，利用FPGA的内部控制模块，代替上位机实现多个串口的收发功能。
在本申请提供的一个实施例中，通过合理的软硬件设计，在85mm*58mm*15mm的硬件尺寸以内，1个全双工RS232主串口，1个全双工RS232子串口和12个全双工RS422子串口的同时接收和发送功能，通过一个主串口可以同时操控以上13路子串口的收发、状态反馈等功能。
该基于FPGA多路串口服务器，主要包括FPGA芯片2、232接口模块5、422接口模块3、J30J高密航空插头4、外部时钟6、LED信号指示灯7、FLASH存储芯片8和稳压电源模块1。
所述232接口模块5可以是高速RS232接口模块、上述422接口模块3可以是高速RS422接口模块，用对外输入、输出标准电平格式的信号，将外部信号转换为FPGA可以读写的LVCOMS 3.3V电平信号，同时具有静电保护，过压保护等基础保护功能。
所述J30J高密航空插头，能够在较小的空间内实现多个点位的对外输入输出功能，具有较强的抗震性，保证板卡对外连接的稳定性。
所述外部时钟6，通过无源晶振和有源倍频模块产生稳定的高频率、高稳定性、低温漂的稳定时钟输入。所述LED信号指示灯7，用于指示当前系统的工作状态，以及各个串口信息的有无。
FLASH存储芯片8，用于FPGA二进制程序的存储，系统复位后程序的自动运行，主串口及子串口的工作频率、通讯字节长度、通讯格式等信息也存储在FLASH中。
所述FPGA芯片2包括接口芯片驱动模块22和时钟管理模块23、内部控制模块21。所述时钟管理模块23，用于FPGA内部的时钟管理，以及整个系统的同步复位功能，可以依照设定为内部控制模块提供通讯需要的约定速率的触发时钟，可以提供检测子串口超时情况的定时器模块。所述接口芯片驱动模块22，用于将接收到的串行信息还原为并行的数据信息，每个串口的通讯速率、字节长度、校验位等信息，均需要从内部控制模块获得。
所述内部控制模块21，用于协调整个多路串口服务器的工作模式，其主要工作流程如图2所示。整个系统的以主串口的字节收发驱动内部状态机的运行。在主串口接收到有效的串口数据的情况下，首先判断该串口数据是否为内部控制命令，如果是依照协议编写的内部控制命令，则系统进入内部命令设置状态。依照协议将各个自串口的工作频率、字节长度、校验位信息以及返回信息格式都通过FLASH读写模块按照规定的位置写入FLASH中，如果写入成功，则主串口返回写入成功字符串，若写入失败则返回写入失败字符串。
如果主串口接收到的是对子串口通讯的控制命令，则判断是否为查询命令。如果是查询命令，在将查询命令分发给相应子串口之后，内部控制模块状态机进入等待模式，当所有子串口均返回有效数据或者时钟管理模块提示等待超时后，内部控制模块将接受到的子串口数据按照设定的协议打包发送给主串口，对于超时的子串口在打包发送时也将超时或无效信息叠加在数据包中一并发送。
如果主串口接受到的是子串口控制命令，不需要返回信息，则直接依照协议将控制命令发送至相应的子串口即可。
默认设置情况下，设计采用一路全双工RS-232串口作为设备主串口，其余1路全双工RS-232和12路RS-422串口作为子串口，在有定制需求的应用场景，可以根据场景需求更改主串口为RS-422接口模式。
本申请提供的基于FPGA的多路串口服务器包括：设置有接口芯片驱动模块和内部控制模块的现场可编程门阵列FPGA芯片，与FPGA芯片相连接的422接口模块和232接口模块；232接口模块中包含一路主串口和一路子串口，422接口模块中包含多路子串口；主串口用于接收串口数据，并将其发送到接口芯片驱动模块，接口芯片驱动模块在接收到所述串口数据后将其转换为并行的数据信息；内部控制模块对所述并行的数据信息的类型进行判断，以使多路串口服务器执行相应的操作，并等待主串口或子串口的反馈。上述服务器利用FPGA的可编程性，实现了主串口和子串口的通讯速率、字符串长度、校验位信息的灵活设定，主串口和子串口直接的通讯协议也可以灵活更改。通过FPGA直接处理多路串口的数据信息，再打包上传，从而减少了上位机系统的开销，降低丢失数据的概率。通过合理的硬件设计在非常小的空间尺寸内实现了1个主串口，多个子串口同时接收和发送功能。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种基于FPGA的多路串口服务器，其特征在于，所述多路串口服务器包括：
设置有接口芯片驱动模块和内部控制模块的现场可编程门阵列FPGA芯片，与所述FPGA芯片相连接的422接口模块和232接口模块；
所述232接口模块中包含一路主串口和一路子串口，所述422接口模块中包含多路子串口；或，所述232接口模块中包含至少一路子串口，所述422接口模块中包含一路主串口和至少一路子串口；
所述主串口用于接收串口数据，并将其发送到所述接口芯片驱动模块，所述接口芯片驱动模块用于在接收到所述串口数据后将其转换为并行的数据信息；
所述内部控制模块对所述并行的数据信息的类型进行判断，以使所述多路串口服务器执行相应的操作，并等待所述主串口或子串口的反馈；
所述232接口模块中包含一路主串口和一路子串口时，所述422接口模块中包含12路子串口。
2.根据权利要求1所述的多路串口服务器，其特征在于，所述232接口模块中主串口和子串口均为全双工RS-232串口，所述多路子串口为全双工RS-422串口。
3.根据权利要求1所述的多路串口服务器，其特征在于，所述多路串口服务器还包括：
与所述FPGA芯片连接的FLASH存储芯片、LED信号指示灯以及外部时钟；
所述FLASH存储芯片用于FPGA二进制程序的存储，以及主串口和子串口工作频率、通讯字节长度、通讯格式的存储；
所述LED信号指示灯用于指示当前系统的工作状态，以及各个串口信息的有无；
所述外部时钟与所述FPGA芯片中的时钟管理模块相连接，通过无源晶振和有源倍频模块产生稳定的高频率、高稳定性、低温漂的稳定时钟输入。
4.根据权利要求3所述的多路串口服务器，其特征在于，所述多路串口服务器还包括：
与所述422接口模块和232接口模块连接的高密航空插头，以保证所述多路串口服务器在较小的空间内实现多个点位的对外输入输出。
5.一种应用于权利要求3或4所述的多路串口服务器的数据传输方法，其特征在于，包括：
通过主串口接收串口数据后发送至接口芯片驱动模块，由所述接口芯片驱动模块将所述串口数据后转换为并行的数据信息；
内部控制模块获取所述数据信息，并判断所述数据信息的类型；
若所述数据信息为依照协议编写的内部控制命令，则控制多路串口服务器进入内部命令设置状态；
若所述数据信息为对子串口通讯的控制命令，则判断是否为查询命令；
若所述控制命令是查询命令，则在将查询命令分发给相应子串口之后，内部控制模块状态机进入等待模式；
若所述控制命令是对子串口的控制命令，则直接依照协议将控制命令发送至相应的子串口。
6.根据权利要求5所述的数据传输方法，其特征在于，在控制多路串口服务器进入内部命令设置状态之后，包括：
依照协议将各个子串口的工作频率、字节长度、校验位信息以及返回信息格式，通过FLASH读写模块按照规定的位置写入FLASH存储芯片中。
7.根据权利要求5所述的数据传输方法，其特征在于，在通过FLASH读写模块按照规定的位置写入FLASH存储芯片中之后，包括：
判断该次写入是否成功；
若写入成功，则由主串口返回写入成功字符串，否则返回写入失败字符串。
8.根据权利要求5所述的数据传输方法，其特征在于，在内部控制模块状态机进入等待模式之后，包括：
等待所有子串口的反馈信息；
当所有子串口均返回有效数据或者时钟管理模块提示等待超时后，内部控制模块将接受到的子串口数据按照设定的协议打包发送给主串口。
9.根据权利要求8所述的数据传输方法，其特征在于，对于超时的子串口在打包发送时，将超时或无效信息叠加在数据包中一并发送。
CN201911403445.3A 2019-12-31 2019-12-31 一种基于fpga的多路串口服务器及其数据传输方法 Active CN113127400B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911403445.3A CN113127400B (zh) 2019-12-31 2019-12-31 一种基于fpga的多路串口服务器及其数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911403445.3A CN113127400B (zh) 2019-12-31 2019-12-31 一种基于fpga的多路串口服务器及其数据传输方法

Publications (2)

Publication Number Publication Date
CN113127400A CN113127400A (zh) 2021-07-16
CN113127400B true CN113127400B (zh) 2023-04-18

Family

ID=76768755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911403445.3A Active CN113127400B (zh) 2019-12-31 2019-12-31 一种基于fpga的多路串口服务器及其数据传输方法

Country Status (1)

Country Link
CN (1) CN113127400B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114201437B (zh) * 2021-12-06 2024-03-29 苏州长风航空电子有限公司 通讯方法、终端设备和存储介质
CN116668464B (zh) * 2023-07-27 2023-10-13 浙江简捷物联科技有限公司 一种多串口服务同步处理方法、装置、电子设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN201941278U (zh) * 2010-12-10 2011-08-24 安徽力宇电脑设备制造有限责任公司 基于三光纤通讯的喷绘机电气平台
KR20120072618A (ko) * 2010-12-24 2012-07-04 삼성전자주식회사 데이터를 전송하기 위한 장치 및 방법
CN106572160A (zh) * 2016-10-24 2017-04-19 天津科技大学 一种物联网网关的通信信道扩展系统
CN110471880A (zh) * 2019-07-19 2019-11-19 哈尔滨工业大学 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808027B (zh) * 2010-03-31 2011-11-23 哈尔滨工业大学 适用于多种端口的数据接收存储转发装置
KR101390902B1 (ko) * 2012-10-17 2014-04-30 삼성중공업 주식회사 링 구조 직렬 통신을 이용한 에너지 저장 시스템용 전력 변환 장치의 제어기
CN103676743A (zh) * 2013-12-17 2014-03-26 天津七六四通信导航技术有限公司 远程控制与主控的通信接口
CN205179099U (zh) * 2015-12-16 2016-04-20 山东大学 一种实现串口协议转高速实时网络通讯协议电路
CN207676155U (zh) * 2017-11-21 2018-07-31 安徽四创电子股份有限公司 一种基于fpga控制模块的数字控制电路
CN207718364U (zh) * 2018-01-09 2018-08-10 中国电子科技集团公司第二十七研究所 一种基于fpga的多路rs-422串口扩展接口
CN108540775B (zh) * 2018-04-24 2020-08-11 宁波世纪海洋信息科技有限公司 一种船载多元海洋信息采集系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127023A (zh) * 2006-08-17 2008-02-20 四川维肯电子有限公司 一种多总线接口的通用异步串口扩展芯片
CN201941278U (zh) * 2010-12-10 2011-08-24 安徽力宇电脑设备制造有限责任公司 基于三光纤通讯的喷绘机电气平台
KR20120072618A (ko) * 2010-12-24 2012-07-04 삼성전자주식회사 데이터를 전송하기 위한 장치 및 방법
CN106572160A (zh) * 2016-10-24 2017-04-19 天津科技大学 一种物联网网关的通信信道扩展系统
CN110471880A (zh) * 2019-07-19 2019-11-19 哈尔滨工业大学 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法

Also Published As

Publication number Publication date
CN113127400A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
EP2563091B1 (en) Wireless internet-accessing module, host, communication method thereof, and data card
CN113127400B (zh) 一种基于fpga的多路串口服务器及其数据传输方法
CN112965926A (zh) 一种spi接口安全芯片及spi接口电子装置
US10243876B2 (en) Chip-based data transmission method, device and system, and computer storage medium
CN102347830A (zh) 以太网同步方法和系统
CN104050419B (zh) 基于fpga的数据单向导入设备及数据单项导入方法
CN104090792B (zh) 一种宽带接入网中逻辑文件的动态加载方法
CN109975764A (zh) 一种通用雷达一体化集成化高速光纤传输及控制接口板及其应用
CN101447988A (zh) 一种基于fpga的千兆数据通信卡
CN108829624B (zh) 一种cps节点属性数据与功能方法代码的存储组织方法
CN107643989B (zh) 一种基于pci总线协议双光纤环路冗余结构通讯板卡
KR20160147373A (ko) 광 신호를 이용한 sata 호스트 버스 어댑터 및 sata 저장소 연결 방법
EP2300925B1 (en) System to connect a serial scsi array controller to a storage area network
CN100349153C (zh) 一种实现输出控制的方法及由主板控制接口卡的装置
US8542701B2 (en) Method and device for determining timeslot configuration in TDM transmission
EP2802179B1 (en) Concurrent activation and data exchange with multiple NFC-A devices
CN103024087B (zh) 同时支持大容量存储和以太网通信的系统及方法
CN104601289A (zh) 电子设备及信息处理方法
CN101888272B (zh) 一种无源光模块
CN202584101U (zh) 数字电视终端的程序存储器系统
CN112306912B (zh) 串行接口设备驱动装置、嵌入式处理器和视频控制器
CN103647728A (zh) 一种STM32单片机与Linux系统高速串口抗干扰通讯方法
CN102890618B (zh) 一种带分区管理的存储扩展设备
CN117278650A (zh) 一种协议转换方法及装置
CN114936172A (zh) 一种能够实现载荷数据管理的无人机机载数据管理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant