CN113114595A - 一种双端口PCIe SSD链路容错装置及方法 - Google Patents

一种双端口PCIe SSD链路容错装置及方法 Download PDF

Info

Publication number
CN113114595A
CN113114595A CN202110376732.0A CN202110376732A CN113114595A CN 113114595 A CN113114595 A CN 113114595A CN 202110376732 A CN202110376732 A CN 202110376732A CN 113114595 A CN113114595 A CN 113114595A
Authority
CN
China
Prior art keywords
link
ssd
port
dual
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110376732.0A
Other languages
English (en)
Other versions
CN113114595B (zh
Inventor
吴斌
孙中琳
段好强
乔子龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN202110376732.0A priority Critical patent/CN113114595B/zh
Publication of CN113114595A publication Critical patent/CN113114595A/zh
Application granted granted Critical
Publication of CN113114595B publication Critical patent/CN113114595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/70—Routing based on monitoring results
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/555—Error detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开一种双端口PCIe SSD链路容错装置及方法，所述容错装置包括包括双端口使能单元、链路预测逻辑单元、中断控制单元和smbus主从设备；双端口使能单元通过配置寄存器使能PCIe的双端口模式，链路预测逻辑单元用于实现链路状态的评估，中断控制单元以链路预测逻辑单元的输出作为输入信号，根据不同的输入结果，通过内部总线向CPU发送不同的中断请求向量信号，触发固件的异常处理程序；Smbus主从设备作为带外管理接口，用于向服务器带外管理控制器发送设备的故障请求和接收带外管理命令。本发明实现SSD主动预测链路状态，并根据链路稳定状态配置错误预警，实现备用端口切换，保证SSD访问的数据安全性。

Description

一种双端口PCIe SSD链路容错装置及方法
技术领域
本发明涉及计算机通信领域，具体是一种双端口PCIe SSD链路容错装置及方法。
背景技术
随着云计算及大数据的应用普及，服务器对存储盘性能要求越来越高，基于PCIe接口的SSD正逐步取代机械盘和SATA接口的SSD。PCIe接口显著的特征在于速度更快，单通道Gen4 PCIe接口已经达到16GT/s。但是高速信号在数据通道上传输时会存在信号衰减和干扰，当数据到达接收端后，将对原始数字信号的恢复带来挑战。为了保证接收端信号的质量，PCIe协议规定了在物理层发送端和接收端分别采用链路均衡器，对信号进行补偿。进一步，当链路出现突发故障而断开后，为了保证SSD仍然可以被上层应用访问，双端口技术被应用到SSD中。双端口的意义在于SSD配置2条完全独立的数据通路，当一条通路出现故障后，另外一条通路仍然能够正常访问。常见的故障处理方案多依赖上位机实现，SSD只能被动接收端口通路切换，这样会造成上层业务端错误处理的时滞性和数据的非安全性。
发明内容
针对现有技术的缺陷，本发明提供一种双端口PCIe SSD链路容错装置及方法，本装置和方法可以实现SSD主动预测链路状态，并根据链路稳定状态配置错误预警，实现备用端口切换，保证SSD访问的数据安全性。
为了解决所述技术问题，本发明采用的技术方案是：一种双端口PCIe SSD链路容错装置，本装置在SSD主控芯片内部实现，实现SSD链路状态的主动预测，包括双端口使能单元、链路预测逻辑单元、中断控制单元和smbus主从设备；
双端口使能单元通过配置寄存器使能PCIe的双端口模式，所有数据通道平均分为两组，每一组为一个端口，每组独立传输数据并不受另一路影响；
链路预测逻辑单元用于实现链路状态的评估，该单元将接收端数据包的ECRC和LCRC的结果作为输入信号来判断当前数据传输是否发生错误，当ECRC和LCRC校验失败时认定存在错误，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元；
中断控制单元以链路预测逻辑单元的输出作为输入信号，根据不同的输入结果，通过内部总线向CPU发送不同的中断请求向量信号，触发固件的异常处理程序；
Smbus主从设备作为带外管理接口，用于向服务器带外管理控制器发送设备的故障请求和接收带外管理命令。
进一步的，SSD内部设置两个NVMe控制器用来配合双端口设计。
进一步的，链路预测逻辑单元包括一个缓存buffer、一个运算单元、一个阈值表和一个链路状态信号，缓存buffer用于存放错误数据，当依据ECRC和LCRC判断到有数据传输错误时，将此次错误数据缓存到该buffer内，运算单元用于将重传的正确数据与buffer中记录的错误数据进行比较，计算出错误比特个数，当误码率超过阈值时判断链路信号异常，当误码率低于阈值时，认为链路恢复正常，阈值表记录参考误码率，阈值表通过固件进行修改配置，链路状态信号记录当前两个端口的链路状态，用于链路信号质量的异常与正常切换的标识。
进一步的，通过PCIe switch实现多台主机访问SSD的效果。
本发明还公开了一种双端口PCIe SSD链路容错方法，本方法在SSD主控芯片内部实现，实现SSD链路状态的主动预测，包括以下步骤：
S01）、SSD固件通过配置双端口使能单元的寄存器，使能当前的工作模式为双端口模式，在插入服务器后，链路两端进行链路训练及协商，使SSD工作在双端口模式；
S02）、SSD正常读写的过程中，链路预测逻辑单元自动进行运行状态，当SSD接收的数据包发生ECRC或者LCRC错误时，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元；
S03）、中断控制单元通过内部总线向CPU发起中断异常请求信号；
S04）、CPU响应中断异常请求信号后，判断到链路出现异常，将已接收到的读写命令全部完成并保存到Nand Flash中，并将控制器0置位为只读模式，同时通过smbus驱动主动向服务器带外管理发送告警，等待服务器查询SSD的错误寄存器和日志；
S05）、服务器带外管理单元通知驱动切换到备用端口发送请求，并通过带外管理命令向SSD发送确认信息；
S06）、SSD收到信息后开始发起故障链路的重新训练请求，链路两端在链路训练状态机控制下重新进行参数调整，若重新训练后的链路指令满足要求，链路重新进入正常模式，此时CPU收到新的中断请求，表示链路恢复，固件修改控制器0的工作模式由只读变为正常，恢复读写请求的处理，同时通过smbus向对端服务器带外管理控制器发送请求，关闭告警状态；若重新训练后的链路指令仍然不能满足，此链路被服务器剔除。
进一步的，当SSD接收的数据包发生ECRC或者LCRC错误时，将本次传输的数据缓存到指定buffer中，同时数据链路层按照协议规定进行重传处理，当重传数据判定无误后，逻辑运算单元将缓存在buffer中的数据与重传数据进行比较，统计出误码率，并将此次误码率与参考阈值进行比较，如果连续N次中有超过70%发生错误，则认为链路异常，输出有效电平给中断控制单元。
本发明的有益效果：本发明可以实现SSD链路状态的主动预测，并通过smbus主动向服务器带外管理控制器提供预警信息，实现SSD备用端口切换，和故障链路的重新训练，保证SSD访问的安全性。该设计无需增加外部硬件单元，所有硬件逻辑均在SSD主控芯片内部实现。
附图说明
图1为SSD板卡的原理框图；
图2为实施例2所述方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的说明。
实施例1
本实施例公开一种双端口PCIe SSD链路容错装置，本装置在SSD主控芯片内部实现，实现SSD链路状态的主动预测。如图1所示，SSD板卡包括SOC主控芯片、nand flash、PCIe金手指接口。SSD主控芯片内部集成了本实施例所述双端口PCIe SSD容错装置。
本实施例所述双端口PCIe SSD链路容错装置包括双端口使能单元、链路预测逻辑单元、中断控制单元和smbus主从设备。
双端口使能单元通过配置寄存器使能PCIe的双端口模式，所有数据通道平均分为两组，每一组为一个端口，每组独立传输数据并不受另一路影响。通过PCIe switch可以实现多台主机访问SSD的效果。SSD内部实施了两个NVMe控制器(0和1)用来配合双端口设计。
链路预测逻辑单元用于实现链路状态的评估，该单元将接收端数据包的ECRC和LCRC的结果作为输入信号来判断当前数据传输是否发生错误，当ECRC和LCRC校验失败时认定存在错误，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元。
具体的，链路预测逻辑单元包括一个缓存buffer、一个运算单元、一个阈值表和一个链路状态信号，缓存buffer用于存放错误数据，当依据ECRC和LCRC判断到有数据传输错误时，将此次错误数据缓存到该buffer内，运算单元用于将重传的正确数据与buffer中记录的错误数据进行比较，计算出错误比特个数，当误码率超过阈值时判断链路信号异常，当误码率低于阈值时，认为链路恢复正常，阈值表记录参考误码率，阈值表通过固件进行修改配置，链路状态信号记录当前两个端口的链路状态，用于链路信号质量的异常与正常切换的标识。
中断控制单元以链路预测逻辑单元的输出作为输入信号，根据不同的输入结果，通过内部总线向CPU发送不同的中断请求向量信号，触发固件的异常处理程序。
Smbus主从设备作为带外管理接口，用于向服务器带外管理控制器发送设备的故障请求和接收来自服务器的带外管理命令。
本实施例所述装置增加了SSD链路质量主动预测与预警功能模块，该模块可以更新设置误码率参考值组作为判断链路质量的依据，可以实时统计一段时间内的数据包误码率，并基于逻辑运算得出链路质量预测结果；增加了中断控制单元，用于将链路预测结果转换为触发cpu内部不同中断向量号，实现向cpu固件逻辑发送故障消息；增加了smbus故障预警命令，可以主动向上层服务器系统发送链路预警提示，及早发现链路故障，并进行端口切换，增强了SSD整体的故障处理能力，保障了服务器存储的高可靠性与安全性。本装置无需增加外部硬件单元，所有硬件逻辑均在SSD主控芯片内部实现。
实施例2
本实施例公开一种双端口PCIe SSD链路容错方法，本方法在SSD主控芯片内部实现，实现SSD链路状态的主动预测，如图2所示，包括以下步骤：
S01）、SSD固件通过配置双端口使能单元的寄存器，使能当前的工作模式为双端口模式，在插入服务器后，链路两端进行链路训练及协商，使SSD工作在双端口模式；
S02）、SSD正常读写的过程中，链路预测逻辑单元自动进行运行状态，当SSD接收的数据包发生ECRC或者LCRC错误时，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元；
S03）、中断控制单元通过内部总线向CPU发起中断异常请求信号；
S04）、CPU响应中断异常请求信号后，判断到链路出现异常，将已接收到的读写命令全部完成并保存到Nand Flash中，并将控制器0置位为只读模式，同时通过smbus驱动主动向服务器带外管理发送告警，等待服务器查询SSD的错误寄存器和日志；
S05）、服务器带外管理单元通知驱动切换到备用端口发送请求，并通过带外管理命令向SSD发送确认信息；
S06）、SSD收到信息后开始发起故障链路的重新训练请求，链路两端在链路训练状态机控制下重新进行参数调整，若重新训练后的链路指令满足要求，链路重新进入正常模式，此时CPU收到新的中断请求，表示链路恢复，固件修改控制器0的工作模式由只读变为正常，恢复读写请求的处理，同时通过smbus向对端服务器带外管理控制器发送请求，关闭告警状态；若重新训练后的链路指令仍然不能满足，此链路被服务器剔除。
本实施例中，当SSD接收的数据包发生ECRC或者LCRC错误时，将本次传输的数据缓存到指定buffer中，同时数据链路层按照协议规定进行重传处理，当重传数据判定无误后，逻辑运算单元将缓存在buffer中的数据与重传数据进行比较，统计出误码率，并将此次误码率与参考阈值进行比较，如果连续N次中有超过70%发生错误，则认为链路异常，输出有效电平给中断控制单元。如果持续重传超时则属于产生了严重错误，按照协议规定进行错误处理，此时链路错误个数按照最大处理。
本方法可以实现SSD链路状态的主动预测，并通过smbus主动向服务器带外管理控制器提供预警信息，实现SSD备用端口切换，和故障链路的重新训练，保证SSD访问的安全性。
以上描述的近似本发明的基本原理和优选实施例，本领域技术人员根据本发明做出的改进和替换，属于本发明的保护范围。

Claims (6)

1.一种双端口PCIe SSD链路容错装置，其特征在于：本装置在SSD主控芯片内部实现，实现SSD链路状态的主动预测，包括双端口使能单元、链路预测逻辑单元、中断控制单元和smbus主从设备；
双端口使能单元通过配置寄存器使能PCIe的双端口模式，将所有数据通道平均分为两组，每一组配置为一个端口，每组独立传输数据并不受另一组影响；
链路预测逻辑单元用于实现链路状态的评估，该单元将接收端数据包的ECRC和LCRC的结果作为输入信号来判断当前数据传输是否发生错误，当ECRC和LCRC校验失败时认定存在错误，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元；
中断控制单元以链路预测逻辑单元的输出作为输入信号，根据不同的输入结果，通过内部总线向CPU发送不同的中断请求信号，触发固件的异常处理程序；
Smbus主从设备作为带外管理接口，用于向服务器带外管理控制器发送设备的故障请求并接收命令。
2.根据权利要求1所述的双端口PCIe SSD链路容错装置，其特征在于：链路预测逻辑单元包括一个缓存buffer、一个运算单元、一个阈值表和一个链路状态信号，缓存buffer用于存放错误数据，当依据ECRC和LCRC结果判断到有数据传输错误时，将此次错误数据缓存到该buffer内，运算单元用于将重传的正确数据与buffer中记录的错误数据进行比较，计算出错误比特个数，当误码率超过阈值时判断链路信号异常，当误码率低于阈值时，认为链路恢复正常，阈值表记录参考误码率，链路状态信号记录当前两个端口的链路状态，用于链路信号质量的异常与正常切换的标识。
3.根据权利要求1所述的双端口PCIe SSD链路容错装置，其特征在于：SSD内部设置两个NVMe控制器用来配合双端口设计。
4.根据权利要求1所述的双端口PCIe SSD链路容错装置，其特征在于：通过PCIeswitch实现多台主机访问SSD的效果。
5.一种双端口PCIe SSD链路容错方法，其特征在于：本方法在SSD主控芯片内部实现，实现SSD链路状态的主动预测，包括以下步骤：
S01）、SSD固件通过配置双端口使能单元的寄存器，使能当前的工作模式为双端口模式，在插入服务器后，链路两端进行链路训练及协商，使SSD工作在双端口模式；所述双端口模式是将所有数据通道平均分为两组，每一组配置为一个端口，每组独立传输数据并不受另一组影响；
S02）、SSD正常读写的过程中，链路预测逻辑单元自动进入运行状态，当SSD接收的数据包发生ECRC或者LCRC错误时，启动误码率错误统计，当误码率超过阈值时认定为链路异常，并将判断结果输出给中断控制单元；
S03）、中断控制单元通过内部总线向CPU发起中断异常请求信号；
S04）、CPU响应中断异常请求信号后，判断到链路出现异常，将已接收到的读写命令全部完成并保存到Nand Flash中，并将控制器0置位为只读模式，同时通过smbus驱动主动向服务器带外管理发送告警，等待服务器查询SSD的错误寄存器和日志；
S05）、服务器带外管理单元通知驱动切换到备用端口发送请求，并通过带外管理命令向SSD发送确认信息；
S06）、SSD收到信息后开始发起故障链路的重新训练请求，链路两端在链路训练状态机控制下重新进行参数调整，若重新训练后的链路指令满足要求，链路重新进入正常模式，此时CPU收到新的中断请求，表示链路恢复，固件修改控制器0的工作模式由只读变为正常，恢复读写请求的处理，同时通过smbus向对端服务器带外管理控制器发送请求，关闭告警状态；若重新训练后的链路指令仍然不能满足，此链路被服务器剔除。
6.根据权利要求5所述的双端口PCIe SSD链路容错方法，其特征在于：当SSD接收的数据包发生ECRC或者LCRC错误时，将本次传输的数据缓存到指定buffer中，同时数据链路层按照协议规定进行重传处理，当重传数据判定无误后，逻辑运算单元将缓存在buffer中的数据与重传数据进行比较，统计出误码率，并将此次误码率与参考阈值进行比较，如果连续N次中有超过70%发生错误，则认为链路异常，输出有效电平给中断控制单元。
CN202110376732.0A 2021-04-08 2021-04-08 一种双端口PCIe SSD链路容错装置及方法 Active CN113114595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110376732.0A CN113114595B (zh) 2021-04-08 2021-04-08 一种双端口PCIe SSD链路容错装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110376732.0A CN113114595B (zh) 2021-04-08 2021-04-08 一种双端口PCIe SSD链路容错装置及方法

Publications (2)

Publication Number Publication Date
CN113114595A true CN113114595A (zh) 2021-07-13
CN113114595B CN113114595B (zh) 2022-11-18

Family

ID=76714794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110376732.0A Active CN113114595B (zh) 2021-04-08 2021-04-08 一种双端口PCIe SSD链路容错装置及方法

Country Status (1)

Country Link
CN (1) CN113114595B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113660179A (zh) * 2021-07-30 2021-11-16 山东华芯半导体有限公司 一种PCIe SSD多虚拟功能设备的带宽协同控制装置及方法
CN113868000A (zh) * 2021-09-03 2021-12-31 苏州浪潮智能科技有限公司 一种链路故障修复方法、系统及相关组件
CN114048160A (zh) * 2021-11-08 2022-02-15 上海兆芯集成电路有限公司 链路均衡调节系统及链路均衡调节方法
WO2023064002A1 (en) * 2021-10-11 2023-04-20 Western Digital Technologies, Inc. NVMe DUAL PORT ENTERPRISE SSD OPTIMIZATION
CN116185936A (zh) * 2023-04-23 2023-05-30 常州星宇车灯股份有限公司 一种spi通信数据收发异常检测控制系统及检测方法
CN116301266A (zh) * 2023-03-03 2023-06-23 无锡众星微系统技术有限公司 一种基于安全认证的PCIe设备带内复位的方法和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021107A (zh) * 2014-06-27 2014-09-03 浪潮电子信息产业股份有限公司 一种支持NVMe PCIE SSD系统设计方法
US20160147446A1 (en) * 2014-11-20 2016-05-26 Samsung Electronics Co., Ltd. Solid state drive (ssd) memory cache occupancy prediction
CN107066417A (zh) * 2017-02-28 2017-08-18 郑州云海信息技术有限公司 一种链路参数在线调整的方法与装置
CN209560534U (zh) * 2019-05-08 2019-10-29 苏州浪潮智能科技有限公司 一种支持PCIe M.2 SSD的转接卡
CN111143106A (zh) * 2019-12-31 2020-05-12 苏州浪潮智能科技有限公司 一种双端口ssd的修复方法、装置、设备和介质
CN111625388A (zh) * 2020-05-28 2020-09-04 深圳忆联信息系统有限公司 Ssd前端错误处理方法、装置、计算机设备和存储介质
CN111984477A (zh) * 2020-07-09 2020-11-24 瑞芯微电子股份有限公司 一种PCIe设备信号参数动态校正装置和方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104021107A (zh) * 2014-06-27 2014-09-03 浪潮电子信息产业股份有限公司 一种支持NVMe PCIE SSD系统设计方法
US20160147446A1 (en) * 2014-11-20 2016-05-26 Samsung Electronics Co., Ltd. Solid state drive (ssd) memory cache occupancy prediction
CN107066417A (zh) * 2017-02-28 2017-08-18 郑州云海信息技术有限公司 一种链路参数在线调整的方法与装置
CN209560534U (zh) * 2019-05-08 2019-10-29 苏州浪潮智能科技有限公司 一种支持PCIe M.2 SSD的转接卡
CN111143106A (zh) * 2019-12-31 2020-05-12 苏州浪潮智能科技有限公司 一种双端口ssd的修复方法、装置、设备和介质
CN111625388A (zh) * 2020-05-28 2020-09-04 深圳忆联信息系统有限公司 Ssd前端错误处理方法、装置、计算机设备和存储介质
CN111984477A (zh) * 2020-07-09 2020-11-24 瑞芯微电子股份有限公司 一种PCIe设备信号参数动态校正装置和方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113660179A (zh) * 2021-07-30 2021-11-16 山东华芯半导体有限公司 一种PCIe SSD多虚拟功能设备的带宽协同控制装置及方法
CN113660179B (zh) * 2021-07-30 2023-12-08 山东华芯半导体有限公司 一种PCIe SSD多虚拟功能设备的带宽协同控制装置及方法
CN113868000A (zh) * 2021-09-03 2021-12-31 苏州浪潮智能科技有限公司 一种链路故障修复方法、系统及相关组件
CN113868000B (zh) * 2021-09-03 2023-07-18 苏州浪潮智能科技有限公司 一种链路故障修复方法、系统及相关组件
WO2023064002A1 (en) * 2021-10-11 2023-04-20 Western Digital Technologies, Inc. NVMe DUAL PORT ENTERPRISE SSD OPTIMIZATION
US11853555B2 (en) 2021-10-11 2023-12-26 Western Digital Technologies, Inc. NVMe dual port enterprise SSD optimization
CN114048160A (zh) * 2021-11-08 2022-02-15 上海兆芯集成电路有限公司 链路均衡调节系统及链路均衡调节方法
CN116301266A (zh) * 2023-03-03 2023-06-23 无锡众星微系统技术有限公司 一种基于安全认证的PCIe设备带内复位的方法和装置
CN116301266B (zh) * 2023-03-03 2023-11-17 无锡众星微系统技术有限公司 一种基于安全认证的PCIe设备带内复位的方法和装置
CN116185936A (zh) * 2023-04-23 2023-05-30 常州星宇车灯股份有限公司 一种spi通信数据收发异常检测控制系统及检测方法

Also Published As

Publication number Publication date
CN113114595B (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
CN113114595B (zh) 一种双端口PCIe SSD链路容错装置及方法
US7853831B2 (en) Methods and structure for detection and handling of catastrophic SCSI errors
US7676613B2 (en) Methods and structure for assuring correct data order in SATA transmissions over a SAS wide port
US20050149650A1 (en) Data storage systems for assigning control of serial ATA storage devices
US7010639B2 (en) Inter integrated circuit bus router for preventing communication to an unauthorized port
US20110246720A1 (en) Storage system with multiple controllers
US7630304B2 (en) Method of overflow recovery of I2C packets on an I2C router
US8161221B2 (en) Storage system provided with function for detecting write completion
CN103154920A (zh) 统一i/o适配器
US7398345B2 (en) Inter-integrated circuit bus router for providing increased security
EP1609071B1 (en) Data storage system
CN111092830A (zh) 一种pcie交换芯片端口配置系统和方法
CN115437978A (zh) 高速外围组件互连接口装置及其操作方法
JP6777848B2 (ja) 制御装置、及びストレージ装置
US11954505B2 (en) Distributed data storage system with dormant hardware activation
US10558598B2 (en) Logic circuit that provides verification of signals used to interrupt server operation
CN112463670A (zh) 一种存储控制器访问方法及相关装置
US7712004B1 (en) Method of and system for error checking in a data storage system
CN201444642U (zh) 一种传输数据链路冗余切换的装置
US20040255195A1 (en) System and method for analysis of inter-integrated circuit router
US12093559B2 (en) Distributed data storage system with dedicated processing lane
CN103164381A (zh) SAS Expander设备的PHY调整方法及系统
US11474751B2 (en) Storage apparatus and data processing method therefor
CN114124663B (zh) 一种以太网芯片断网重连的方法、装置及设备
US20230418525A1 (en) Data storage system with distributed operations for known hardware

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant