CN113094306B - 有效数据管理方法、存储器存储装置及存储器控制器 - Google Patents
有效数据管理方法、存储器存储装置及存储器控制器 Download PDFInfo
- Publication number
- CN113094306B CN113094306B CN202110366002.2A CN202110366002A CN113094306B CN 113094306 B CN113094306 B CN 113094306B CN 202110366002 A CN202110366002 A CN 202110366002A CN 113094306 B CN113094306 B CN 113094306B
- Authority
- CN
- China
- Prior art keywords
- entity
- physical
- window
- memory
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005055 memory storage Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000013523 data management Methods 0.000 title claims abstract description 13
- 238000013507 mapping Methods 0.000 claims abstract description 69
- 238000007726 management method Methods 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007596 consolidation process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
Abstract
本发明提供一种有效数据管理方法、存储器存储装置及存储器控制器。所述方法包括：在第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元；在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数；根据所述有效计数查询对应于所述第一实体窗的位元映射信息；以及根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态。因此，可提高对存储器存储装置中的有效数据的管理效率。
Description
技术领域
本发明涉及一种存储器管理技术，且尤其涉及一种有效数据管理方法、存储器存储装置及存储器控制器。
背景技术
非易失性存储器模块(例如快闪存储器模块)具有数据非易失性保存、低耗电及数据存取快速等优点。一般来说，在存储器存储装置的运作过程中，存储器存储装置可在后台执行垃圾回收(garbage collection)程序，以释放出用以接收新数据的新的闲置区块。在垃圾回收程序，存储器存储装置一般会逐一检查来源区块中的每一个实体页是否有存储有效数据。而检查某一实体页是否有存储有效数据的程序相当繁琐，例如需要先将所需的逻辑至实体映射表从存储器模块中读取出来并载入至缓冲存储器，然后再根据此逻辑至实体映射表来确认此实体页的实体地址当前是否有映射至特定的逻辑地址等等。然而，随着存储器存储装置的容量逐渐增大，每一个实体区块所包含的实体页的数目也越来越多。因此，要对实体区块中的所有实体页进行数据是否有效的检查会耗费相当多的时间。
发明内容
本发明提供一种有效数据管理方法、存储器存储装置及存储器控制器，可提高对存储器存储装置中的有效数据的管理效率。
本发明的实施例提供一种有效数据管理方法，其用于存储器存储装置。所述存储器存储装置包括存储器模块。所述存储器模块包括多个实体单元。所述有效数据管理方法包括：在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元；在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数；根据所述有效计数查询对应于所述第一实体窗的位元映射信息；以及根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态。
本发明的实施例另提供一种存储器存储装置，其包括连接接口、存储器模块及存储器控制器。所述连接接口用以连接至主机系统。所述存储器模块包括多个实体单元。所述存储器控制器连接至所述连接接口与所述存储器模块。所述存储器控制器用以在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元。所述存储器控制器还用以在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数。所述存储器控制器还用以根据所述有效计数查询对应于所述第一实体窗的位元映射信息。所述存储器控制器还用以根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态。
本发明的实施例另提供一种存储器控制器，其用以控制存储器模块。所述存储器模块包括多个实体单元。所述存储器控制器包括主机接口、存储器接口及存储器控制电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述存储器模块。所述存储器控制电路连接至所述主机接口与所述存储器接口。所述存储器控制电路用以在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元。所述存储器控制电路还用以在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数。所述存储器控制电路还用以根据所述有效计数查询对应于所述第一实体窗的位元映射信息。所述存储器控制电路还用以根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态。
基于上述，存储器模块中的第一实体单元中可被划分出多个实体窗，其中每一实体窗包含多个实体程序化单元。然后，可在所述多个实体窗中的第一实体窗中存储管理信息，其反映所述第一实体窗的有效计数。然后，可根据所述有效计数查询对应于所述第一实体窗的位元映射信息，以决定所述第一实体窗中的有效数据的存储状态。藉此，可提高对存储器存储装置中的有效数据的管理效率。
附图说明
图1是根据本发明的实施例所示出的存储器存储装置的示意图；
图2是根据本发明的实施例所示出的存储器控制器的示意图；
图3是根据本发明的实施例所示出的管理存储器模块的示意图；
图4是根据本发明的实施例所示出的利用实体窗来管理实体单元的示意图；
图5是根据本发明的实施例所示出的实体窗与相应的位元映射信息的示意图；
图6是根据本发明的实施例所示出的有效数据管理方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机、游戏机、数码相机等各式电子系统。存储器存储装置12用以存储来自主机系统11的数据。例如，存储器存储装置12可包括固态硬盘、U盘、存储卡或其他类型的非易失性存储装置。主机系统11可经由串行高级技术附件(Serial Advanced Technology Attachment,SATA)接口、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)、通用串行总线(Universal Serial Bus,USB)或其他类型的连接接口电性连接至存储器存储装置12。因此，主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。
存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如，连接接口121可支持SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。
存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。存储器模块122包括存储单元阵列。存储器模块122中的存储单元是以电压的形式来存储数据。例如，存储器模块122可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块或其他具有相似特性的存储器模块。
存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如，存储器控制器123可控制连接接口121与存储器模块122以进行数据存取与数据管理。例如，存储器控制器123可包括中央处理单元(CPU)、或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(Digital Signal Processor,DSP)、可编程控制器、专用集成电路(Application Specific Integrated Circuits,ASIC)、可编程逻辑器件(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合。
在一实施例中，存储器控制器123亦称为快闪存储器控制器。在一实施例中，存储器模块122亦称为快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列存取存储单元。
图2是根据本发明的实施例所示出的存储器控制器的示意图。请参照图1与图2，存储器控制器123包括主机接口21、存储器接口22及存储器控制电路23。主机接口21用以经由连接接口121连接至主机系统11，以与主机系统11通信。存储器接口22用以连接至存储器模块122。
存储器控制电路23连接至主机接口21与存储器接口22。存储器控制电路23用以负责存储器存储装置12的整体或部分运作。存储器控制电路23可经由主机接口21与主机系统11通信并经由存储器接口22存取存储器模块122。在一实施例中，存储器控制电路23也可视为存储器控制器123的控制核心。在以下实施例中，对于存储器控制电路23的说明等同于对于存储器控制器123的说明。
图3是根据本发明的实施例所示出的管理存储器模块的示意图。请参照图1至图3，存储器模块122包括多个实体单元301(1)～301(B)。每一个实体单元皆包括多个存储单元且用以非易失性地存储数据。例如，一个实体单元可包括一或多个实体区块。每一个实体区块可包括多个实体程序化单元。一个实体程序化单元可包括一或多个实体页。一个实体程序化单元中的多个存储单元可被同时程序化以存储数据。此外，一个实体区块中的所有存储单元可被同时抹除。
在一实施例中，存储器模块122中的实体单元301(1)～301(A)与301(A+1)～301(B)可分别被划分至数据区31与闲置区32。数据区31中的实体单元301(1)～301(A)存储有来自主机系统11的数据(亦称为使用者数据)。闲置区32中的实体单元301(A+1)～301(B)未存储有效数据。
在一实施例中，当有来自于主机系统11的新数据需要存储时，闲置区32中的一或多个实体单元会被选取并且用于存储此新数据。闲置区32中被用以存储数据的实体单元可被划分至数据区31。因此，在存储器模块122的使用过程中，闲置区32中的实体单元的总数会逐渐减少。
在一实施例中，存储器控制电路23可配置多个逻辑单元302(1)～302(C)来映射数据区31中的实体单元。例如，一个逻辑单元可由一或多个逻辑地址组成。逻辑单元与实体单元之间的映射关系则可记载于逻辑至实体映射表中。当接收到来自主机系统11的存取指令时，存储器控制电路23可根据相应的逻辑至实体映射表来存取数据区31中的实体单元。
在一实施例中，若某一实体单元(或某一实体程序化单元)当前有被某一逻辑单元映射，则表示此实体单元(或此实体程序化单元)中存储有有效数据。然而，若某一实体单元(或某一实体程序化单元)当前未被任何逻辑单元映射，则表示此实体单元(或此实体程序化单元)中未存储有效数据。在一实施例中，未存储有效数据的实体单元可被重新划分至闲置区32。
在一实施例中，存储器控制电路23可判断闲置区32中的实体单元的总数是否小于一门槛值(亦称为第一门槛值)。例如，第一门槛值可为3或者其他正整数。若闲置区32中的实体单元的总数小于第一门槛值，存储器控制电路23可执行一数据整并操作。通过执行数据整并操作，数据区31中部分的实体单元可被重新划分至闲置区32中，从而逐渐增加闲置区32中的实体单元的总数。
在一实施例中，在开始执行数据整并操作后，存储器控制电路23可判断闲置区32中的实体单元的总数是否大于一门槛值(亦称为第二门槛值)。第二门槛值可等于或大于第一门槛值。例如，第二门槛值可为大于或等于3的整数。若闲置区32中的实体单元的总数大于第二门槛值，存储器控制电路23可停止执行此数据整并操作。
在一实施例中，在数据整并操作中，存储器控制电路23可从数据区31中选择至少一实体单元作为来源单元并从闲置区32中选择至少一实体单元作为目标单元。存储器控制电路23可从被选择作为来源单元的实体单元中读取有效数据并将所读取的有效数据集中复制到被选择作为目标单元的实体单元中。尔后，若某一个被选择作为来源单元的实体单元中的有效数据已被完全复制到被选择作为目标单元的实体单元中，则此被选择作为来源单元的实体单元中的数据可被标记为无效，且此实体单元可被划分至闲置区32中并可被抹除。
在一实施例中，所述数据整并操作亦称为垃圾回收(garbage collection)操作。在一实施例中，将某一实体单元从数据区31改为划分至闲置区32的操作亦称为释放闲置实体单元。
图4是根据本发明的实施例所示出的利用实体窗来管理实体单元的示意图。请参照图4，在一实施例中，存储器控制电路23可从数据区31中选择实体单元301(1)(亦称为第一实体单元)。存储器控制电路23可在实体单元301(1)中划分多个实体窗41(1)～41(D)。D可为大于1的任意正整数。实体窗41(1)～41(D)中的每一个实体窗可包含多个实体程序化单元。
在一实施例中，存储器控制电路23可在实体窗41(1)～41(D)中的实体窗41(i)中存储管理信息401(i)。i可为数值1至D中的任意整数。管理信息401(i)可反映实体窗41(i)的有效计数。其中，实体窗41(i)的有效计数可反映实体窗41(i)中当前存储有有效数据的实体程序化单元的总数。例如，假设实体窗41(i)中总共有20个实体程序化单元，且管理信息401(i)反映实体窗41(i)的有效计数的计数值为4。根据管理信息401(i)，存储器控制电路23可得知当前实体窗41(i)中有4个实体程序化单元存储了有效数据，而其余的16的实体程序化单元则未存储有效数据。
在一实施例中，存储器控制电路23可根据实体窗41(i)的有效计数查询对应于实体窗41(i)的位元映射信息。存储器控制电路23可根据此位元映射信息决定实体窗41(i)中的有效数据的存储状态。例如，此有效数据的存储状态可反映实体窗41(i)中的特定实体程序化单元当前是否有存储有效数据。
图5是根据本发明的实施例所示出的实体窗与相应的位元映射信息的示意图。请参照图5，在一实施例中，假设实体窗41(i)中总共有20个实体程序化单元P(0)～P(19)。存储器控制电路23可将图4的管理信息401(i)存储于实体窗41(i)中的实体程序化单元P(19)。在另一实施例中，管理信息401(i)亦可存储于实体窗41(i)中的其余实体程序化单元中或者存储于其他的管理表格中，本发明不加以限制。
在一实施例中，存储器控制电路23可根据管理信息401(i)判断实体窗41(i)的有效计数的计数值是否为零。若实体窗41(i)的有效计数的计数值不为零，表示当前实体窗41(i)中有至少一个实体程序化单元存储了有效数据。响应于实体窗41(i)的有效计数的计数值不为零，存储器控制电路23可从存储器模块122中读取并查询对应于实体窗41(i)的位元映射信息501(i)。例如，位元映射信息501(i)可包括一个位元映射表，如图5所示。存储器控制电路23可根据位元映射信息501(i)中的特定位元的位元值，决定实体窗41(i)中相应的实体程序化单元所存储的数据是否为有效数据。
在一实施例中，假设图4的管理信息401(i)反映实体窗41(i)的有效计数的计数值为4。根据图5的位元映射信息501(i)中位元值为1的特定位元，存储器控制电路23可决定实体窗41(i)中相应的4个实体程序化单元P(0)、P(7)、P(10)及P(11)当前存储的数据为有效数据，而其余实体程序化单元P(1)～P(6)、P(8)、P(9)及P(12)～P(18)则未存储有效数据。也就是说，存储器控制电路23可根据位元映射信息501(i)决定实体窗41(i)中的有效数据的存储状态。
在一实施例中，在数据整并操作中，存储器控制电路23可选择实体单元301(1)作为来源单元。同时，存储器控制电路23可根据前述操作来确定实体单元301(1)中的实体窗41(1)～41(D)各别的有效数据的存储状态。尔后，存储器控制电路23可根据实体窗41(1)～41(D)各别的有效数据的存储状态来从实体窗41(1)～41(D)中特定的实体程序化单元(例如实体窗41(i)中的实体程序化单元P(0)、P(7)、P(10)及P(11))中读取有效数据并将此有效数据复制到所选定的目标单元中。藉此，可有效提高数据整并操作的执行效率。
在一实施例中，存储器控制电路23还可在实体窗41(i)中存储实体至逻辑(physical to logical,P2L)映射信息。例如，存储器控制电路23可将实体窗41(i)的实体至逻辑映射信息作为管理信息401(i)的一部分而存储于实体窗41(i)中。此实体至逻辑映射信息可反映实体窗41(i)中的特定实体程序化单元与至少一逻辑单元之间的映射关系。
在一实施例中，在查询位元映射信息501(i)后，响应于位元映射信息501(i)中的特定位元的位元值为预设值(例如1)，存储器控制电路23可根据所述实体至逻辑映射信息获得实体窗41(i)中的特定实体程序化单元与至少一逻辑单元之间的映射关系。然后，存储器控制电路23可根据此映射关系查询逻辑至实体(logical to physical,L2P)映射表，以决定此实体程序化单元所存储的数据是否为有效数据。
以图5为例，在一实施例中，位元映射信息501(i)中的位元值为1的4个位元分别对应于实体窗41(i)中的实体程序化单元P(0)、P(7)、P(10)及P(11)。因此，在查询位元映射信息501(i)后，存储器控制电路23可从实体窗41(i)(例如实体程序化单元P(19))中读取图4的管理信息401(i)，以获得与实体窗41(i)中的实体程序化单元P(0)、P(7)、P(10)及P(11)有关的实体至逻辑映射信息。根据此实体至逻辑映射信息，存储器控制电路23可获得实体程序化单元P(0)、P(7)、P(10)及P(11)所分别映射的逻辑单元的相关信息。
存储器控制电路23可根据实体程序化单元P(0)、P(7)、P(10)及P(11)所分别映射的逻辑单元，将记载此些逻辑单元的逻辑至实体映射信息的逻辑至实体映射表从存储器模块122中读取出来并载入至缓冲存储器。存储器控制电路23可查询此逻辑至实体映射表以确认此些逻辑单元是否仍然映射至实体程序化单元P(0)、P(7)、P(10)及P(11)。若对于所述逻辑至实体映射表的查询结果反映此些逻辑单元仍然正确的映射至实体程序化单元P(0)、P(7)、P(10)及P(11)，存储器控制电路23可判定实体程序化单元P(0)、P(7)、P(10)及P(11)当前确实是存储了有效数据。另一方面，若对于所述逻辑至实体映射表的查询结果反映此些逻辑单元中原先映射至实体程序化单元P(0)、P(7)、P(10)及P(11)中某一者的逻辑单元已经改为映射至其他的实体程序化单元，则存储器控制电路23可判定实体程序化单元P(0)、P(7)、P(10)及P(11)中的至少部分实体程序化单元未存储有效数据。
以图5为例，假设实体程序化单元P(0)、P(7)、P(10)及P(11)分别映射至图3的逻辑单元302(1)～302(4)。存储器控制电路23可从存储器模块122读取记载了逻辑单元302(1)～302(4)的逻辑至实体映射信息的至少一逻辑至实体映射表并将此逻辑至实体映射表载入至缓冲存储器。存储器控制电路23可根据此逻辑至实体映射表判断逻辑单元302(1)～302(4)是否仍然映射至实体程序化单元P(0)、P(7)、P(10)及P(11)。若逻辑单元302(1)～302(4)仍然映射至实体程序化单元P(0)、P(7)、P(10)及P(11)，存储器控制电路23可判定实体程序化单元P(0)、P(7)、P(10)及P(11)当前确实是存储了有效数据。尔后，在数据整并操作中，存储器控制电路23可从实体程序化单元P(0)、P(7)、P(10)及P(11)中收集有效数据。
另一方面，若查询结果反映逻辑单元302(1)、302(3)及302(4)仍然映射至实体程序化单元P(0)、P(10)及P(11)，但原先映射至实体程序化单元P(7)的逻辑单元302(2)已经改为映射至其他的实体程序化单元。响应于此查询结果，存储器控制电路23可判定实体程序化单元P(7)当前未存储有效数据。尔后，在数据整并操作中，存储器控制电路23可从实体程序化单元P(0)、P(10)及P(11)中收集有效数据，但不从实体程序化单元P(7)收集数据(因为实体程序化单元P(7)中的数据为无效数据)。
在一实施例中，若实体窗41(i)的有效计数的计数值为零，表示当前实体窗41(i)中有没有任何实体程序化单元存储了有效数据。响应于实体窗41(i)的有效计数的计数值为零，存储器控制电路23可不执行前述查询位元映射信息501(i)的操作，也不执行后续查询相关的逻辑至实体映射表的操作。
在一实施例中，前述根据实体至逻辑映射信息来进一步查询相关的逻辑至实体映射表以确认特定实体程序化单元是否存储有效数据的相关操作，亦称为逻辑至实体映射表的反查。相较于传统上要针对某一个来源区块中的所有实体页进行相关的逻辑至实体映射表的反查，本发明的实施例仅需针对符合条件的实体窗中的特定实体程序化单元进行逻辑至实体映射表的反查，从而可有效提高数据整并操作的执行效率。
以图4与图5为例，在一实施例中，假设i为2，且管理信息401(1)～401(D)反映只有单一个实体窗41(i)中有存储有效数据。因此，在数据整并操作中，对于整个实体单元301(1)而言，存储器控制电路23只需要从存储器模块122中读取少量的逻辑至实体映射表以进行与实体程序化单元P(0)、P(7)、P(10)及P(11)有关的逻辑至实体映射表的反查即可，从而有效减少在数据整并操作中需要读取的管理表格的数据量和/或执行所述反查所需的时间。更进一步，在一实施例中，甚至不需要执行逻辑至实体映射表的反查，只根据实体窗41(i)所对应的位元映射信息501(i)即可确认实体窗41(i)中的有效数据的存储状态(例如哪些实体程序化单元有存储有效数据)。藉此，更可大幅提高数据整并操作的执行效率。
图6是根据本发明的实施例所示出的有效数据管理方法的流程图。请参照图6，在步骤S601中，在存储器模块中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元。在步骤S602中，在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数。在步骤S603中，根据所述有效计数查询对应于所述第一实体窗的位元映射信息。在步骤S604中，根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态。
然而，图6中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图6中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图6的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，同一个实体单元中的多个实体程序化单元可通过实体窗来进行管理，从而改善对于实体程序化单元的管理效率。特别是，针对容量越来越大的实体单元而言，使用所述实体窗的运用可更加显著提高对于有效数据的管理效率。此外，在数据整并操作中，通过只针对符合条件的实体窗中的特定实体程序化单元进行有效数据的识别(甚至执行逻辑至实体映射表的反查)，可有效提高数据整并操作的执行效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (6)
1.一种有效数据管理方法，其特征在于，用于存储器存储装置，其中所述存储器存储装置包括存储器模块，所述存储器模块包括多个实体单元，且所述有效数据管理方法包括：
在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元；
在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数，其中所述有效计数反映所述第一实体窗中当前存储有所述有效数据的实体程序化单元的总数；
在所述第一实体窗中存储实体至逻辑映射信息，其中所述实体至逻辑映射信息反映所述第一实体窗中的特定实体程序化单元与逻辑单元之间的映射关系；
根据所述有效计数查询对应于所述第一实体窗的位元映射信息；以及
根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态，
其中根据所述位元映射信息决定所述第一实体窗中的所述有效数据的所述存储状态的步骤包括：
响应于所述位元映射信息中的特定位元的位元值为预设值，根据所述实体至逻辑映射信息获得所述第一实体窗中的所述特定实体程序化单元与所述逻辑单元之间的所述映射关系；以及
根据所述映射关系查询逻辑至实体映射表，以决定所述特定实体程序化单元所存储的数据是否为所述有效数据。
2.根据权利要求1所述的有效数据管理方法，还包括：
判断所述第一实体窗的所述有效计数的计数值是否为零；以及
若所述计数值为零，不执行查询所述位元映射信息的步骤。
3.一种存储器存储装置，其特征在于，包括：
连接接口，用以连接至主机系统；
存储器模块，其包括多个实体单元；以及
存储器控制器，连接至所述连接接口与所述存储器模块，
其中所述存储器控制器用以在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元，
所述存储器控制器还用以在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数，其中所述有效计数反映所述第一实体窗中当前存储有有效数据的实体程序化单元的总数，
所述存储器控制器还用以在所述第一实体窗中存储实体至逻辑映射信息，其中所述实体至逻辑映射信息反映所述第一实体窗中的特定实体程序化单元与逻辑单元之间的映射关系，
所述存储器控制器还用以根据所述有效计数查询对应于所述第一实体窗的位元映射信息，并且
所述存储器控制器还用以根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态，
其中根据所述位元映射信息决定所述第一实体窗中的所述有效数据的所述存储状态的操作包括：
响应于所述位元映射信息中的特定位元的位元值为预设值，根据所述实体至逻辑映射信息获得所述第一实体窗中的所述特定实体程序化单元与所述逻辑单元之间的所述映射关系；以及
根据所述映射关系查询逻辑至实体映射表，以决定所述特定实体程序化单元所存储的数据是否为所述有效数据。
4.根据权利要求3所述的存储器存储装置，其中所述存储器控制器还用以判断所述第一实体窗的所述有效计数的计数值是否为零，并且
若所述计数值为零，所述存储器控制器不执行查询所述位元映射信息的操作。
5.一种存储器控制器，其特征在于，用以控制存储器模块，其中所述存储器模块包括多个实体单元，且所述存储器控制器包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至所述存储器模块；以及
存储器控制电路，连接至所述主机接口与所述存储器接口，
其中所述存储器控制电路用以在所述多个实体单元中的第一实体单元中划分多个实体窗，其中每一实体窗包含多个实体程序化单元，
所述存储器控制电路还用以在所述多个实体窗中的第一实体窗中存储管理信息，其中所述管理信息反映所述第一实体窗的有效计数，其中所述有效计数反映所述第一实体窗中当前存储有有效数据的实体程序化单元的总数，
所述存储器控制电路还用以在所述第一实体窗中存储实体至逻辑映射信息，其中所述实体至逻辑映射信息反映所述第一实体窗中的特定实体程序化单元与逻辑单元之间的映射关系，
所述存储器控制电路还用以根据所述有效计数查询对应于所述第一实体窗的位元映射信息，并且
所述存储器控制电路还用以根据所述位元映射信息决定所述第一实体窗中的有效数据的存储状态，
其中根据所述位元映射信息决定所述第一实体窗中的所述有效数据的所述存储状态的操作包括：
响应于所述位元映射信息中的特定位元的位元值为预设值，根据所述实体至逻辑映射信息获得所述第一实体窗中的所述特定实体程序化单元与所述逻辑单元之间的所述映射关系；以及
根据所述映射关系查询逻辑至实体映射表，以决定所述特定实体程序化单元所存储的数据是否为所述有效数据。
6.根据权利要求5所述的存储器控制器，其中所述存储器控制电路还用以判断所述第一实体窗的所述有效计数的计数值是否为零，并且
若所述计数值为零，所述存储器控制电路不执行查询所述位元映射信息的操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110366002.2A CN113094306B (zh) | 2021-04-06 | 2021-04-06 | 有效数据管理方法、存储器存储装置及存储器控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110366002.2A CN113094306B (zh) | 2021-04-06 | 2021-04-06 | 有效数据管理方法、存储器存储装置及存储器控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113094306A CN113094306A (zh) | 2021-07-09 |
| CN113094306B true CN113094306B (zh) | 2023-12-05 |
Family
ID=76673781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110366002.2A Active CN113094306B (zh) | 2021-04-06 | 2021-04-06 | 有效数据管理方法、存储器存储装置及存储器控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113094306B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114063918B (zh) * | 2021-11-12 | 2023-08-15 | 深圳宏芯宇电子股份有限公司 | 数据存取方法、存储器存储装置及存储器控制器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193872A (zh) * | 2010-03-17 | 2011-09-21 | 株式会社东芝 | 存储系统 |
| CN102955751A (zh) * | 2011-08-17 | 2013-03-06 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与数据写入方法 |
| CN110333770A (zh) * | 2019-07-10 | 2019-10-15 | 合肥兆芯电子有限公司 | 存储器管理方法、存储器存储装置及存储器控制电路单元 |
| CN110727390A (zh) * | 2018-07-16 | 2020-01-24 | 深圳大心电子科技有限公司 | 存储器管理方法以及存储控制器 |
| CN112394883A (zh) * | 2020-11-17 | 2021-02-23 | 群联电子股份有限公司 | 数据整并方法、存储器存储装置及存储器控制电路单元 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8335897B2 (en) * | 2009-12-15 | 2012-12-18 | Seagate Technology Llc | Data storage management in heterogeneous memory systems |
-
2021
- 2021-04-06 CN CN202110366002.2A patent/CN113094306B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102193872A (zh) * | 2010-03-17 | 2011-09-21 | 株式会社东芝 | 存储系统 |
| CN102955751A (zh) * | 2011-08-17 | 2013-03-06 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与数据写入方法 |
| CN110727390A (zh) * | 2018-07-16 | 2020-01-24 | 深圳大心电子科技有限公司 | 存储器管理方法以及存储控制器 |
| CN110333770A (zh) * | 2019-07-10 | 2019-10-15 | 合肥兆芯电子有限公司 | 存储器管理方法、存储器存储装置及存储器控制电路单元 |
| CN112394883A (zh) * | 2020-11-17 | 2021-02-23 | 群联电子股份有限公司 | 数据整并方法、存储器存储装置及存储器控制电路单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113094306A (zh) | 2021-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9804801B2 (en) | Hybrid memory device for storing write data based on attribution of data stored therein | |
| US8892814B2 (en) | Data storing method, and memory controller and memory storage apparatus using the same | |
| US8812784B2 (en) | Command executing method, memory controller and memory storage apparatus | |
| US9268687B2 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
| US9043536B2 (en) | Method of recording mapping information, and memory controller and memory storage apparatus using the same | |
| US9880742B2 (en) | Valid data merging method, memory controller and memory storage apparatus | |
| US8489942B1 (en) | Memory management method, and memory controller and memory storage device using the same | |
| US9141530B2 (en) | Data writing method, memory controller and memory storage device | |
| CN107818808B (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
| US9235501B2 (en) | Memory storage device, memory controller thereof, and method for programming data thereof | |
| US9383929B2 (en) | Data storing method and memory controller and memory storage device using the same | |
| US20140013030A1 (en) | Memory storage device, memory controller thereof, and method for writing data thereof | |
| CN113885692B (zh) | 存储器效能优化方法、存储器控制电路单元以及存储装置 | |
| US9001585B1 (en) | Data writing method, memory control circuit unit and memory storage apparatus | |
| CN111625197A (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| CN112230849B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| CN111258505A (zh) | 快闪存储器的数据合并方法、控制电路单元与存储装置 | |
| CN113094306B (zh) | 有效数据管理方法、存储器存储装置及存储器控制器 | |
| CN113360303A (zh) | 进行数据存储管理以提升数据可靠度的方法以及相关设备 | |
| CN110471612B (zh) | 存储器管理方法以及存储控制器 | |
| CN112988069B (zh) | 存储器管理方法、存储器存储装置及存储器控制器 | |
| TWI747191B (zh) | 資料儲存裝置與資料處理方法 | |
| US9665480B2 (en) | Memory management method, memory storage device and memory control circuit unit | |
| CN112099731A (zh) | 数据储存装置与数据处理方法 | |
| CN112988068B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |