CN113068049A - 分数像素运动估计装置 - Google Patents

分数像素运动估计装置 Download PDF

Info

Publication number
CN113068049A
CN113068049A CN202110281750.0A CN202110281750A CN113068049A CN 113068049 A CN113068049 A CN 113068049A CN 202110281750 A CN202110281750 A CN 202110281750A CN 113068049 A CN113068049 A CN 113068049A
Authority
CN
China
Prior art keywords
interpolation
satd
reference image
fractional
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110281750.0A
Other languages
English (en)
Inventor
诸悦
郭浩然
盛磊
阮新亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fullhan Microelectronics Co ltd
Original Assignee
Shanghai Fullhan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fullhan Microelectronics Co ltd filed Critical Shanghai Fullhan Microelectronics Co ltd
Priority to CN202110281750.0A priority Critical patent/CN113068049A/zh
Publication of CN113068049A publication Critical patent/CN113068049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供了一种分数像素运动估计装置，包括：并行内插模块将内插参考图形分为多个内插参考图像块，同时计算多个内插参考图像块的内插操作；内插结果缓冲模块接收并保存内插操作后的内插参考图像块，再组合为多个内插参考图像组；SATD计算模块接收编码图像和内插参考图像组，计算多个内插参考图像组的SATD值，每个内插参考图像组均使用哈达玛变换计算SATD值，其中，在哈达玛变换时的蝶形运算的减法分支上添加偏置值；SATD累加模块将SATD值累加；代价计算模块接收来自SATD累加模块的至少一个SATD值和至少一个预测运动矢量，并计算每个SATD值的代价；运动矢量选择模块从若干个代价值选出一个最小代价，选出最小代价值对应的分数像素精度的运动矢量。

Description

分数像素运动估计装置
技术领域
本发明涉及编码技术领域，尤其是一种分数像素运动估计装置。
背景技术
先进视频编码(AVC)与高效视频编码(HEVC)引入了1/4精度的分数运动补偿功能，通过1/4像素精度的运动补偿大幅改善了相对于之前的视频编码如MPEG2的编码性能。但这也代表了需要在编码时执行分数像素运动估计(Fractional Pixel Motion Estimation，FME)以获得1/4像素精度的运动矢量。
具体来说，需要通过对参考图像的内插获得水平竖直各4倍分辨率的局部图像。并计算不同运动矢量对应的内插参考图像块与当前编码图像块的差变换绝对值和(Sum ofabsolute transformed difference，SATD)，再根据运动矢量的编码码率计算各个运动矢量对应的代价，最后根据情况选择代价最低的运动矢量。
具体的对于SATD模式判决，使用对预测残差的哈达玛(Hadamard)变换系数的绝对值和(即SATD过程)来估计代价JSATD，即有：
JSATD＝SATD+λSATDRh
其中JSATD为基于SATD的代价，
Figure BDA0002978799500000011
λ为拉格朗日系数。Rh为对应于估计运动矢量的码率。有：
SATD＝||H-1(P-C)H||1
H为Hadamard变换矩阵，P为1/4像素精度的运动补偿参考图像块，通过参考帧的内插获得，C为当前图像块，||||1为矩阵的L1范数。
当P尺寸大于H时，则计算过程将P及C按照H的尺寸分割为多个分割图像块，并在其中每一个分割图像块上计算SATD，最后将其累加以获得P相关的SATD值。
FME即为使JSATD最小化的搜索过程。
内插与哈达玛变换使得FME每一个运动矢量的JSATD计算开销都相当的高，因此往往需要通过各种手段来尽可能的减少FME计算的点数。
通常的做法是先进行一次整数运动估计，在整数运动估计得到的最优整数运动矢量附近再进行一次分数运动估计以获得高精度的运动矢量。如果搜索范围包含了最优整数运动矢量邻域内所有的分数运动矢量，则称为全搜索FME。
为了减少搜索点数，各种快速搜索算法被提出以降低所需搜索的点数，譬如最为常见的两步法搜索：将FME分为两个阶段。首先进行一次1/2像素精度的运动估计，再在1/2进度的运动估计得到的最佳运动矢量周围进行1/4精度的运动估计，如黑底白色方块位置以获得最终的分数运动估计。即所谓的两步法FME。
先在最优的整数运动矢量周围以1/2像素为步长计算9个JSATD，计算完成后选出一个最优的1/2精度运动矢量，并在其周围以1/4的步长重复以上过程，最后获得一个1/4精度的运动矢量。两步法的搜索范围可以达到±3/4像素并只需要计算17个JSATD，而如果直接进行±3/4范围的1/4精度FME则需要计算49个JSATD。其理论计算开销显著降低，搜索点数减少虽然会带来编码增益损失，但一般而言影响并不大。
但各种快速FME搜索算法包括两步法FME在本质上为软件优化的方案，适合串行执行。这导致其在硬件编码器的应用中存在一些缺点：在硬件编码器中，由于各个块执行编码的串行特性，计算延迟是制约编码器吞吐率的主要因素。各种快速FME搜索算法包括两步法FME需要两步骤或者多步骤的搜索过程，也就意味着需要两次或者多次访问参考数据缓冲获得P以及访问当前图像缓冲以获得C，并两次或者多次计算JSATD最优值，这增加了计算的延迟并增加了功耗，尤其是参考数据缓冲的访问功耗开销一般都比较高。在高吞吐率应用中FME的计算延迟会成为编码器的关键路径限制吞吐率的提升，特别当FME正在需要处理的图像块(在HEVC中即一个预测图像块(PB)可以大至64x64像素，下文统称为PB)尺寸大于FME引擎能够一次处理的大小(通常为8x8)时，搜索算法需要将PB分割为多个图像块(通常为8x8)分别进行计算并将结果进行累加才能完成搜索，这使得P与C的数据复用变得更困难。如果在这种情况下使用多步的快速搜索FME会使得计算延迟进一步的增加。
发明内容
本发明的目的在于提供分数像素运动估计装置，节省延迟时间，从而节省计算时间。
为了达到上述目的，本发明提供了一种分数像素运动估计装置，用于获得分数像素精度的运动矢量，以改变视频编码的编码性能，包括：
并行内插模块，用以接收输入的预测的运动矢量以及输入的内插参考图像，将所述内插参考图形以相同运动矢量的标准分为多个内插参考图像块，同时计算多个所述内插参考图像块的内插操作；
内插结果缓冲模块，用以接收并保存内插操作后的所述内插参考图像块，并且将所述内插参考图像块重新分割，再组合为多个内插参考图像组；
SATD计算模块，用以接收编码图像和所述内插参考图像组，根据所述编码图像同时计算多个所述内插参考图像组的SATD值，每个所述内插参考图像组均使用哈达玛变换计算SATD值，其中，在哈达玛变换时的蝶形运算的减法分支上添加偏置值；
SATD累加模块，用以接收并保存所述SATD值，并将所述SATD值累加；
代价计算模块，用以接收来自所述SATD累加模块的至少一个所述SATD值和至少一个预测运动矢量，并计算每个所述SATD值的代价；
运动矢量选择模块，用以从若干个所述代价中选出一个最小代价，选出所述最小代价值对应的分数像素精度的运动矢量。
可选的，在所述的分数像素运动估计装置中，所述并行内插模块包含多个内插单元，多个所述内插单元分为多组，多组所述内插单元同时执行内插操作。
可选的，在所述的分数像素运动估计装置中，每组所述内插单元执行水平内插或者竖直内插或者同时执行水平内插和竖直内插。
可选的，在所述的分数像素运动估计装置中，多组所述内插单元执行相同或者不同的内插操作。
可选的，在所述的分数像素运动估计装置中，所述内插模块包括16x9个内插单元。
可选的，在所述的分数像素运动估计装置中，16x9个所述内插单元分为三组所述内插单元，三组所述内插单元分别为9x9个内插单元、5x9个内插单元和2x9个内插单元。
可选的，在所述的分数像素运动估计装置中，所述内插结果缓冲包括多个缓冲单元，依次保存所述并行内插模块的内插结果。
可选的，在所述的分数像素运动估计装置中，多个缓冲单元包括：一个8x9缓冲单元、一个9x14缓冲单元和两个9x9缓冲单元。
可选的，在所述的分数像素运动估计装置中，所述哈达玛变换公式如下：
SATD＝||H-1*P*H-H-1*C*H||1；
其中：H-1*C*H为定值，H为Hadamard变换矩阵，P为1/4像素精度的运动补偿参考图像块，C为当前图像块，||||1为矩阵的L1范数。
可选的，在所述的分数像素运动估计装置中，计算SATD值的代价的方法包括：
JSATD＝SATD+λSATD*Rh
其中：JSATD为基于SATD的代价，
Figure BDA0002978799500000041
λ为拉格朗日系数，SATD为SATD值，Rh为预测运动矢量。
在本发明提供的分数像素运动估计装置中，可以同时进行多个内插操作，节省延迟时间，从而节省计算时间。并且在哈达玛变换时的蝶形运算的减法分支上添加偏置值，改善了补码表示在0附近高翻转的缺陷并降低了计算功耗。
附图说明
图1是本发明实施例的一种分数像素运动估计装置的示意图；
图2至图6是本发明实施例的分数像素运动估计的示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1，本发明提供了一种分数像素运动估计装置，用于获得分数像素精度的运动矢量，以改变视频编码的编码性能，包括：
并行内插模块，用以接收输入的预测的运动矢量以及输入的内插参考图像，将所述内插参考图形以相同运动矢量的标准分为多个内插参考图像块，同时计算多个所述内插参考图像块的内插操作；
内插结果缓冲模块，用以接收并保存内插操作后的所述内插参考图像块，并且将所述内插参考图像块重新分割，再组合为多个内插参考图像组；
SATD计算模块，用以接收编码图像和所述内插参考图像组，根据所述编码图像同时计算多个所述内插参考图像组的SATD值，每个所述内插参考图像组均使用哈达玛变换计算SATD值，其中，在哈达玛变换时的蝶形运算的减法分支上添加偏置值；
SATD累加模块，用以接收并保存所述SATD值，并将所述SATD值累加；
代价计算模块，用以接收来自所述SATD累加模块的至少一个所述SATD值和至少一个预测运动矢量，并计算每个所述SATD值的代价；
运动矢量选择模块，用以从若干个所述代价中选出一个最小代价，选出所述最小代价值对应的分数像素精度的运动矢量。
进一步的，所述并行内插模块包含多个内插单元，多个所述内插单元分为多组，多组所述内插单元同时执行内插操作。每组所述内插单元执行水平内插或者竖直内插或者同时执行水平内插和竖直内插。多组所述内插单元执行相同或者不同的内插操作。例如，所述内插模块包括16x9个内插单元。16x9个所述内插单元分为三组所述内插单元，三组所述内插单元分别为9x9个内插单元、5x9个内插单元和2x9个内插单元。
进一步的，所述内插结果缓冲包括多个缓冲单元，依次保存所述并行内插模块的内插结果。多个缓冲单元包括：一个8x9缓冲单元、一个9x14缓冲单元和两个9x9缓冲单元。
进一步的，所述哈达玛变换公式如下：
SATD＝||H-1*P*H-H-1*C*H||；
其中：H-1*C*H为定值，H为Hadamard变换矩阵，P为1/4像素精度的运动补偿参考图像块，C为当前图像块，||||1为矩阵的L1范数。
进一步的，计算SATD值的代价的方法包括：
JSATD＝SATD+λSATD*Rh
其中：JSATD为基于SATD的代价，
Figure BDA0002978799500000061
λ为拉格朗日系数，SATD为SATD值，Rh为预测运动矢量。
接下来，举一个实施例进行讲解，请参照图2，本发明实施例为一个每周期搜索5点的分数像素运动估计装置(FME)，四分之三像素范围的8x8当前图像块FME搜索时间为10周期。现有技术为一个每周期计算两点JSATD的两步法FME模块，第一步搜索时间为5周期，第二步为5周期，两者的峰值吞吐率相当。
现有技术中，两步法的每周期内插两个8x8内插参考图像块，现有技术对内插顺序进行了优化以避免了同时使用两个竖直内插模块的需求。现有技术使用了14x9内插单元的水平内插模块以及9x8个内插单元的竖直内插单元以满足每周期内插完成两个8x8内插参考图像块的要求。每周期需要计算两次SATD计算，因此需要两个相同的1x1 SATD计算单元，其中1x1表示每周期计算一个8x8块的SATD。现有技术在SATD计算模块上使用了变换豁免SATD(Transform-Exempted SATD，TE-SATD)以降低硬件复杂度与功耗。
请参照图3，本发明实施例中的内插模块为16x9个内插单元组成，内插单元与现有技术所使用的内插单元相同，此处不再赘述。具体的，16x9个单元被分割为9x9/5x9/2x9这3组内插单元阵列并允许分别进行调度，执行不同的内插操作。可见，具有相同运动矢量的小数部分的内插参考图像块如0、4、28和32这4个内插参考图像块内插是同时内插完成的，因此其运算量从8x8x4下降到9x9，节省了68％。同时，水平内插的结果被保存在内插结果缓冲中，内插结果缓冲包含了一个8x9、一个9x14、两个9x9缓冲(9x9A，9x9B)，如图3，水平内插的结果在具有相同水平运动矢量的内插参考图像块之间复用，更多的内插点数使得竖直内插间复用效率进一步的提高。本发明实施例的内插模块的峰值吞吐率为每周期内插144像素，相比现有技术的内插模块降低了27％。
进一步的，可以得知，本发明实施例需要在10周期内计算49次SATD计算，每周期执行5次SATD计算，相比现有技术增加了150％。因此，为了优化硬件复杂度与功耗，本发明实施例中的SATD计算模块由一个1x1的SATD计算单元和两个1x2的SATD计算单元组成，1x2的SATD计算单元表示每周期计算两个8x8块的SATD且两个8x8块的参考数据存在1像素的偏移。通过利用多个间距整数点的SATD计算互相之间存在的冗余来降低开销。为了满足这一目标，利用了哈达玛变换的线性特性，将编码图像块的变换操作单独进行。即有：
SATD＝||H-1*P*H-H-1*C*H||1；
其中：H-1*C*H在整个搜索过程中为定值，因此可以被保存在缓存内供后续计算使用。在所述的分数像素运动估计装置中，计算SATD值的代价的方法包括：
JSATD＝SATD+λSATD*Rh
其中：JSATD为基于SATD的代价，
Figure BDA0002978799500000071
λ为拉格朗日系数，SATD为SATD值，Rh为预测运动矢量。
其中，请参照图4，图4为SATD计算的更为细节的流程图，两条1x2 SATD计算通路在图4中合并表示为SATD 2x2，可同时计算四个SATD值。当前图像块在1x1 SATD计算通路中首先进行计算并存入缓存中并为后续49次SATD计算使用。
如图5，由于两组部分哈达玛变换的输入数据仅有一个像素不一致，因此可以将两者的处理合并，仅需要添加少量的计算即可获得两组变换结果，这将运算量降低了31％。因此，如图6，通过在哈达玛的蝶形运算的减法分支上添加偏置值，实施例改善了补码表示在0附近高翻转的缺陷并降低计算功耗。由于编码图像与内插参考图像在计算过程中经过了相同的蝶形运算单元，偏置在编码图像上与内插参考图像上的影响相同，在相减时互相抵消，因此偏置不影响实施例的计算结果，然而在现有技术中则无法适用。
最终，本发明实施例达成的硬件开销与两步法现有技术相比相当。但全搜索会搜索更多的运动矢量，因此在累加大块数据时需要存储的SATD较多，并且，本发明实施例在计算8x8块FME时的延迟，相比现有技术降低大约10个周期。相对于参考HEVC编码器的大约100个周期的8x8块完整计算时间预算，本发明实施例获得了显著的优化效果。
综上，在本发明实施例提供的分数像素运动估计装置中，可以同时进行多个内插操作，节省延迟时间，从而节省计算时间。并且在哈达玛变换时的蝶形运算的减法分支上添加偏置值，改善了补码表示在0附近高翻转的缺陷并降低了计算功耗。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种分数像素运动估计装置，用于获得分数像素精度的运动矢量，以改变视频编码的编码性能，其特征在于，包括：
并行内插模块，用以接收输入的预测的运动矢量以及输入的内插参考图像，将所述内插参考图形以相同运动矢量的标准分为多个内插参考图像块，同时计算出多个所述内插参考图像块的内插操作；
内插结果缓冲模块，用以接收并保存内插操作后的所述内插参考图像块，并且将所述内插参考图像块重新分割，再组合为多个内插参考图像组；
SATD计算模块，用以接收所述编码图像和所述内插参考图像组，根据所述编码图像同时计算出多个所述内插参考图像组的SATD值，每个所述内插参考图像组均使用哈达玛变换计算所述SATD值，其中，在哈达玛变换时的蝶形运算的减法分支上添加偏置值；
SATD累加模块，用以接收并保存所述SATD值，并将所述SATD值累加；
代价计算模块，用以接收来自所述SATD累加模块的至少一个所述SATD值和至少一个预测运动矢量，并计算出每个所述SATD值的代价；
运动矢量选择模块，用以从若干个所述代价中选出一个最小的代价，选出所述最小代的价值对应的分数像素精度的运动矢量。
2.如权利要求1所述的分数像素运动估计装置，其特征在于，所述并行内插模块包含多个内插单元，多个所述内插单元分为多组，多组所述内插单元同时执行内插操作。
3.如权利要求2所述的分数像素运动估计装置，其特征在于，每组所述内插单元执行水平内插、竖直内插，或者同时执行水平内插和竖直内插。
4.如权利要求3所述的分数像素运动估计装置，其特征在于，多组所述内插单元执行相同或者不同的内插操作。
5.如权利要求2所述的分数像素运动估计装置，其特征在于，所述内插模块包括16x9个内插单元。
6.如权利要求5所述的分数像素运动估计装置，其特征在于，16x9个所述内插单元分为三组所述内插单元，三组所述内插单元分别为9x9个内插单元、5x9个内插单元和2x9个内插单元。
7.如权利要求1所述的分数像素运动估计装置，其特征在于，所述内插结果缓冲包括多个缓冲单元，依次保存所述并行内插模块的内插结果。
8.如权利要求7所述的分数像素运动估计装置，其特征在于，多个缓冲单元包括：一个8x9缓冲单元、一个9x14缓冲单元和两个9x9缓冲单元。
9.如权利要求1所述的分数像素运动估计装置，其特征在于，所述哈达玛变换公式如下：
SATD＝||H-1*P*H-H-1*C*H||1；
其中：H-1*C*H为定值，H为Hadamard变换矩阵，P为1/4像素精度的运动补偿参考图像块，C为当前图像块，|| ||1为矩阵的L1范数。
10.如权利要求1所述的分数像素运动估计装置，其特征在于，计算SATD值的代价的方法包括：
JSATD＝SATD+λSATD*Rh；
其中：JSATD为基于SATD的代价，
Figure FDA0002978799490000021
λ为拉格朗日系数，SATD为SATD值，Rh为预测运动矢量。
CN202110281750.0A 2021-03-16 2021-03-16 分数像素运动估计装置 Pending CN113068049A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110281750.0A CN113068049A (zh) 2021-03-16 2021-03-16 分数像素运动估计装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110281750.0A CN113068049A (zh) 2021-03-16 2021-03-16 分数像素运动估计装置

Publications (1)

Publication Number Publication Date
CN113068049A true CN113068049A (zh) 2021-07-02

Family

ID=76560625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110281750.0A Pending CN113068049A (zh) 2021-03-16 2021-03-16 分数像素运动估计装置

Country Status (1)

Country Link
CN (1) CN113068049A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157531A (ja) * 2004-11-30 2006-06-15 Victor Co Of Japan Ltd 動画像符号化復号化装置
CN103414902A (zh) * 2013-08-26 2013-11-27 上海富瀚微电子有限公司 用于低功耗应用的avc并行编码方法
CN104125466A (zh) * 2014-07-10 2014-10-29 中山大学 一种基于gpu的hevc并行解码方法
CN108259912A (zh) * 2018-03-28 2018-07-06 天津大学 一种分像素运动估计的并行实现方法
CN108495138A (zh) * 2018-03-28 2018-09-04 天津大学 一种基于gpu的整像素运动估计方法
CN108848376A (zh) * 2018-06-20 2018-11-20 腾讯科技（深圳）有限公司 视频编码、解码方法、装置和计算机设备
CN111836050A (zh) * 2019-04-17 2020-10-27 上海富瀚微电子股份有限公司 一种视频编码中绝对变换差和的计算方法及装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157531A (ja) * 2004-11-30 2006-06-15 Victor Co Of Japan Ltd 動画像符号化復号化装置
CN103414902A (zh) * 2013-08-26 2013-11-27 上海富瀚微电子有限公司 用于低功耗应用的avc并行编码方法
CN104125466A (zh) * 2014-07-10 2014-10-29 中山大学 一种基于gpu的hevc并行解码方法
CN108259912A (zh) * 2018-03-28 2018-07-06 天津大学 一种分像素运动估计的并行实现方法
CN108495138A (zh) * 2018-03-28 2018-09-04 天津大学 一种基于gpu的整像素运动估计方法
CN108848376A (zh) * 2018-06-20 2018-11-20 腾讯科技（深圳）有限公司 视频编码、解码方法、装置和计算机设备
CN111836050A (zh) * 2019-04-17 2020-10-27 上海富瀚微电子股份有限公司 一种视频编码中绝对变换差和的计算方法及装置

Similar Documents

Publication Publication Date Title
US8135070B2 (en) Video coding method and apparatus for calculating motion vectors of the vertices of a patch of an image and transmitting information of horizontal and vertical components of the motion vectors
KR101235132B1 (ko) 비디오 코딩을 위한 효율적인 변환 기술들
KR101684208B1 (ko) 동화상 복호 장치, 동화상 부호화 장치, 동화상 복호 방법, 및 동화상 부호화 방법
KR101578052B1 (ko) 움직임 추정 장치 및 이를 구비하는 동영상 부호화 장치
CN101621696B (zh) 允许分数视频运动估计和双向视频运动估计的选择性使用方法和编码器
Wang et al. A fast algorithm and its VLSI architecture for fractional motion estimation for H. 264/MPEG-4 AVC video coding
CN107277506B (zh) 基于自适应运动矢量精度的运动矢量精度选择方法及装置
Ruiz et al. An efficient VLSI architecture of fractional motion estimation in H. 264 for HDTV
US20110194610A1 (en) Motion-Vector Estimation
US20090119454A1 (en) Method and Apparatus for Video Motion Process Optimization Using a Hierarchical Cache
KR20080070374A (ko) 외부 메모리 액세스를 최소화하는 움직임 탐색 방법 및장치
US9077996B2 (en) Predicted motion vectors
EP2953365B1 (en) Moving image coding device
CN113068049A (zh) 分数像素运动估计装置
US6931066B2 (en) Motion vector selection based on a preferred point
KR100951847B1 (ko) 가변 블록 움직임 추정을 위한 ｓａｄ 계산 방법 및 장치
Campos et al. Integer-pixel motion estimation H. 264/AVC accelerator architecture with optimal memory management
Wong et al. Fast sub-pixel inter-prediction-based on texture direction analysis (FSIP-BTDA)[video coding applications]
Hojati et al. Massively parallel rate-constrained motion estimation using multiple temporal predictors in HEVC
JP3777998B2 (ja) グローバル動き補償方法
KR100202310B1 (ko) 비디오 반화소 단위 움직임 추정장치
Maich et al. A Hardware Solution for the HEVC Fractional Motion Estimation Interpolation
Bae et al. Quarter-pel interpolation architecture in H. 264/AVC decoder
Dang Embedded architecture for fast implementation of H. 264 subpixel interpolation
JP3520845B2 (ja) 画像符号化装置及び画像符号化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210702