CN113051858A - 基于子图同构的fpga软件可疑电路检测方法 - Google Patents
基于子图同构的fpga软件可疑电路检测方法 Download PDFInfo
- Publication number
- CN113051858A CN113051858A CN202110302752.3A CN202110302752A CN113051858A CN 113051858 A CN113051858 A CN 113051858A CN 202110302752 A CN202110302752 A CN 202110302752A CN 113051858 A CN113051858 A CN 113051858A
- Authority
- CN
- China
- Prior art keywords
- circuit
- suspicious
- suspicious circuit
- flow graph
- variables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000001514 detection method Methods 0.000 claims abstract description 39
- 238000013461 design Methods 0.000 claims description 15
- 238000004458 analytical method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims 1
- 238000007689 inspection Methods 0.000 claims 1
- 238000010276 construction Methods 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- ZXQYGBMAQZUVMI-GCMPRSNUSA-N gamma-cyhalothrin Chemical compound CC1(C)[C@@H](\C=C(/Cl)C(F)(F)F)[C@H]1C(=O)O[C@H](C#N)C1=CC=CC(OC=2C=CC=CC=2)=C1 ZXQYGBMAQZUVMI-GCMPRSNUSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Quality & Reliability (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种基于子图同构的FPGA软件可疑电路检测方法，属于技术领域。本发明提供的一种基于子图同构的FPGA软件可疑电路检测方法，可实现对FPGA软件设计阶段代码中存在的可疑电路的快速和低成本检测。
Description
技术领域
本发明属于FPGA安全检测技术领域，具体涉及一种基于子图同构的FPGA软件可疑电路检测方法。
背景技术
可疑电路是指FPGA软件设计中含有被有意引入或无意引入的电路结构，这些电路在运行到某种特定的条件下时被激活，导致芯片损毁、难以正常运行、性能降低或泄露用户私密信息等后果。在FPGA软件的设计过程中，普遍会使用第三方IP核和多种EDA工具，在无法获取全部技术细节的情况下，FPGA软件可能被植入可疑电路，对其安全性产生严重影响。
目前，现有的可疑电路检测方法主要有：
(1)逆向工程检测方法。逆向工程可疑电路检测方法使用扫描电镜等设备将去除封装后的芯片电路逐层与原始电路版图进行比对，从而判断芯片中是否被植入可疑电路以及哪些电路遭到恶意篡改。
(2)旁路分析方法。可疑电路的存在会对芯片的一些物理参数，如热信号、电磁辐射信号、功耗信号、以及电路延时的信息等产生影响，旁路分析方法通过收集待测电路工作过程中的各类旁路信号并与原始电路工作做比较，来检测可疑电路。
(3)形式化验证方法。形式化验证需定义一系列预定义的安全属性规则，通过数学推断详尽地证明芯片是否符合既定属性的要求，从而检测是否存在违反安全需求的可疑电路。
现有方法主要存在以下问题：
(1)检测成本较高。逆向工程、旁路分析检测方法依赖于专业的设备，成本较高，且有些检测方法会对电路造成不可恢复性的破坏。
(2)检测难度大、入门门槛高。形式化验证方法检测流程较为复杂，入门门槛较高，检测时间难以保证，且无法检测满足安全属性要求的非预期的额外功能。
(3)检测方法集中于流片后。逆向工程、旁路分析为流片后的检测方法，检测对象需为流片后芯片，导致修改芯片成本较高，影响交付或上市时间。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何设计一种FPGA软件可疑电路检测方法，实现对FPGA软件设计阶段代码中存在的可疑电路的快速和低成本检测。
(二)技术方案
为了解决上述技术问题，本发明提供了一种基于子图同构的FPGA软件可疑电路检测方法，包括以下步骤：
步骤1、进行RTL代码的数据流图和控制流图结构提取
步骤2、将得到的数据流图和控制流图作为可疑电路的特征，构建可疑电路特征库；
步骤3、基于子图匹配方法进行可疑电路特征匹配。
优选地，步骤1中，对RTL代码进行处理，生成数据流图和控制流图；提取的可疑电路的数据流图和控制流图作为可疑电路的特征；同时也用于特征匹配过程中对待测RTL代码的处理。
优选地，步骤1具体为：
1)输入可疑电路的RTL代码，对代码进行词法和语法解析，形成抽象语法树；
2)搜索抽象语法树中所有的reg、wire以及端口信号，结合代码结构中的过程块或连续赋值语句，建立每个信号的连接关系，生成数据流图；
3)搜索代码中的条件判断语句，得到代码中所有的分支状态和激活条件，整理形成控制流图。
优选地，步骤2中，可疑电路数据库中的数据库项包括可疑电路的数据流图、控制流图、抽象层次、安全危害这些信息。
优选地，步骤2中，还进行可疑电路数据库的更新：将目前已知的可疑电路案例特征抽取后载入可疑电路数据库中，从而形成已知可疑电路特征库。
优选地，步骤3中，采用子图匹配方法，结合形成的可疑电路特征库，进行待测设计和可疑电路特征的匹配，实现对可疑电路的检测。
优选地，步骤3中，采用子图同构算法对待测设计和可疑电路特征进行同构检测，得出同构的可疑电路，绘制待测设计的图结构并在其中标记出可疑电路。
优选地，还包括步骤4、可疑电路相似度分析：在特征匹配后，对检测出可疑电路的相似度进行分析。
优选地，步骤4采用以下4个相似度参数辅助分析可疑电路的相似度：
相似度参数c1：匹配结果中变量和可疑电路特征中关键变量间用途相同变量数与可疑电路特征中关键变量数的比率；
其中，vr为匹配结果中的变量，vs为可疑电路特征中的关键变量(如计数器等)，s(vr,vs)为vr和vs的最大相似个数，n(vs)为vs的个数。
相似度参数c2：检测匹配结果是否属于时钟或复位逻辑。
c2＝b(reset，clk)
其中b(reset，clk)为0或1，如果对时钟和复位之一有操作则为1，均无操作则为0。reset表示复位逻辑，clk表示时钟操作；
相似度参数c3：匹配结果和可疑电路特征的边概率平均差。
相似度参数c3通过计算经过某边的实际概率和对应模板对应边的期望概率差得到；
c3＝1-[|ρr(b1,b2)-ρs(b1,b2)|+…|ρr(bn,bn+1)-ρs(bn,bn+1)|]
其中ρr(bi,bi)是匹配结果中节点bi流向节点bi的概率，ρs(bi,bi)是可疑电路特征中节点bi流向节点bi的概率,i＝1,…,n,n为匹配结果中节点总数。
相似度参数c4：检测结果中触发和载荷之间的依赖度。
其中vtirgger为触发的变量，vpayload为载荷的变量，s(vtirgger,vpayload)为触发和载荷之间共享变量的数量，n(vpayload)为载荷变量的总数。
本发明还提供了一种所述方法在FPGA安全检测技术领域中的应用。
(三)有益效果
相比于现有可疑电路检测方法，本发明的方法有以下优势：
(1)检测成本低。相比逆向工程、旁路分析方法，本发明提出的方法不需要昂贵的精密设备，检测成本低；
(2)易用性好。相比于形式化方法，本发明提出的方法不需要使用者编写断言，同时也不需要使用者具备形式化验证相关的数学理论和知识，极大的降低了使用门槛，因此具备更好的易用性；
(3)检测时间短且适用于芯片设计的早期阶段。本发明提出的检测方法将可疑电路检测转化为了子图同构问题，并采用静态的方法实现可疑电路特征的快速扫描，检测时间较短。适用于芯片设计的早期阶段，实现对RTL代码的可疑电路检测。
附图说明
图1为本发明中的示例代码1
图2为本发明中生成的数据流图；
图3为本发明中的示例代码2；
图4为本发明中生成的控制流图；
图5为本发明的基于子图匹配的可疑电路特征匹配原理图；
图6为本发明的可疑电路特征库构建流程图；
图7为本发明的可疑电路检测流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明提供了一种基于子图同构的FPGA软件可疑电路检测方法，可实现对FPGA软件设计阶段代码中存在的可疑电路的快速和低成本检测。
本发明提供的一种基于子图同构的FPGA软件可疑电路检测方法采用的技术方案是：
(1)输入可疑电路RTL代码，进行RTL代码的数据流图和控制流图结构提取
对RTL代码进行处理，生成数据流图和控制流图；本步骤提取可疑电路的数据流图和控制流图，作为可疑电路的特征；同时也用于特征匹配过程中对待测RTL代码的处理。具体为：
1)输入可疑电路的RTL代码，对代码进行词法和语法解析，形成抽象语法树；
2)搜索抽象语法树中所有的reg、wire以及端口信号，结合代码结构中的always、assign、generate、task、function等过程块或连续赋值语句，建立每个信号的连接关系，生成数据流图；
例如，图1所示代码中信号的数据流关系为：A的数据流向cond1；B的数据流向cond1；C的数据流向cond2；D的数据流向cond2；E的数据流向cond2；cond1的数据流向trojan_tigger；cond2的数据流向trojan_tigger。图2为上述关系的数据流图。
3)搜索代码中的case、ifelse等条件判断语句，得到代码中所有的分支状态和激活条件，整理形成控制流图；
例如，图3代码always过程块中，其分支状态和激活条件如下：当reset为1时，将trig置为0；当reset等于0且value等N时，将trig置为1；当reset等于0且value不等于N时，将trig置为0。图4为该代码生成的控制流图。
(2)构建可疑电路特征库
采用步骤(1)对可疑电路的RTL代码进行处理后，可将得到的数据流图和控制流图作为可疑电路的特征，构建可疑电路特征库。
可疑电路数据库的构成：数据库项包括可疑电路的数据流图、控制流图、抽象层次、安全危害这些信息。
可疑电路数据库的更新：通过步骤(1)，将目前已知的可疑电路案例特征抽取后载入可疑电路数据库中，从而形成已知可疑电路特征库。步骤(1)理论上可以支持符合输入格式的RTL代码，因此可以迅速对新发现的可疑电路进行更新，且使用门槛低。
(3)基于子图匹配方法进行可疑电路特征匹配
采用步骤(1)对待测设计的RTL代码进行处理后，可采用子图匹配方法，结合形成的可疑电路特征库，进行待测设计和可疑电路特征的匹配，实现对可疑电路的检测。
采用典型的子图同构算法对待测设计和可疑电路特征进行同构检测，得出同构的可疑电路，绘制待测设计的图结构并在其中标记出可疑电路。例如图5所示，其中中间的图为待测设计的图结构，最右侧的图中标记的实心点为检测出的可疑电路。
(4)可疑电路相似度分析
为了提高检测结果的准确性，在特征匹配后，对检测出可疑电路的相似度进行分析。本步骤中采用以下4个相似度参数辅助分析可疑电路的相似度。
相似度参数c1：匹配结果中变量和可疑电路特征中关键变量间用途相同变量数与可疑电路特征中关键变量数的比率。例如，在时间触发的可疑电路中，判断匹配的电路中是否使用了计数器变量，如果采用了用途类似的变量，那么匹配电路为可疑电路的概率将非常高。
其中，vr为匹配结果中的变量，vs为可疑电路特征中的关键变量(如计数器等)，s(vr,vs)为vr和vs的最大相似个数，n(vs)为vs的个数。
相似度参数c2：检测匹配结果是否属于时钟或复位逻辑。复位网络通常较简单，一般在物理设计时会被插入反相器和缓冲器用于增加驱动，很少有逻辑操作，除非芯片本身有特殊需要，因此如果复位网络中存在有任何的逻辑操作，那么有较高概率为可疑电路。
c2＝b(reset，clk)
其中b(reset，clk)为0或1，如果对时钟和复位之一有操作则为1，均无操作则为0。reset表示复位逻辑，clk表示时钟操作；
相似度参数c3：匹配结果和可疑电路特征的边概率平均差。通过计算经过某边的实际概率和对应模板对应边的期望概率差得到，两者间越接近，可疑匹配的相似度越高。
c3＝1-[|ρr(b1,b2)-ρs(b1,b2)|+…|ρr(bn,bn+1)-ρs(bn,bn+1)|]
其中ρr(bi,bi)是匹配结果中节点bi流向节点bi的概率，ρs(bi,bi)是可疑电路特征中节点bi流向节点bi的概率,i＝1,…,n,n为匹配结果中节点总数。
相似度参数c4：检测结果中触发和载荷之间的依赖度。如果检测结果中既存在触发又存在载荷，且两者之间存在共享的变量、寄存器，那么有较高概率为可疑电路。
其中vtirgger为触发的变量，vpayload为载荷的变量，s(vtirgger,vpayload)为触发和载荷之间共享变量的数量，n(vpayload)为载荷变量的总数。
可以看出，本发明提供的一种基于子图同构的FPGA软件可疑电路检测方法主要包括两个步骤，一是可疑电路特征库构建的步骤，二是可疑电路检测的步骤。
如图6所示，可疑电路特征库构建，包括以下步骤：
步骤1：输入可疑电路RTL代码；
步骤2：对可疑电路代码进行词法语法解析，生成抽象树语法；
步骤3：搜索抽象语法树中下一个信号，并入信号集合；
步骤4：判断代码中信号是否已经全部搜索完，如果未搜素完则返回步骤3，如果搜索完执行步骤5；
步骤5：分析得到信号集合中建立每个信号的连接关系，整理形成数据流图；
步骤6：搜索代码中下一条条件判断语句，加入状态集合；
步骤7：判断代码中条件判断是否已经全部搜索完，如果未搜素完则返回步骤6，如果搜索完执行步骤8；
步骤8：分析得到状态集合中所有的分支状态和激活条件，整理形成控制流图；
步骤9：将可疑电路的数据流图、控制流图、抽象层次、安全危害等信息输入可疑电路特征库，实现对特征库的构建与更新。
如图7所示，可疑电路的检测，包括以下步骤：
步骤1：输入待测FPGA软件的RTL代码；
步骤2：对代码进行词法语法解析，生成语法抽象树；
步骤3：搜索抽象语法树中下一个信号，并入信号集合；
步骤4：判断代码中信号是否已经全部搜索完，如果未搜素完则返回步骤3，如果搜索完执行步骤5；
步骤5：分析得到信号集合中建立每个信号的连接关系，整理形成数据流图；
步骤6：搜索代码中下一条条件判断语句，加入状态集合；
步骤7：判断代码中条件判断是否已经全部搜索完，如果未搜素完则返回步骤6，如果搜索完执行步骤8；
步骤8：分析得到状态集合中所有的分支状态和激活条件，整理形成控制流图；
步骤9：在可疑电路特征库中选择所有需要检测的可疑电路特征；
步骤10：选取下一个特征，采用子图同构方法，与待测设计进行同构检测，输出检测结果；
步骤11：计算提出的相似度参数，辅助判断检测结果是否正确；
步骤12：判断选取的所有特征是否已经检测完，如果未检测完则返回步骤10，检测完则执行步骤13；
步骤13：得出可疑电路检测结论。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
Claims (10)
1.一种基于子图同构的FPGA软件可疑电路检测方法，其特征在于，包括以下步骤：
步骤1、进行RTL代码的数据流图和控制流图结构提取
步骤2、将得到的数据流图和控制流图作为可疑电路的特征，构建可疑电路特征库；
步骤3、基于子图匹配方法进行可疑电路特征匹配。
2.如权利要求1所述的方法，其特征在于，步骤1中，对RTL代码进行处理，生成数据流图和控制流图；提取的可疑电路的数据流图和控制流图作为可疑电路的特征；同时也用于特征匹配过程中对待测RTL代码的处理。
3.如权利要求2所述的方法，其特征在于，步骤1具体为：
1)输入可疑电路的RTL代码，对代码进行词法和语法解析，形成抽象语法树；
2)搜索抽象语法树中所有的reg、wire以及端口信号，结合代码结构中的过程块或连续赋值语句，建立每个信号的连接关系，生成数据流图；
3)搜索代码中的条件判断语句，得到代码中所有的分支状态和激活条件，整理形成控制流图。
4.如权利要求1所述的方法，其特征在于，步骤2中，可疑电路数据库中的数据库项包括可疑电路的数据流图、控制流图、抽象层次、安全危害这些信息。
5.如权利要求1所述的方法，其特征在于，步骤2中，还进行可疑电路数据库的更新：将目前已知的可疑电路案例特征抽取后载入可疑电路数据库中，从而形成已知可疑电路特征库。
6.如权利要求3所述的方法，其特征在于，步骤3中，采用子图匹配方法，结合形成的可疑电路特征库，进行待测设计和可疑电路特征的匹配，实现对可疑电路的检测。
7.如权利要求6所述的方法，其特征在于，步骤3中，采用子图同构算法对待测设计和可疑电路特征进行同构检测，得出同构的可疑电路，绘制待测设计的图结构并在其中标记出可疑电路。
8.如权利要求7所述的方法，其特征在于，还包括步骤4、可疑电路相似度分析：在特征匹配后，对检测出可疑电路的相似度进行分析。
9.如权利要求8所述的方法，其特征在于，步骤4采用以下4个相似度参数辅助分析可疑电路的相似度：
相似度参数c1：匹配结果中变量和可疑电路特征中关键变量间用途相同变量数与可疑电路特征中关键变量数的比率；
其中，vr为匹配结果中的变量，vs为可疑电路特征中的关键变量(如计数器等)，s(vr，vs)为vr和vs的最大相似个数，n(vs)为vs的个数。
相似度参数c2：检测匹配结果是否属于时钟或复位逻辑。
c2＝b(reset，clk)
其中b(reset，clk)为0或1，如果对时钟和复位之一有操作则为1，均无操作则为0。reset表示复位逻辑，clk表示时钟操作；
相似度参数c3：匹配结果和可疑电路特征的边概率平均差。
相似度参数c3通过计算经过某边的实际概率和对应模板对应边的期望概率差得到；
c3＝1-[|ρr(b1，b2)-ρs(b1，b2)|+…|ρr(bn，bn+1)-ρs(bn，bn+1)|]
其中ρr(bi，bi)是匹配结果中节点bi流向节点bi的概率，ρs(bi，bi)是可疑电路特征中节点bi流向节点bi的概率，i＝1，...，n，n为匹配结果中节点总数。
相似度参数c4：检测结果中触发和载荷之间的依赖度。
其中vtirgger为触发的变量，vpayload为载荷的变量，s(vtirgger，vpayload)为触发和载荷之间共享变量的数量，n(vpayload)为载荷变量的总数。
10.一种如权利要求1至9中任一项所述方法在FPGA安全检测技术领域中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110302752.3A CN113051858B (zh) | 2021-03-22 | 2021-03-22 | 基于子图同构的fpga软件可疑电路检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110302752.3A CN113051858B (zh) | 2021-03-22 | 2021-03-22 | 基于子图同构的fpga软件可疑电路检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113051858A true CN113051858A (zh) | 2021-06-29 |
| CN113051858B CN113051858B (zh) | 2024-04-30 |
Family
ID=76514518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110302752.3A Active CN113051858B (zh) | 2021-03-22 | 2021-03-22 | 基于子图同构的fpga软件可疑电路检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113051858B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976319A (zh) * | 2010-11-22 | 2011-02-16 | 张平 | 基于行为特征的BIOS固件Rootkit检测方法 |
| KR20160119295A (ko) * | 2015-04-02 | 2016-10-13 | 현대오토에버 주식회사 | 하둡 기반의 악성코드 탐지 방법과 시스템 |
| US20190286763A1 (en) * | 2018-03-14 | 2019-09-19 | The Regents Of The University Of California | Techniques for improving security of circuitry designs based on a hardware description language |
| CN110955892A (zh) * | 2019-11-15 | 2020-04-03 | 南京航空航天大学 | 一种基于机器学习和电路行为级特征的硬件木马检测方法 |
-
2021
- 2021-03-22 CN CN202110302752.3A patent/CN113051858B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101976319A (zh) * | 2010-11-22 | 2011-02-16 | 张平 | 基于行为特征的BIOS固件Rootkit检测方法 |
| KR20160119295A (ko) * | 2015-04-02 | 2016-10-13 | 현대오토에버 주식회사 | 하둡 기반의 악성코드 탐지 방법과 시스템 |
| US20190286763A1 (en) * | 2018-03-14 | 2019-09-19 | The Regents Of The University Of California | Techniques for improving security of circuitry designs based on a hardware description language |
| CN110955892A (zh) * | 2019-11-15 | 2020-04-03 | 南京航空航天大学 | 一种基于机器学习和电路行为级特征的硬件木马检测方法 |
Non-Patent Citations (2)
| Title |
|---|
| 何平 等: "一种基于本地代码特征的Android恶意代码检测方法", 《信息安全研究》, 5 June 2018 (2018-06-05), pages 511 - 517 * |
| 赵跃辉 等: "基于静态特征的硬件木马检测", 《高技术通讯》, 15 June 2017 (2017-06-15), pages 506 - 513 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113051858B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109426722B (zh) | Sql注入缺陷检测方法、系统、设备及存储介质 | |
| Han et al. | MalDAE: Detecting and explaining malware based on correlation and fusion of static and dynamic characteristics | |
| Meade et al. | Gate-level netlist reverse engineering for hardware security: Control logic register identification | |
| Yasaei et al. | Gnn4tj: Graph neural networks for hardware trojan detection at register transfer level | |
| CN101266550B (zh) | 一种恶意代码检测方法 | |
| US10303874B2 (en) | Malicious code detection method based on community structure analysis | |
| CN112035359B (zh) | 程序测试方法、装置、电子设备及存储介质 | |
| CN107659570A (zh) | 基于机器学习与动静态分析的Webshell检测方法及系统 | |
| CN109670318B (zh) | 一种基于核控制流图循环验证的漏洞检测方法 | |
| CN107480561B (zh) | 基于少态节点遍历的硬件木马检测方法 | |
| US20130055207A1 (en) | Demand-driven analysis of pointers for software program analysis and debugging | |
| CN110287735B (zh) | 基于芯片网表特征的木马感染电路识别方法 | |
| CN114861194A (zh) | 一种基于bgru与cnn融合模型的多类型漏洞检测方法 | |
| CN109657461B (zh) | 基于梯度提升算法的rtl硬件木马检测方法 | |
| Lu et al. | Gramsdet: Hardware trojan detection based on recurrent neural network | |
| US10929531B1 (en) | Automated scoring of intra-sample sections for malware detection | |
| Salmani | Gradual-N-Justification (GNJ) to reduce false-positive hardware Trojan detection in gate-level Netlist | |
| US20230222223A1 (en) | Computer-implemented method for testing the cybersecurity of a target environment | |
| Yang et al. | Hardware Trojans detection through RTL features extraction and machine learning | |
| Kibria et al. | Rtl-fsmx: Fast and accurate finite state machine extraction at the rtl for security applications | |
| Haojie et al. | Vulmg: A static detection solution for source code vulnerabilities based on code property graph and graph attention network | |
| Hashemi et al. | Graph centrality algorithms for hardware trojan detection at gate-level netlists | |
| Wang et al. | A malware similarity analysis method based on network control structure graph | |
| CN113051858A (zh) | 基于子图同构的fpga软件可疑电路检测方法 | |
| US7428712B1 (en) | Design optimization using approximate reachability analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |