CN113038038B - 一种基于fpga拼接屏幕的装置及其自适应显示方法 - Google Patents

一种基于fpga拼接屏幕的装置及其自适应显示方法 Download PDF

Info

Publication number
CN113038038B
CN113038038B CN202110273017.4A CN202110273017A CN113038038B CN 113038038 B CN113038038 B CN 113038038B CN 202110273017 A CN202110273017 A CN 202110273017A CN 113038038 B CN113038038 B CN 113038038B
Authority
CN
China
Prior art keywords
splicing
splicing unit
fpga module
damaged
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110273017.4A
Other languages
English (en)
Other versions
CN113038038A (zh
Inventor
宋俊兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Huashang Technology Co ltd
Original Assignee
Zhengzhou Huashang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Huashang Technology Co ltd filed Critical Zhengzhou Huashang Technology Co ltd
Priority to CN202110273017.4A priority Critical patent/CN113038038B/zh
Publication of CN113038038A publication Critical patent/CN113038038A/zh
Application granted granted Critical
Publication of CN113038038B publication Critical patent/CN113038038B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于FPGA拼接屏幕的装置及其自适应显示方法，多个拼接单元呈阵列式布局，单行或是单列所述拼接单元连接至子FPGA模块上，每个所述子FPGA模块均并联至主FPGA模块上，所述方法应用于主FPGA模块，包括通过子FPGA模块获得拼接单元的第一屏显信息和第一位置信息；根据第一屏显信息判定拼接单元有无损坏，根据位置信息进行视频画面裁剪，获得裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；本拼接屏幕的可扩展性强，不用二次开发即可快速扩展超大尺寸拼接屏；另外可以通过拔插，拆卸，可以在不影响显示的情况下快速维护。

Description

一种基于FPGA拼接屏幕的装置及其自适应显示方法
技术领域
本发明涉及通信领域，尤其涉及一种基于FPGA拼接屏幕的装置及其自适应显示方法。
背景技术
屏幕拼接是指将一个完整的图像信号划分成N块后分配给N个视频显示单元。
随着信息时代的到来，计算机多媒体技术的迅猛发展，网络技术的普遍应用，大到指挥监控中心、网管中心的建立，小到临时会议、技术讲座的进行，都渴望获得大画面、多彩色、高亮度、高分辨率的显示效果。近些年来迅速发展起来的大屏幕投影机技术成为解决彩色大画面显示的有效途径，应用范围进一步拓展，市场也因需求的增长日渐活跃。
但是，目前现有的屏幕拼接，主要还是基于大尺寸显示器面板进行粗糙的拼装，然后由控制系统进行数据分发传输，拼接效果一般，能够明显的看到方格拼缝，属于一种较为低端的拼接屏幕。此外，这样的拼接在设备维护和扩展方面受到限制，拆除其中一块后，整个图形显示效果将极大受到影响。
因此，为了响应市场对高端超大尺寸拼接屏幕的需求，同时提高设备扩展和维修维护，特提出基于FPGA的屏幕拼接装置，以低于10寸的OLED显示面板作为拼接单元，进行无缝拼接。
发明内容
因此，本发明实施例提供一种基于FPGA的屏幕拼接装置能有效解决的背景技术中的问题。
本发明实施例提供的一种基于FPGA拼接屏幕的自适应显示方法，多个拼接单元呈阵列式布局，单行或是单列所述拼接单元连接至子FPGA模块上，每个所述子FPGA模块均并联至主FPGA模块上，所述方法应用于主FPGA模块，包括通过子FPGA模块获得拼接单元的第一屏显信息和第一位置信息；
若根据第一屏显信息判定拼接单元无损坏，则根据第一位置信息进行视频画面裁剪，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；
若根据第一屏显信息判定拼接单元有损坏；则根据第一位置信息确定损坏拼接单元的第一损坏位置，则所述损坏拼接单元与特定位置上的拼接单元进行替换，通过子FPGA模块获得损坏拼接单元的第二损坏位置；根据第二损坏位置获得特定位置系数；获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示。
所述第一位置信息和第二位置信息均有行数和列数组成，所述主FPGA模块获取所有拼接单元位置信息中的最大行数和最大列数，所述特定位置包括具有第一列、第一行、最大行数和最大列数中任一位置的拼接单元，所述特定位置系数是指第一列、第一行、最大行数和最大列数中的任意一种，当损坏拼接单元的第一损坏位置处于特定位置的任一位置，则不进行损坏拼接单元与特定位置上的拼接单元进行替换。
当所述第一损坏位置或第二损坏位置同时具有特定位置系数中的任意两个，则第二位置信息优先排除具有特定位置系数中的行数。
先前判定的所述第一损坏位置具有特定位置系数，则后续再次判定的第二损坏位置优先选择具有先前特定位置系数的拼接单元与损坏拼接单元进行替换。
根据本申请的又一方面，提供了一种基于FPGA拼接屏幕的装置，所述装置包括拼接单元、子FPGA模块和主FPGA模块，多个所述拼接单元呈阵列式布局，所述拼接单元用于显示整个视频画面的部分画面；单行或是单列所述拼接单元连接至子FPGA模块上，所述子FPGA模块与每个拼接单元的连接口上均具有位置信息和屏显信息，并对所述拼接单元和子FPGA模块进行标序；每个所述子FPGA模块均并联至主FPGA模块上，所述主FPGA模块上设有多个视频数据输入口；其中所述子FPGA模块用于获得每个拼接单元的第一屏显信息和第一位置信息；
若该装置的所述主FPGA模块用于根据第一屏显信息判定拼接单元无损坏，则所述主FPGA模块用于根据第一位置信息进行视频画面裁剪，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；
若该装置的所述主FPGA模块用于根据第一屏显信息判定拼接单元有损坏；则所述主FPGA模块用于根据第一位置信息确定损坏拼接单元的第一损坏位置，则所述损坏拼接单元与特定位置上的拼接单元进行替换，所述主FPGA模块通过子FPGA模块获得损坏拼接单元的第二损坏位置；所述主FPGA模块用于根据第二损坏位置获得特定位置系数；所述主FPGA模块用于获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；所述主FPGA模块用于根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示。
该装置的所述拼接单元可以是OLED屏幕，所述OLED屏幕小于10寸。
该装置的所述位置信息包括第一位置信息、第二位置信息、第一损坏位置和第二损坏位置，所述屏显信息包括第一屏显信息和第二屏显信息，所述每个所述子FPGA模块都具备配置的ID信息的，每个所述子FPGA模块的与拼接单元之间的连接口设有位置信息。
该装置的所述主FPGA模块兼容所有数据传输协议接入，所述主FPGA模块和子FPGA模块之间采用固定的HDMI协议进行数据传输，所述子FPGA模块与拼接单元之间的数据传输协议由HDMI协议转化为eDP协议。
该装置的所述主FPGA模块上设有外部输入拼接单元损坏接口。
综上所述，本申请上可以具有如下有益效果：采用主控FPGA和相同功能的子FPGA模块分离，并联级联，从而可以实现：拼接屏幕的可扩展性强，不用二次开发即可快速扩展超大尺寸拼接屏；另外可以通过拔插，拆卸，可以在不影响显示的情况下快速维护；即取下损坏的屏幕单元后，主FPGA模块自动计算，对视频数据进行裁剪和缩放，也可以正常显示，不影响使用。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。本发明的图纸比例为了便于查看，比例进行了不同程度的缩放，本发明的比例对本发明不具有限制作用。
图1为一种基于FPGA屏幕拼接的装置以单行拼接单元组成子FPGA模块的拼接原理图。
图2为一种基于FPGA屏幕拼接的装置以单列拼接单元组成子FPGA模块的拼接原理图。
图3为一种基于FPGA拼接屏幕的装置中拼接单元损坏的一个实施例。
图4为一种基于FPGA的拼接屏幕装置中拼接单元损坏的又一实施例。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面将参考附图来具体介绍本申请的各种非限制性实施例。
如图1介绍了一种基于FPGA屏幕拼接的装置以单行拼接单元组成子FPGA模块的拼接原理图，多个拼接单元呈阵列式布局，单行所述拼接单元连接至子FPGA模块上，每个所述子FPGA模块均并联至主FPGA模块上，本申请的一种基于FPGA屏幕拼接的自适应显示方法应用于主FPGA模块，包括，S100，主FPGA模块通过子FPGA模块获得所有拼接单元的相对应的第一屏显信息和第一位置信息；
S200，主FPGA模块根据子FPGA模块的第一屏显信息判断所有拼接单元是否有损坏，若无损坏拼接单元则进入S210步骤，若有损坏拼接单元则进入S220步骤；
S210,根据第一屏显信息判定拼接单元无损坏，则主FPGA模块根据第一位置信息进行视频画面裁剪，所述视频画面裁剪具体为将一整个画面分割为与所有拼接单元想对应大小的画面，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示，第一裁剪画面与拼接单元的呈阵列式布局对应，即将属于同一行的画面传输至同一个子FPGA模块，然后子FPGA模块将这同一行的画面传输至这一行上的不同拼接单元，采用不同的子FPGA模块进行分开输送，可以保证画面的输送速度和传输质量；
例如，如图3所示，拼接单元形成的整列布局为6x6，当主FPGA模块根据子FPGA-1模块至子FPGA-6模块的内36个拼接单元的第一屏显信息均可播放画面，则主FPGA模块将画面裁剪成6x6形式的第一裁剪画面，然后将第一裁剪画面的第一行画面发送至子FPGA-1模块，第一裁剪画面的第二行画面发送至子FPGA-2模块，直至将第一裁剪画面的第六行画面发送至子FPGA-6模块，然后子FPGA-1模块根据拼接单元的第一位置信息，将第一裁剪画面的第一行画面依次发送至每个拼接单元，依次直到子FPGA-6模块画面发送完成，需要注意的是子FPGA-1模块到子FPGA-6模块发送至拼接单元的画面同时发送。
S220，若根据第一屏显信息判定拼接单元有损坏；则主FPGA模块根据第一位置信息确定损坏拼接单元的第一损坏位置，S221,则通过主FPGA模块发出信号人工将所述损坏拼接单元与特定位置上的拼接单元进行替换，S222,通过子FPGA模块获得损坏拼接单元的第二损坏位置；S223,根据第二损坏位置获得特定位置系数；S224,获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；S225,根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示。
例如，如图4所示，拼接单元形成的整列布局为6x6，若根据第一屏显信息判定拼接单元有损坏；则主FPGA模块根据子FPGA-3模块的第一位置信息确定损坏拼接单元的第一损坏位置为P3-2，S221,则通过主FPGA模块发出信号人工将P3-2位置的拼接单元与特定位置上的拼接单元进行替换，在6x6的拼接屏幕中，特定位置的拼接单元为第1行和第1列、以及第6行和第6列，选取P1-1进行替换；S222,主FPGA模块通过子FPGA-1模块获得损坏拼接单元的第二损坏位置为P1-1；S223,根据第二损坏位置P1-1获得特定位置系数为第一行；S224,获得除具有特定位置系数即第一行的拼接单元外所有拼接单元的第二屏显信息和第二位置信息，即排除了P1-1至P1-6的这第一行的拼接单元，获得P2-1至P6-6这个阵列内所有拼接单元的第二屏显信息和第二位置信息；S225,根据第二位置信息P2-1至P6-6阵列进行视频画面裁剪获得第二裁剪画面，即主FPGA模块将画面裁剪成5x6形式的第二裁剪画面，然后将第二裁剪画面的第一行画面发送至子FPGA-2模块，第一裁剪画面的第二行画面发送至子FPGA-3模块，直至将第一裁剪画面的第五行画面发送至子FPGA-6模块，然后子FPGA-2模块根据拼接单元的第二位置信息，将第一裁剪画面的第一行画面依次发送至每个拼接单元，依次直到子FPGA-6模块画面发送完成，需要注意的是子FPGA-2模块到子FPGA-5模块发送至拼接单元的画面同时发送。
另外如图2介绍了一种基于FPGA屏幕拼接的装置以单列拼接单元组成子FPGA模块的拼接原理图，即子FPGA模块是以单列拼接单元组成的，发送画面以列的形式发送，其它的与以单行拼接单元组成子FPGA模块并无不同。
所述第一位置信息和第二位置信息均有行数和列数组成，所述主FPGA模块获取所有拼接单元位置信息中的最大行数和最大列数，所述特定位置包括具有第一列、第一行、最大行数和最大列数中任一位置的拼接单元，所述特定位置系数是指第一列、第一行、最大行数和最大列数中的任意一种，当损坏拼接单元的第一损坏位置处于特定位置的任一位置，则不进行损坏拼接单元与特定位置上的拼接单元进行替换。
当所述第一损坏位置或第二损坏位置同时具有特定位置系数中的任意两个，则第二位置信息优先排除具有特定位置系数中的行数。
在S221步骤中的特定位置以及拼接单元说明，例如，如图3所示其损坏的位置是P1-1，那么就不需要替换，直接跳到S224，其损坏单元具有特定位置系数第一行和第一列，则第一损坏位置和第二损坏位置重合，其位置系数具有列数和行数，则选取第一行为特定位置系数。
先前判定的所述第一损坏位置具有特定位置系数，则后续再次判定的第二损坏位置优先选择具有先前特定位置系数的拼接单元与损坏拼接单元进行替换。
如果在第一次损坏的是P3-2的替换位置为P1-1，然后第二损坏的是P5-6,则进行替换的特定位置为P1-2至P1-6的任一位置，这样可以保持有效拼接屏幕的最大化。只有当P1-2至P1-6的任一位置均为损坏拼接单元后，才会再次选择特定位置。
根据本申请的又一方面，提供了一种基于FPGA的拼接屏幕的装置，所述装置包括拼接单元、子FPGA模块和主FPGA模块，多个所述拼接单元呈阵列式布局，所述拼接单元用于显示整个视频画面的部分画面；单行或是单列所述拼接单元连接至子FPGA模块上，所述子FPGA模块与每个拼接单元的连接口上均具有位置信息和屏显信息，并对所述拼接单元和子FPGA模块进行标序；每个所述子FPGA模块均并联至主FPGA模块上，所述主FPGA模块上设有多个视频数据输入口；其中所述子FPGA模块用于获得每个拼接单元的第一屏显信息和第一位置信息；
若该装置的所述主FPGA模块用于根据第一屏显信息判定拼接单元无损坏，则所述主FPGA模块用于根据第一位置信息进行视频画面裁剪，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；
若该装置的所述主FPGA模块用于根据第一屏显信息判定拼接单元有损坏；则所述主FPGA模块用于根据第一位置信息确定损坏拼接单元的第一损坏位置，则所述损坏拼接单元与特定位置上的拼接单元进行替换，所述主FPGA模块通过子FPGA模块获得损坏拼接单元的第二损坏位置；所述主FPGA模块用于根据第二损坏位置获得特定位置系数；所述主FPGA模块用于获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；所述主FPGA模块用于根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示。
如图2所示，拼接单元为n×m的阵列布局，子FPGA模块分为子FPGA-1至子FPGA-m，主FPGA模块由子FPGA-1至子FPGA-m并联级联组成。另外通过子FPGA模块分接拼接单元，而主FPGA模块并联级联子FPGA模块可以有效统筹所有的拼接单元，使得该拼接屏幕的装置，理论上具有无限扩充屏幕大小。
主FPGA模块的功能包括：接收外部输入的一路至多路的视频讯号数据和同步信号；根据接入的子FPGA模块的数量，对视频讯号进行裁剪和缩放；与外部的存储器单元进行视频数据的读写交互；控制子FPGA模块的信号同步和视频信号传输；改变子FPGA模块的标序。
子FPGA模块在整个装置中的功能包括：接收主FPGA模块发送的视频画面数据，即第一裁剪画面和第二裁剪画面的数据；根据接入子FPGA模块的拼接单元Pn-m的数量，对视频数据进行裁剪；视频数据传输协议转换，由HDMI转换为eDP协议；负责将接入子FPGA模块的拼接单元信息反馈主FPGA，以便主FPGA模块完成整体视频数据的裁剪与缩放，以确保整个画面显示的正常效果；改变拼接单元的标序。
在该拼接装置中，主FPGA模块的输入可以是一路至多路的视频数据信号，以满足不同应用场景的需求，同时兼容通用的HDMI、VGA等视频协议接口；主FPGA模块和子FPGA模块之间采用固定的HDMI协议进行数据传输，传输速率可以达到10Gbps，从而能够满足4K乃至更高的8K分辨率的视频数据通信要求。在整个装置的保护方案中，只要传输速率能够满足视频数据通信要求，则通信传输协议的保护不限定于本文所列。
本拼接装置的基本方案，采用了具备相同处理功能的子FPGA模块，并联接入主FPGA模块中。那么，扩展更大尺寸屏幕时，仅需要插拔拼接单元连接入子FPGA模块单元即可快速实现，理论上拼接屏幕的尺寸可以不受限制。子FPGA模块与主FPGA模块进行通信，则主FPGA模块可根据接入的子FPGA模块计算得到拼接屏幕的尺寸，从而对视频数据自动进行裁剪和缩放，不用再进行二次开发，即可投放。
该装置的所述拼接单元是OLED屏幕，所述OLED屏幕小于10寸。
该装置的所述位置信息包括第一位置信息、第二位置信息、第一损坏位置和第二损坏位置，所述屏显信息包括第一屏显信息和第二屏显信息，所述每个所述子FPGA模块都具备配置的ID信息的，每个所述子FPGA模块的与拼接单元之间的连接口设有位置信息。
该装置的所述主FPGA模块兼容所有数据传输协议接入，所述主FPGA模块和子FPGA模块之间采用固定的HDMI协议进行数据传输，所述子FPGA模块与拼接单元之间的数据传输协议由HDMI协议转化为eDP协议。
所述主FPGA模块上设有外部输入拼接单元损坏接口。即当拼接单元为物理破损或是裂纹时，通过人工输入拼接单元损坏进行拼接单元替换后，主FPGA模块自动修改可用阵列信息。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (6)

1.一种基于FPGA拼接屏幕的自适应显示方法，其特征在于，多个拼接单元呈阵列式布局，单行或是单列所述拼接单元连接至子FPGA模块上，每个所述子FPGA模块均并联至主FPGA模块上，所述方法应用于主FPGA模块，包括
通过子FPGA模块获得拼接单元的第一屏显信息和第一位置信息；
若根据第一屏显信息判定拼接单元无损坏，则
根据第一位置信息进行视频画面裁剪，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；
若根据第一屏显信息判定拼接单元有损坏；则
根据第一位置信息确定损坏拼接单元的第一损坏位置，则所述损坏拼接单元与特定位置上的拼接单元进行替换，通过子FPGA模块获得损坏拼接单元的第二损坏位置，所述第二损坏位置是损坏拼接单元进行替换后的位置，且位于所述特定位置上；
根据第二损坏位置获得特定位置系数；
获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；
根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示；其中
所述第一位置信息和第二位置信息均有行数和列数组成，所述主FPGA模块获取所有拼接单元位置信息中的最大行数和最大列数，所述特定位置包括具有第一列、第一行、最大行数和最大列数中任一位置的拼接单元，所述特定位置系数是指第一列、第一行、最大行数和最大列数中的任意一种，当损坏拼接单元的第一损坏位置处于特定位置的任一位置，则不进行损坏拼接单元与特定位置上的拼接单元进行替换。
2.根据权利要求1所述的一种基于FPGA拼接屏幕的自适应显示方法，其特征在于，当所述第一损坏位置或第二损坏位置同时具有特定位置系数中的任意两个，则第二位置信息优先排除具有特定位置系数中的行数。
3.根据权利要求1所述的一种基于FPGA拼接屏幕的自适应显示方法，其特征在于，先前判定的所述第一损坏位置具有特定位置系数，则后续再次判定的第二损坏位置优先选择具有先前特定位置系数的拼接单元与损坏拼接单元进行替换。
4.一种基于FPGA拼接屏幕的装置，其特征在于，所述装置包括
拼接单元，多个所述拼接单元呈阵列式布局，所述拼接单元用于显示整个视频画面的部分画面；
子FPGA模块，单行或是单列所述拼接单元连接至子FPGA模块上，所述子FPGA模块与每个拼接单元的连接口上均具有位置信息和屏显信息，并对所述拼接单元和子FPGA模块进行标序；
主FPGA模块，每个所述子FPGA模块均并联至主FPGA模块上，所述主FPGA模块上设有多个视频数据输入口；其中
所述子FPGA模块用于获得每个拼接单元的第一屏显信息和第一位置信息；
若所述主FPGA模块用于根据第一屏显信息判定拼接单元无损坏，则所述主FPGA模块用于根据第一位置信息进行视频画面裁剪，获得第一裁剪画面，所述第一裁剪画面通过子FPGA模块传输至拼接单元上显示；
若所述主FPGA模块用于根据第一屏显信息判定拼接单元有损坏；则所述主FPGA模块用于根据第一位置信息确定损坏拼接单元的第一损坏位置，则所述损坏拼接单元与特定位置上的拼接单元进行替换，所述特定位置包括具有第一列、第一行、最大行数和最大列数中任一位置的拼接单元，所述主FPGA模块通过子FPGA模块获得损坏拼接单元的第二损坏位置，所述第二损坏位置是损坏拼接单元进行替换后的位置，且位于所述特定位置上；所述主FPGA模块用于根据第二损坏位置获得特定位置系数；所述特定位置系数是指第一列、第一行、最大行数和最大列数中的任意一种，所述主FPGA模块用于获得除具有特定位置系数拼接单元外所有拼接单元的第二屏显信息和第二位置信息；所述主FPGA模块用于根据第二位置信息进行视频画面裁剪获得第二裁剪画面，所述第二裁剪画面通过子FPGA模块传输至具有第二位置信息的拼接单元上显示，其中所述位置信息包括第一位置信息、第二位置信息、第一损坏位置和第二损坏位置，所述屏显信息包括第一屏显信息和第二屏显信息。
5.根据权利要求4所述的一种基于FPGA拼接屏幕的装置，其特征在于，所述主FPGA模块兼容所有数据传输协议接入，所述主FPGA模块和子FPGA模块之间采用固定的HDMI协议进行数据传输，所述子FPGA模块与拼接单元之间的数据传输协议由HDMI协议转化为eDP协议。
6.根据权利要求5所述的一种基于FPGA拼接屏幕的装置，其特征在于，所述主FPGA模块上设有外部输入拼接单元损坏接口。
CN202110273017.4A 2021-03-14 2021-03-14 一种基于fpga拼接屏幕的装置及其自适应显示方法 Active CN113038038B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110273017.4A CN113038038B (zh) 2021-03-14 2021-03-14 一种基于fpga拼接屏幕的装置及其自适应显示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110273017.4A CN113038038B (zh) 2021-03-14 2021-03-14 一种基于fpga拼接屏幕的装置及其自适应显示方法

Publications (2)

Publication Number Publication Date
CN113038038A CN113038038A (zh) 2021-06-25
CN113038038B true CN113038038B (zh) 2023-04-11

Family

ID=76468778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110273017.4A Active CN113038038B (zh) 2021-03-14 2021-03-14 一种基于fpga拼接屏幕的装置及其自适应显示方法

Country Status (1)

Country Link
CN (1) CN113038038B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315930A (zh) * 2021-07-28 2021-08-27 广州朗国电子科技股份有限公司 一种拼接屏的图像显示方法、设备、介质及系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221259A (zh) * 2017-06-30 2017-09-29 成都成电光信科技股份有限公司 一种球形显示器及显示方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104156193B (zh) * 2014-08-27 2017-08-04 三星电子（中国）研发中心 拼接墙系统及其容错处理方法
CN104598181B (zh) * 2014-12-24 2019-07-26 联想(北京)有限公司 一种信息处理方法及电子设备
CN105824593B (zh) * 2016-03-09 2018-11-13 京东方科技集团股份有限公司 拼接屏显示系统及拼接显示方法
CN109656505B (zh) * 2018-12-12 2022-11-01 北京时代奥视科技有限公司 拼接屏幕控制系统及方法
CN112258998A (zh) * 2020-11-05 2021-01-22 广州朗国电子科技有限公司 屏幕拼接识别方法、拼接屏系统及拼接屏的拼接结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221259A (zh) * 2017-06-30 2017-09-29 成都成电光信科技股份有限公司 一种球形显示器及显示方法

Also Published As

Publication number Publication date
CN113038038A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
CN104216671B (zh) 一种在多套拼接显示屏上实现同步协同显示的方法
USRE40741E1 (en) System and method for synchronization of video display outputs from multiple PC graphics subsystems
CN101615108B (zh) 多屏拼接装置及其多屏拼接方法
CN102857738A (zh) 多屏控制的图像显示系统、方法及多屏控制装置
WO2010074582A1 (en) Method, device and a computer program for processing images in a conference between a plurality of video conferencing terminals
CN106993150B (zh) 一种兼容超高清视频输入的视频图像处理系统及方法
CN106537868A (zh) 用于动态视听功能交换的方法及装置
CN103618869B (zh) 多画面视频拼接方法及装置
CN101986702A (zh) 适用于dlp多屏拼接显示墙的网络视频监控的处理方法
KR100922116B1 (ko) 멀티 디스플레이 장치 통합 시스템 및 그 방법
CN113038038B (zh) 一种基于fpga拼接屏幕的装置及其自适应显示方法
CN107872627B (zh) 视讯矩阵控制设备
CN102223490B (zh) 一种支持同步切换的数字交换矩阵和数字图像的同步切换方法
CN204681493U (zh) 一种4k多屏拼接处理器
CN201477830U (zh) 分布式大屏控制器级联装置
WO2011062319A1 (ko) 초고화질 영상을 위한 실시간 입출력 모듈 시스템
JP5940890B2 (ja) 映像信号処理装置、映像表示装置及び電子機器
CN107529024A (zh) 多功能图像视频切换板
CN101986707A (zh) 可支持显示墙输出的解码器系统及方法
CN104182193B (zh) 一种高清大屏幕显示方法、系统及大屏工作站
CN103685983B (zh) 一种上位机、环通拼接模块、视频信号传输方法和系统
CN102073469A (zh) 一种基于多桌面系统的图片显示方法
CN206993217U (zh) 一种基于智能终端的显示系统
CN210804380U (zh) 一种拼接大屏全冗余图像处理系统
CN112218000B (zh) 多画面监视方法、装置和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230324

Address after: 450000 No. 68, floor 9, unit 3, building 2, yard 82, Wenhua Road, Jinshui District, Zhengzhou City, Henan Province

Applicant after: ZHENGZHOU HUASHANG TECHNOLOGY Co.,Ltd.

Address before: No.16, 8th floor, unit 1, building 2, No.1 section 1, Huayang Huafu Avenue, Tianfu New District, Chengdu, Sichuan 610000

Applicant before: Chengdu August workshop Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant