CN113014248A - 一种超小面积温度传感器 - Google Patents

一种超小面积温度传感器 Download PDF

Info

Publication number
CN113014248A
CN113014248A CN202110215718.2A CN202110215718A CN113014248A CN 113014248 A CN113014248 A CN 113014248A CN 202110215718 A CN202110215718 A CN 202110215718A CN 113014248 A CN113014248 A CN 113014248A
Authority
CN
China
Prior art keywords
nmos transistor
controllable switch
filter
order integrator
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110215718.2A
Other languages
English (en)
Other versions
CN113014248B (zh
Inventor
殷允金
黄康琪
蔡志匡
王子轩
郭宇锋
刘璐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Posts and Telecommunications
Original Assignee
Nanjing University of Posts and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Posts and Telecommunications filed Critical Nanjing University of Posts and Telecommunications
Priority to CN202110215718.2A priority Critical patent/CN113014248B/zh
Publication of CN113014248A publication Critical patent/CN113014248A/zh
Application granted granted Critical
Publication of CN113014248B publication Critical patent/CN113014248B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种超小面积温度传感器，包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器；其中，RC滤波器的VP输出端与二阶积分器的VP输入端连接，RC滤波器的VN输出端与二阶积分器的VN输入端连接；二阶积分器的输出端连接压控振荡器的输入端；所述压控振荡器的输出端分别连接计数器的输入端、相位产生器的输入端；所述相位产生器的输出端连接RC滤波器、二阶积分器，相位产生器产生三个反馈控制信号，复位信号ΦRST和充放电信号ΦDCHG接入RC滤波器，积分信号ΦINT接入二阶积分器。本发明在保证超小面积的情况下，获得了更优的分辨率FoM，解决了传统FLL中过零检测器和电荷泵引起的噪声和精度问题。

Description

一种超小面积温度传感器
技术领域
本发明属于集成电路领域，具体涉及一种超小面积温度传感器。
背景技术
当今的微处理器和DRAM包含数十亿个工作在千兆赫兹时钟速度的晶体管。由于这种大芯片的自发热会严重降低其性能，因此热管理是关键的设计考虑因素。片上温度传感器提供有关热梯度和热点的局部温度信息，从而防止过热并提高可靠性。由于在设计阶段很难预测热点的确切位置，因此传感器应尽可能密集地分布。因此，它们面积必须尽可能小(<0.01mm2)而且要同时具有低功耗和高能效。此外，由于它们必须快速地跟踪片上温度变化，因此它们的转换时间应约为1ms或更短。
与BJT同类产品相比，基于电阻器的温度传感器在能效和分辨率方面可以实现卓越的性能。其中，基于Wien-Bridge(WB)和Wheatstone-Bridge(WhB)的体系结构最为流行。他们采用集成电阻作为传感器，并使用高分辨率ΔΣ模数转换器(ADC)读出与温度相关的电压/电流/相移。传感器的高增益结合ΔΣADC的小量化误差，使这些架构在分辨率FoM(20至100fJ·K2)方面是最好的。但是，高分辨率ΔΣADC占用的面积较大(>0.1mm2)。近年来提出了一种基于锁频环(FLL)的读出方案，使用多相滤波器(PPF)作为传感器。与WB滤波器相比，PPF提供更高的频率至相位增益和更大的电压摆幅，从而可以用更简单的过零检测器(ZCD)代替以前工作的同步鉴相器，以解决面积问题和高频时钟要求。虽然大大减小了面积(<0.01mm2)，但传统FLL前端电路，特别是过零检测器(ZCD)和电荷泵(CP)，极大地限制了噪声和精度性能，从而导致了差的分辨率FoM。
发明内容
发明目的：本发明的目的在于提供一种在保持超小面积的同时，具有出色的分辨率FoM并且不需要高频外部时钟的超小面积温度传感器。
技术方案：本发明包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器；其中，所述RC滤波器的VP输出端与二阶积分器的VP输入端连接，RC滤波器的VN输出端与二阶积分器的VN输入端连接；所述二阶积分器的输出端连接压控振荡器的输入端；所述压控振荡器的输出端分别连接计数器的输入端、相位产生器的输入端；所述相位产生器的输出端连接RC滤波器、二阶积分器，相位产生器产生三个反馈控制信号，复位信号ΦRST和充放电信号ΦDCHG接入RC滤波器，积分信号ΦINT接入二阶积分器。
所述RC滤波器的第四可控开关S4一端作为RC滤波器的VN输出端，并与第一电容C1上极板、第一热敏电阻R1一端连接；所述第一热敏电阻R1的另一端接第一可控开关S1一端，第一可控开关S1另一端接电源VDD；所述第三可控开关S3一端作为RC滤波器的VP输出端，并与第二电容C2上极板、第二热敏电阻R2一端连接；所述第二热敏电阻R2另一端连接第二可控开关S2一端，第二可控开关S2的另一端接地。
所述相位产生器产生的复位信号ΦRST控制第三可控开关S3和第四可控开关S4；所述相位产生器产生的充放电信号ΦDCHG控制第一可控开关S1和第二可控开关S2。
所述二阶积分器中第一NMOS晶体管MN1的栅极连接差分电路的VP输入端，第二NMOS晶体管MN2的栅极连接差分电路的VN输入端；所述第一NMOS晶体管MN1的源极与第二NMOS晶体管MN2的源极、第四NMOS晶体管MN4的漏极相连接；所述第一NOS晶体管MN1的漏极与第一PMOS晶体管MP1的漏极和栅极、第二PMOS晶体管MP2的栅极相连接；所述第二NMOS晶体管MN2的漏极与第二PMOS晶体管MP2的漏极、第五可控开关S5的一端连接。
所述相位产生器产生的积分信号ΦINT控制二阶积分器的第五可控开关S5。
所述二阶积分器中第一电流源IB的一端连接电源VDD，第一电流源IB另一端连接第三NMOS晶体管MN3的漏极；所述第三NMOS晶体管MN3的栅极和漏极连接后，再与第四NMOS晶体管MN4的栅极、第五NMOS晶体管MN5的栅极相连接；所述第五NMOS晶体管MN5的漏极与二阶积分器的VCTRL输出端、第一密勒电容CINT的下极板、第三PMOS晶体管MP3的漏极相连接；所述第一密勒电容CINT的上极板与第五可控开关S5的另一端、第三PMOS晶体管MP3的栅极相连接。
所述第一PMOS晶体管MP1的源极、第二PMOS晶体管MP2、第三PMOS晶体管MP3的源极共同接电源VDD；所述第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5的源极接地。
所述压控振荡器包括多组结构相同的延迟单元，通过彼此相互串联成环组成。
所述压控振荡器中第一组延迟单元的VOUT输出端连接下一组延迟单元的VIN输入端，最后一组延迟单元的VOUT输出端与第一组延迟单元的VIN输入端、压控振荡器的FOUT输出端相连接。
所述延迟单元包括第六NMOS晶体管MN6、第七NMOS晶体管MN7、第四PMOS晶体管MP4；所述第六NMOS晶体管MN6的栅极、第四PMOS晶体管MP4的栅极与延迟单元的VIN输入端相连接；所述第七NMOS晶体管MN7的栅极、第六NMOS晶体管MN6的漏极、第四PMOS晶体管MP4的漏极与延迟单元的VOUT输出端相连接；所述第七NMOS晶体管MN7的源极和漏极相连接后，与压控振荡器的VCTRL输入端相连接。
有益效果：本发明与现有技术相比，其有益效果在于：采用RC滤波器作为感温元件，以及基于低噪声紧凑型模拟电压域锁频环作为读出电路。利用锁频环(FLL)的原理，将压控振荡器(VCO)的周期锁定为RC时间常数，电阻采用热敏电阻，电容与温度无关，因此使得VCO输出周期(TVCO)与温度成正比，最后通过计数器读出VCO频率，从而获得温度的数字化表示；在保证超小面积的情况下，获得了更优的分辨率FoM，解决了传统FLL中过零检测器(ZCD)和电荷泵(CP)引起的噪声和精度问题。
附图说明
图1为本发明的主体电路框图；
图2为图1中RC滤波器的电路结构示意图；
图3为图1中二阶积分器的电路结构示意图；
图4为图1中压控振荡器的电路结构示意图；
图5为压控振荡器中单个延迟单元的电路结构示意图。
具体实施方式
下面结合具体实施方式和说明书附图对本发明做进一步详细描述。
如图1所示，本发明包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器。其中，RC滤波器的VP输出端与二阶积分器的VP输入端连接，RC滤波器的VN输出端与二阶积分器的VN输入端连接；二阶积分器的VCTRL输出端连接压控振荡器的VCTRL输入端；压控振荡器的FOUT输出端分别连接计数器的输入端、相位产生器的输入端；相位产生器的输出端连接RC滤波器、二阶积分器，相位产生器产生三个反馈控制信号，复位信号ΦRST和充放电信号ΦDCHG接入RC滤波器，积分信号ΦINT接入二阶积分器；计数器输出端为数字输出DOUT。
如图2所示，RC滤波器包括第一热敏电阻R1、第二热敏电阻R2、第一电容C1、第二电容C2、第一可控开关S1、第二可控开关S2、第三可控开关S3和第四可控开关S4。其中：第四可控开关S4一端作为RC滤波器的VN输出端，并与第一电容C1的上极板、第一热敏电阻R1的一端相连接；第四可控开关S4的另一端接地；第一电容C1的下极板接地；第一热敏电阻R1的另一端接第一可控开关S1的一端；第一可控开关S1的另一端接电源VDD；第三可控开关S3的一端作为RC滤波器的VP输出端，并与第二电容C2的上极板、第二热敏电阻R2的一端相连接；第三可控开关S3的另一端接电源VDD；第二电容C2的下极板接地；第二热敏电阻R2的另一端接第二可控开关S2的一端；第二可控开关S2的另一端接地。反馈复位信号ΦRST控制第三可控开关S3和第四可控开关S4；反馈充放电信号ΦDCHG；控制第一可控开关S1和第二可控开关S2。
如图3所示，二阶积分器包括第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第三PMOS晶体管MP3、第一密勒电容CINT、第五可控开关S5、第一电流源IB。其中：差分电路的VP输入端接第一NMOS晶体管MN1的栅极；差分电路的VN输入端接第二NMOS晶体管MN2的栅极；第一NMOS晶体管MN1的源极与第二NMOS晶体管MN2的源极、第四NMOS晶体管MN4的漏极相连接；第四NMOS晶体管MN4的源极接地；第一NMOS晶体管的MN1漏极与第一PMOS晶体管MP1的漏极和栅极、第二PMOS晶体管MP2的栅极相连接；第二NMOS晶体管MN2的漏极与第二PMOS晶体管MP2的漏极、第五可控开关S5的一端相连接；第一PMOS晶体管MP1的源极、第二PMOS晶体管MP2的源极共同接电源VDD。
第一电流源IB的一端接电源VDD，另一端接第三NMOS晶体管MN3的漏极；第三NMOS晶体管MN3的源极接地；第三NMOS晶体管MN3的栅极和漏极相连接后，并与第四NMOS晶体管MN4的栅极、第五NMOS晶体管MN5的栅极相连接；第四NMOS晶体管MN4、第五NMOS晶体管MN5的源极接地；第五NMOS晶体管MN5的漏极与二阶积分器的VCTRL输出端、第一密勒电容CINT的下极板、第三PMOS晶体管MP3的漏极相连接；第一密勒电容CINT的上极板与第五可控开关S5的另一端、第三PMOS晶体管MP3的栅极相连接；第三PMOS晶体管MP3的源极接电源VDD。反馈积分信号ΦINT控制第五可控开关S5。
如图4和图5所示，压控振荡器包括五组结构相同的延迟单元，通过彼此相互串联成环组成。各组延迟单元分别包括第六NMOS晶体管MN6、第七NMOS晶体管MN7、第四PMOS晶体管MP4。第六NMOS晶体管MN6的源极接地；第六NMOS晶体管MN6的栅极、第四PMOS晶体管MP4的栅极与延迟单元的VIN输入端相连接；第四PMOS晶体管MP4的源极接电源VDD；第七NMOS晶体管MN7的栅极、第六NMOS晶体管MN6的漏极、第四PMOS晶体管MP4的漏极与延迟单元的VOUT输出端相连接；第七NMOS晶体管MN7的源极和漏极相连接后，与压控振荡器的VCTRL输入端相连接；第一组延迟单元的VOUT输出端接下一组延迟单元的VIN输入端，最后一组延迟单元的VOUT输出端与第一组延迟单元的VIN输入端、压控振荡器的FOUT输出端相连接。
模拟电压域锁频环，通过复位信号ΦRST，电容C1和C2分别复位为GND和VDD；接着通过充放电信号ΦDCHG，C1和C2分别通过电阻R1和R2充电及放电；若R1＝R2＝R,C1＝C2＝C,则充放电结束后，C1和C2两端的电压差可以写成：
Figure BDA0002953680230000051
通过积分信号ΦINT，VE进行积分，使所得电压VCTRL驱动压控振荡器(VCO)负载端的MOS变容二极管来调节VCO的周期，使其在稳定阶段，VE为零，则TVCO＝0.7RC,从而VCO的周期与温度成正比。最后通过计数器读出VCO的频率，获得数字输出。与使用过零检测器(ZCD)和电荷泵(CP)的传统锁频环相比，提出的模拟电压域锁频环具有较低的噪声，有助于显著改善分辨率FoM。

Claims (10)

1.一种超小面积温度传感器，其特征在于：包括RC滤波器、二阶积分器、压控振荡器、相位产生器和计数器；其中，所述RC滤波器的VP输出端与二阶积分器的VP输入端连接，RC滤波器的VN输出端与二阶积分器的VN输入端连接；所述二阶积分器的输出端连接压控振荡器的输入端；所述压控振荡器的输出端分别连接计数器的输入端、相位产生器的输入端；所述相位产生器的输出端连接RC滤波器、二阶积分器，相位产生器产生三个反馈控制信号，复位信号ΦRST和充放电信号ΦDCHG接入RC滤波器，积分信号ΦINT接入二阶积分器。
2.根据权利要求1所述的超小面积温度传感器，其特征在于：所述RC滤波器的第四可控开关S4一端作为RC滤波器的VN输出端，并与第一电容C1上极板、第一热敏电阻R1一端连接；所述第一热敏电阻R1的另一端接第一可控开关S1一端，第一可控开关S1另一端接电源VDD；
所述第三可控开关S3一端作为RC滤波器的VP输出端，并与第二电容C2上极板、第二热敏电阻R2一端连接；所述第二热敏电阻R2另一端连接第二可控开关S2一端，第二可控开关S2的另一端接地。
3.根据权利要求2所述的超小面积温度传感器，其特征在于：所述相位产生器产生的复位信号ΦRST控制第三可控开关S3和第四可控开关S4；所述相位产生器产生的充放电信号ΦDCHG控制第一可控开关S1和第二可控开关S2。
4.根据权利要求1所述的超小面积温度传感器，其特征在于：所述二阶积分器中第一NMOS晶体管MN1的栅极连接差分电路的VP输入端，第二NMOS晶体管MN2的栅极连接差分电路的VN输入端；所述第一NMOS晶体管MN1的源极与第二NMOS晶体管MN2的源极、第四NMOS晶体管MN4的漏极相连接；
所述第一NOS晶体管MN1的漏极与第一PMOS晶体管MP1的漏极和栅极、第二PMOS晶体管MP2的栅极相连接；
所述第二NMOS晶体管MN2的漏极与第二PMOS晶体管MP2的漏极、第五可控开关S5的一端连接。
5.根据权利要求4所述的超小面积温度传感器，其特征在于：所述相位产生器产生的积分信号ΦINT控制二阶积分器的第五可控开关S5。
6.根据权利要求4所述的超小面积温度传感器，其特征在于：所述二阶积分器中第一电流源IB的一端连接电源VDD，第一电流源IB另一端连接第三NMOS晶体管MN3的漏极；所述第三NMOS晶体管MN3的栅极和漏极连接后，再与第四NMOS晶体管MN4的栅极、第五NMOS晶体管MN5的栅极相连接；
所述第五NMOS晶体管MN5的漏极与二阶积分器的VCTRL输出端、第一密勒电容CINT的下极板、第三PMOS晶体管MP3的漏极相连接；
所述第一密勒电容CINT的上极板与第五可控开关S5的另一端、第三PMOS晶体管MP3的栅极相连接。
7.根据权利要求6所述的超小面积温度传感器，其特征在于：所述第一PMOS晶体管MP1的源极、第二PMOS晶体管MP2、第三PMOS晶体管MP3的源极共同接电源VDD；
所述第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5的源极接地。
8.根据权利要求1所述的超小面积温度传感器，其特征在于：所述压控振荡器包括多组结构相同的延迟单元，通过彼此相互串联成环组成。
9.根据权利要求8所述的超小面积温度传感器，其特征在于：所述压控振荡器中第一组延迟单元的VOUT输出端连接下一组延迟单元的VIN输入端，最后一组延迟单元的VOUT输出端与第一组延迟单元的VIN输入端、压控振荡器的FOUT输出端相连接。
10.根据权利要求9所述的超小面积温度传感器，其特征在于：所述延迟单元包括第六NMOS晶体管MN6、第七NMOS晶体管MN7、第四PMOS晶体管MP4；所述第六NMOS晶体管MN6的栅极、第四PMOS晶体管MP4的栅极与延迟单元的VIN输入端相连接；
所述第七NMOS晶体管MN7的栅极、第六NMOS晶体管MN6的漏极、第四PMOS晶体管MP4的漏极与延迟单元的VOUT输出端相连接；
所述第七NMOS晶体管MN7的源极和漏极相连接后，与压控振荡器的VCTRL输入端相连接。
CN202110215718.2A 2021-02-26 2021-02-26 一种超小面积温度传感器 Active CN113014248B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110215718.2A CN113014248B (zh) 2021-02-26 2021-02-26 一种超小面积温度传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110215718.2A CN113014248B (zh) 2021-02-26 2021-02-26 一种超小面积温度传感器

Publications (2)

Publication Number Publication Date
CN113014248A true CN113014248A (zh) 2021-06-22
CN113014248B CN113014248B (zh) 2022-10-14

Family

ID=76386320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110215718.2A Active CN113014248B (zh) 2021-02-26 2021-02-26 一种超小面积温度传感器

Country Status (1)

Country Link
CN (1) CN113014248B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN111307314A (zh) * 2020-05-12 2020-06-19 杭州优智联科技有限公司 一种用于检测半导体芯片温度的电路及方法
CN111642140A (zh) * 2019-01-02 2020-09-08 京东方科技集团股份有限公司 测量装置及测量方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104993817A (zh) * 2015-08-12 2015-10-21 电子科技大学 一种用于电荷泵锁相环的快速启动电路
CN111642140A (zh) * 2019-01-02 2020-09-08 京东方科技集团股份有限公司 测量装置及测量方法
CN111307314A (zh) * 2020-05-12 2020-06-19 杭州优智联科技有限公司 一种用于检测半导体芯片温度的电路及方法

Also Published As

Publication number Publication date
CN113014248B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
TWI304293B (en) Duty cycle corrector circuit with widely operating range
Song et al. An ultralow power time-domain temperature sensor with time-domain delta–sigma TDC
Pelzers et al. A 2.18-pJ/conversion, 1656-μm² Temperature Sensor With a 0.61-pJ· K² FoM and 52-pW Stand-By Power
EP3402077A1 (en) Oscillator based sensor interface circuit
Choi et al. A 0.53 pJK 2 7000μm 2 resistor-based temperature sensor with an inaccuracy of±0.35° C (3σ) in 65nm CMOS
Bui et al. Design of a high-speed differential frequency-to-voltage converter and its application in a 5-GHz frequency-locked loop
Truesdell et al. A 0.5-V 560-kHz 18.8-fJ/cycle on-chip oscillator with 96.1-ppm/° C steady-state stability using a duty-cycled digital frequency-locked loop
CN113014248B (zh) 一种超小面积温度传感器
Shi et al. A 0.4-V 0.0294-mm 2 Resistor-Based Temperature Sensor Achieving±0.24° C p2p Inaccuracy From40° C to 125° C and 385 fJ· K 2 Resolution FoM in 65-nm CMOS
Waltari et al. A 10-bit 220-MSample/s CMOS sample-and-hold circuit
Van Rethy et al. A low-power and low-voltage BBPLL-based sensor interface in 130nm CMOS for wireless sensor networks
Abolhasani et al. Fast‐locking PLL based on a novel PFD‐CP structure and reconfigurable loop filter
Sundaresan et al. A 7-MHz process, temperature and supply compensated clock oscillator in 0.25/spl mu/m CMOS
Zhao et al. A 12-bit 260-MS/s pipelined-SAR ADC with ring-TDC-based fine quantizer for automatic cross-domain scale alignment
Ni et al. A 13-bit 312.5-MS/s pipelined SAR ADC with open-loop integrator-based residue amplifier and gain-stabilized integration time generation
Kwon et al. A 0.4-mW, 4.7-ps Resolution Single-Loop $\Delta\Sigma $ TDC Using a Half-Delay Time Integrator
Jin et al. A dual-loop phase locked loop with frequency to voltage converter
CN113162613A (zh) 一种应用于图像传感器锁相环的线性相位误差比较器
Park et al. A counter based ADC non-linearity measurement circuit and its application to reliability testing
TWI797839B (zh) 帶有改進穩定性的功率及面積有效數位時延轉換器以及其操作方法
Rezvanyvardom et al. A new approach for pipeline time to digital converters based on analog interpolation and voltage amplification
Deng et al. P‐1.10: A VCO‐Based ADC design Using N‐Type Oxide TFTs
Yang et al. A 25 MHz crystal less clock generator with background calibration against process and temperature variation
Wang The Low Power Interface Circuits for Energy Constrained Sensing Applications
US20230275508A1 (en) Hardware and methods for voltage and current sensing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant