CN113014093B - 一种两相位dcdc转换器 - Google Patents

一种两相位dcdc转换器 Download PDF

Info

Publication number
CN113014093B
CN113014093B CN201911322838.1A CN201911322838A CN113014093B CN 113014093 B CN113014093 B CN 113014093B CN 201911322838 A CN201911322838 A CN 201911322838A CN 113014093 B CN113014093 B CN 113014093B
Authority
CN
China
Prior art keywords
terminal
pmos transistor
output
drain
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911322838.1A
Other languages
English (en)
Other versions
CN113014093A (zh
Inventor
于翔
许晶
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911322838.1A priority Critical patent/CN113014093B/zh
Publication of CN113014093A publication Critical patent/CN113014093A/zh
Application granted granted Critical
Publication of CN113014093B publication Critical patent/CN113014093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一种两相位DCDC转换器，通过设置主转换器和辅转换器的组合，能够在重载时以相位差180度的两相位控制方式交替控制主转换器和辅转换器协同工作以减小电感功率消耗，而在轻载时只有主转换器独自工作以降低开关损耗，从而有利于既能够满足负载电流较大的场景下仍然使用小尺寸电感的需求，又能够使全负载范围效率得以提高。

Description

一种两相位DCDC转换器
技术领域
本发明涉及DCDC转换技术，特别是一种两相位DCDC转换器，通过设置主转换器和辅转换器的组合，能够在重载时以相位差180度的两相位控制方式交替控制主转换器和辅转换器协同工作以减小电感功率消耗，而在轻载时只有主转换器独自工作以降低开关损耗，从而有利于既能够满足负载电流较大的场景下仍然使用小尺寸电感的需求，又能够使全负载范围效率得以提高。
背景技术
DCDC转换器为整个系统中的各个电路供电。DC(Direct Current)指直流电，DCDC(也记作DC-DC,direct current-direct current)指改变直流参数的直流到直流的变换。DCDC转换器(Direct current-Direct current converter)一般包括控制芯片，晶体管，电阻，以及储能电感线圈、电容器等。DCDC转换器的电压调制方式有PWM脉冲宽度调制方式，PFM脉冲频率调制方式，PWM/PFM转换调制方式等。当DCDC转换器的负载电流较大时，电感上流过的电流也很大，如果使用小尺寸的电感，则电感上的功率损耗就很大，使得转换效率大大降低。因此，现有技术中适用于较大负载电流的DCDC转换器往往采用大尺寸、直流电阻小的电感。这就带来了一个问题，对于负载电流较大的场景下仍然使用小尺寸电感的需求没法得到满足。本发明人认为，如果通过设置主转换器和辅转换器的组合，并能够在重载时以相位差180度的两相位控制方式交替控制主转换器和辅转换器协同工作以减小电感功率消耗，而在轻载时只有主转换器独自工作以降低开关损耗，则有利于既能够满足负载电流较大的场景下仍然使用小尺寸电感的需求，又能够使全负载范围效率得以提高。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种两相位DCDC转换器，通过设置主转换器和辅转换器的组合，能够在重载时以相位差180度的两相位控制方式交替控制主转换器和辅转换器协同工作以减小电感功率消耗，而在轻载时只有主转换器独自工作以降低开关损耗，从而有利于既能够满足负载电流较大的场景下仍然使用小尺寸电感的需求，又能够使全负载范围效率得以提高。
本发明技术方案如下：
一种两相位DCDC转换器，其特征在于，包括主转换器和辅转换器，所述主转换器通过第一时钟信号控制第一主功率管的开启，所述辅转换器通过第二时钟信号控制第二辅功率管的开启，所述第一时钟信号与所述第二时钟信号之间的相位差为180度。
所述第一主功率管为第一PMOS管，所述主转换器包括第一控制逻辑驱动电路、第一电感、第一电流采样放大器、第三NMOS管和所述第一PMOS管，所述第一PMOS管的源极分别连接输入电压端和所述第一电流采样放大器的第一输入端，所述第一PMOS管的漏极分别连接所述第一电流采样放大器的第二输入端、所述第三NMOS管的漏极、并通过所述第一电感连接接地端，所述第三NMOS管的源极连接输出电压端，所述第一PMOS管的栅极连接所述第一控制逻辑驱动电路的第一输出端，所述第三NMOS管的栅极连接所述第一控制逻辑驱动电路的第二输出端，所述第一控制逻辑驱动电路具有所述第一时钟信号接入端和第一采样比较输出信号接入端。
所述第二辅功率管为第二PMOS管，所述辅转换器包括第二控制逻辑驱动电路、第二电感、第二电流采样放大器、第四NMOS管和所述第二PMOS管，所述第二PMOS管的源极分别连接输入电压端和所述第二电流采样放大器的第一输入端，所述第二PMOS管的漏极分别连接所述第二电流采样放大器的第二输入端、所述第四NMOS管的漏极、并通过所述第二电感连接接地端，所述第四NMOS管的源极连接输出电压端，所述第二PMOS管的栅极连接所述第二控制逻辑驱动电路的第一输出端，所述第四NMOS管的栅极连接所述第二控制逻辑驱动电路的第二输出端，所述第二控制逻辑驱动电路具有所述第二时钟信号接入端和第二采样比较输出信号接入端。
所述第一电流采样放大器的输出端连接第一PWM比较器的正向输入端，所述第一PWM比较器的输出端连接所述第一采样比较输出信号接入端，所述第一PWM比较器的负向输入端连接第三误差放大器的误差输出信号端。
所述第二电流采样放大器的输出端连接第二PWM比较器的正向输入端，所述第二PWM比较器的输出端连接所述第二采样比较输出信号接入端，所述第二PWM比较器的负向输入端连接第三误差放大器的误差输出信号端，所述第二PWM比较器的第三输入端连接第三迟滞比较器的输出端，所述第三迟滞比较器的正向输入端连接所述第三误差放大器的误差输出信号端，所述第三迟滞比较器的负向输入端连接迟滞参考电压端。
所述第三误差放大器的正向输入端连接接地端，所述第三误差放大器的负向输入端连接电阻分压电路的中间节点，所述中间节点通过第一电阻连接参考电压端，所述中间节点通过第二电阻连接输出电压端。
所述第二PWM比较器包括源极均连接输入电压端的第五PMOS管、第六PMOS管和第七PMOS管，所述第六PMOS管的栅极和第七PMOS管的栅极均连接栅极偏置电压端，所述第七PMOS管的漏极与第十四NMOS管的漏极互连后连接所述第二PWM比较器的输出端，所述第十四NMOS管的源极连接接地端，所述第五PMOS管的漏极通过第一电流源连接斜坡电压节点，所述斜坡电压节点通过第一电容连接接地端，所述斜坡电压节点通过第二电流源连接第十一NMOS管的漏极，所述第十一NMOS管的源极连接接地端，所述第十一NMOS管与所述第五PMOS管栅极互连后连接反相器的输出端，所述反相器的输入端为所述第二PWM比较器的第三输入端，所述斜坡电压节点连接第八PMOS管的栅极，所述第八PMOS管的漏极分别连接第九PMOS管的漏极、第十二NMOS管的漏极和栅极以及第十三NMOS管的栅极，所述第十二NMOS管的源极和所述第十三NMOS管的源极均连接接地端，所述第十三NMOS管的漏极分别连接所述第十四NMOS管的栅极和第十PMOS管的漏极，所述第八PMOS管、第九PMOS管和第十PMOS管源极互连后连接所述第六PMOS管的漏极，所述第十PMOS管的栅极为所述第二PWM比较器的正向输入端，所述第九PMOS管的栅极为所述第二PWM比较器的负向输入端。
本发明技术效果如下：本发明一种两相位DCDC转换器，采用两相位控制方式，主转换器和辅转换器的功率管开启和关闭的相位差180度，在重载时，两相主辅转换器均工作，电感上的电流为只有一相DCDC转换器工作时的一半，电感上功率消耗减小，效率高；在轻载时，只有主转换器工作，辅转换器关闭，降低了开关损耗，效率高；在轻载和重载之间转换时，辅转换器缓慢启动和缓慢关闭，保证输出电压过冲和欠冲很小。
本发明的特点：针对负载电流较大的场景仍可使用小尺寸电感，全负载范围效率高。
附图说明
图1是实施本发明一种两相位DCDC转换器的电路结构示意图。DC＝DirectCurrent。DCDC转换器是指将一个直流电压转换为其他直流电压的电路(Direct current-Direct current converter)。图1中包括主转换器inverting1和辅转换器inverting2，第一时钟信号CLK1与第二时钟信号CLK2的相位差为180度，CLK1用于开启第一功率管M1，CLK2用于开启第二功率管M2。图1中的第二PWM比较器C2(PWM Comparater 2，PWM＝Pulse WidthModulation，脉冲宽度调制)具有三个输入端，其正向输入端(+)输入第二采样信号Vsen2(Vsense 2，来自第二电流采样放大器A2，current sense amplifier 2)，其负向输入端输入误差放大器A3(Error Amplifier)的误差输出信号EAOUT，第三输入端(斜坡电压节点Vramp，见图2)输入第三迟滞比较器C3(Hysteresis Comparater)的输出信号ENP2。
图2是图1中第二PWM比较器C2的内部电路结构示意图。第二PWM比较器C2(PWMComparater 2，PWM＝Pulse Width Modulation，脉冲宽度调制)的三个输入端分别是Vsen2，Vramp，和EAOUT，一个输出端为OFF2。
附图标记列示如下：inverting1-第一相位转换器或主转换器；inverting2-第二相位转换器或辅转换器；VIN-输入电压端或或输入电压；VOUT-输出电压端或输出电压；GND-接地端；Vref-参考电压端或参考电压；CLK1-第一时钟信号(用于开启M1)；CLK2-第二时钟信号(用于开启M2)；OFF1-第一采样比较输出信号(用于关闭M1和打开M3)；OFF2-第二采样比较输出信号(用于关闭M2和打开M4)；Vsen1-第一采样信号；Vsen2-第二采样信号；EAOUT-误差输出信号端或误差输出电压；Vramp-斜坡电压或斜坡电压节点；ENP2-迟滞比较输出信号；V1-迟滞参考电压端；Vbp-栅极偏置电压端或栅极偏置电压；I1-第一电流源或第一电流；I2-第二电流源或第二电流；R1-第一电阻(分压电阻)；R2-第二电阻(分压电阻)；L1-第一电感；L2-第二电感；CL&D1-第一控制逻辑驱动电路；CL&D2-第二控制逻辑驱动电路；A1-第一电流采样放大器；A2-第二电流采样放大器；A3-第三误差放大器；C1-第一PWM比较器；C2-第二PWM比较器；C3-第三迟滞比较器；EC1-第一电容；NG-反相器；M1-第一PMOS管或第一主功率管；M2-第二PMOS管或第二辅功率管；M3-第三NMOS管；M4-第四NMOS管；M5～M10-第五至第十PMOS管；M11～M14-第十一至第十四NMOS管。
具体实施方式
下面结合附图(图1-图2)对本发明进行说明。
图1是实施本发明一种两相位DCDC转换器的电路结构示意图。图2是图1中第二PWM比较器C2的内部电路结构示意图。参考图1至图2所示，一种两相位DCDC转换器，包括主转换器inverting1和辅转换器inverting2，所述主转换器inverting1通过第一时钟信号CLK1控制第一主功率管的开启，所述辅转换器inverting2通过第二时钟信号CLK2控制第二辅功率管的开启，所述第一时钟信号CLK1与所述第二时钟信号CLK2之间的相位差为180度。所述第一主功率管为第一PMOS管M1，所述主转换器inverting1包括第一控制逻辑驱动电路CL&D1、第一电感L1、第一电流采样放大器A1、第三NMOS管M3和所述第一PMOS管M1，所述第一PMOS管M1的源极分别连接输入电压端VIN和所述第一电流采样放大器A1的第一输入端，所述第一PMOS管M1的漏极分别连接所述第一电流采样放大器A1的第二输入端、所述第三NMOS管M3的漏极、并通过所述第一电感L1连接接地端GND，所述第三NMOS管M3的源极连接输出电压端VOUT，所述第一PMOS管M1的栅极连接所述第一控制逻辑驱动电路CL&D1的第一输出端，所述第三NMOS管M3的栅极连接所述第一控制逻辑驱动电路CL&D1的第二输出端，所述第一控制逻辑驱动电路CL&D1具有所述第一时钟信号CLK1接入端和第一采样比较输出信号OFF1接入端。所述第二辅功率管为第二PMOS管M2，所述辅转换器inverting2包括第二控制逻辑驱动电路CL&D2、第二电感L2、第二电流采样放大器A2、第四NMOS管M4和所述第二PMOS管M2，所述第二PMOS管M2的源极分别连接输入电压端VIN和所述第二电流采样放大器A2的第一输入端，所述第二PMOS管M2的漏极分别连接所述第二电流采样放大器A2的第二输入端、所述第四NMOS管M4的漏极、并通过所述第二电感L2连接接地端GND，所述第四NMOS管M4的源极连接输出电压端VOUT，所述第二PMOS管M2的栅极连接所述第二控制逻辑驱动电路CL&D2的第一输出端，所述第四NMOS管M4的栅极连接所述第二控制逻辑驱动电路CL&D2的第二输出端，所述第二控制逻辑驱动电路CL&D2具有所述第二时钟信号CLK2接入端和第二采样比较输出信号OFF2接入端。
所述第一电流采样放大器A1的输出端连接第一PWM比较器C1的正向输入端(+)，所述第一PWM比较器C1的输出端连接所述第一采样比较输出信号OFF1接入端，所述第一PWM比较器C1的负向输入端(-)连接第三误差放大器A3的误差输出信号端EAOUT。所述第二电流采样放大器A2的输出端连接第二PWM比较器C2的正向输入端(+)，所述第二PWM比较器C2的输出端连接所述第二采样比较输出信号OFF2接入端，所述第二PWM比较器C2的负向输入端(-)连接第三误差放大器C3的误差输出信号端EAOUT，所述第二PWM比较器C2的第三输入端连接第三迟滞比较器C3的输出端，所述第三迟滞比较器C3的正向输入端(+)连接所述第三误差放大器A3的误差输出信号端EAOUT，所述第三迟滞比较器C3的负向输入端(-)连接迟滞参考电压端V1。所述第三误差放大器A3的正向输入端(+)连接接地端GND，所述第三误差放大器A3的负向输入端(-)连接电阻分压电路的中间节点，所述中间节点通过第一电阻R1连接参考电压端Vref，所述中间节点通过第二电阻R2连接输出电压端VOUT。
所述第二PWM比较器C2包括源极均连接输入电压端VIN的第五PMOS管M5、第六PMOS管M6和第七PMOS管M7，所述第六PMOS管M6的栅极和第七PMOS管M7的栅极均连接栅极偏置电压端Vbp，所述第七PMOS管M7的漏极与第十四NMOS管M14的漏极互连后连接所述第二PWM比较器C2的输出端，所述第十四NMOS管M14的源极连接接地端GND，所述第五PMOS管M5的漏极通过第一电流源I1连接斜坡电压节点Vramp，所述斜坡电压节点Vramp通过第一电容EC1连接接地端GND，所述斜坡电压节点Vramp通过第二电流源I2连接第十一NMOS管M11的漏极，所述第十一NMOS管M11的源极连接接地端GND，所述第十一NMOS管M11与所述第五PMOS管M5栅极互连后连接反相器NG的输出端，所述反相器NG的输入端为所述第二PWM比较器C2的第三输入端(ENP2)，所述斜坡电压节点Vramp连接第八PMOS管M8的栅极，所述第八PMOS管M8的漏极分别连接第九PMOS管M9的漏极、第十二NMOS管M12的漏极和栅极以及第十三NMOS管M13的栅极，所述第十二NMOS管M12的源极和所述第十三NMOS管M13的源极均连接接地端GND，所述第十三NMOS管M13的漏极分别连接所述第十四NMOS管M14的栅极和第十PMOS管M10的漏极，所述第八PMOS管M8、第九PMOS管M9和第十PMOS管M10源极互连后连接所述第六PMOS管M6的漏极，所述第十PMOS管M10的栅极为所述第二PWM比较器C2的正向输入端(+)，所述第九PMOS管M9的栅极为所述第二PWM比较器C2的负向输入端(-)。
如图1，以inverting转换器为例来介绍本发明的原理。图1采用的是电感电流峰值控制模式。CLK1和CLK2为相位差180度的两个时钟信号，分别用于开启M1和M2。OFF1和OFF2分别为两路电流采样放大器(第一电流采样放大器A1，current sense amplifier 1；第二电流采样放大器A2，current sense amplifier 2)的输出Vsen1和Vsen2与误差放大器A3(Error Amplifier)的输出EAOUT经第一PWM比较器C1和第二PWM比较器C2比较后产生的两个信号。OFF1用于关闭M1和打开M3，OFF2用于关闭M2和打开M4。VOUT和Vref经分压电阻R1和R2分压后与参考地电位进行误差放大后产生EAOUT信号，EAOUT信号控制转换器功率管M1，M2，M3和M4的开关占空比，实现稳定输出电压VOUT。
由于是电感电流峰值控制模式，EAOUT的幅度反映了负载电流的大小。负载越重，EAOUT电压越高。负载越轻，EAOUT电压越低。第二PWM比较器C2的内部电路图如图2所示。三个输入端分别为Vramp、EAOUT和Vsen2。
当负载电流从轻载向重载转换时，EAOUT电压逐渐升高，当EAOUT比V1高Vhys电压时，其中Vhys为迟滞比较器(C3)的滞回电压，则迟滞比较器的输出ENP2＝1，将M5开启，电流I1对第一电容EC1进行充电，Vramp从0V缓慢升高。第二PWM比较器C2的输出OFF2信号的占空比逐渐减小。相应地，辅转换器inverting2的功率管(M2)开启占空比逐渐变大。直到Vramp电压大于EAOUT后，辅转换器inverting2的功率管(M2)开启占空比保持和主转换器inverting1的功率管(M1)的开启占空比一致，即实现了辅转换器inverting2缓慢开启，VOUT过冲较小的效果。同时也实现了重载时，主转换器inverting1和辅转换器inverting2同时工作，电感上的电流减小为只有主转换器inverting1工作时的一半，电感上的功率消耗小，效率高的效果。
当负载电流从重载向轻载转换时，EAOUT电压逐渐降低，当EAOUT小于V1时，则滞回比较器的输出ENP2＝0，将M11开启，电流I2对第一电容EC1进行放电，Vramp电压缓慢降低。当Vramp电压小于EAOUT电压后，第二PWM比较器C2的输出OFF2信号的占空比逐渐增大。相应地，辅转换器inverting2的功率管M2开启占空比逐渐变小，直至辅转换器inverting2的功率管M2完全关闭，即实现了辅转换器inverting2缓慢关闭，VOUT欠冲较小的效果,同时也实现了轻载时只有主转换器inverting1工作，功率管的开关损耗减小，效率高的效果。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (5)

1.一种两相位DCDC转换器，其特征在于，包括主转换器和辅转换器，所述主转换器通过第一时钟信号控制第一主功率管的开启，所述辅转换器通过第二时钟信号控制第二辅功率管的开启，所述第一时钟信号与所述第二时钟信号之间的相位差为180度；
所述第一主功率管为第一PMOS管，所述主转换器包括第一控制逻辑驱动电路、第一电感、第一电流采样放大器、第三NMOS管和所述第一PMOS管，所述第一PMOS管的源极分别连接输入电压端和所述第一电流采样放大器的第一输入端，所述第一PMOS管的漏极分别连接所述第一电流采样放大器的第二输入端、所述第三NMOS管的漏极、并通过所述第一电感连接接地端，所述第三NMOS管的源极连接输出电压端，所述第一PMOS管的栅极连接所述第一控制逻辑驱动电路的第一输出端，所述第三NMOS管的栅极连接所述第一控制逻辑驱动电路的第二输出端，所述第一控制逻辑驱动电路具有所述第一时钟信号接入端和第一采样比较输出信号接入端。
2.根据权利要求1所述的两相位DCDC转换器，其特征在于，所述第二辅功率管为第二PMOS管，所述辅转换器包括第二控制逻辑驱动电路、第二电感、第二电流采样放大器、第四NMOS管和所述第二PMOS管，所述第二PMOS管的源极分别连接输入电压端和所述第二电流采样放大器的第一输入端，所述第二PMOS管的漏极分别连接所述第二电流采样放大器的第二输入端、所述第四NMOS管的漏极、并通过所述第二电感连接接地端，所述第四NMOS管的源极连接输出电压端，所述第二PMOS管的栅极连接所述第二控制逻辑驱动电路的第一输出端，所述第四NMOS管的栅极连接所述第二控制逻辑驱动电路的第二输出端，所述第二控制逻辑驱动电路具有所述第二时钟信号接入端和第二采样比较输出信号接入端。
3.根据权利要求1所述的两相位DCDC转换器，其特征在于，所述第一电流采样放大器的输出端连接第一PWM比较器的正向输入端，所述第一PWM比较器的输出端连接所述第一采样比较输出信号接入端，所述第一PWM比较器的负向输入端连接第三误差放大器的误差输出信号端；
所述第三误差放大器的正向输入端连接接地端，所述第三误差放大器的负向输入端连接电阻分压电路的中间节点，所述中间节点通过第一电阻连接参考电压端，所述中间节点通过第二电阻连接输出电压端。
4.根据权利要求2所述的两相位DCDC转换器，其特征在于，所述第二电流采样放大器的输出端连接第二PWM比较器的正向输入端，所述第二PWM比较器的输出端连接所述第二采样比较输出信号接入端，所述第二PWM比较器的负向输入端连接第三误差放大器的误差输出信号端，所述第二PWM比较器的第三输入端连接第三迟滞比较器的输出端，所述第三迟滞比较器的正向输入端连接所述第三误差放大器的误差输出信号端，所述第三迟滞比较器的负向输入端连接迟滞参考电压端；
所述第三误差放大器的正向输入端连接接地端，所述第三误差放大器的负向输入端连接电阻分压电路的中间节点，所述中间节点通过第一电阻连接参考电压端，所述中间节点通过第二电阻连接输出电压端。
5.根据权利要求4所述的两相位DCDC转换器，其特征在于，所述第二PWM比较器包括源极均连接输入电压端的第五PMOS管、第六PMOS管和第七PMOS管，所述第六PMOS管的栅极和第七PMOS管的栅极均连接栅极偏置电压端，所述第七PMOS管的漏极与第十四NMOS管的漏极互连后连接所述第二PWM比较器的输出端，所述第十四NMOS管的源极连接接地端，所述第五PMOS管的漏极通过第一电流源连接斜坡电压节点，所述斜坡电压节点通过第一电容连接接地端，所述斜坡电压节点通过第二电流源连接第十一NMOS管的漏极，所述第十一NMOS管的源极连接接地端，所述第十一NMOS管与所述第五PMOS管栅极互连后连接反相器的输出端，所述反相器的输入端为所述第二PWM比较器的第三输入端，所述斜坡电压节点连接第八PMOS管的栅极，所述第八PMOS管的漏极分别连接第九PMOS管的漏极、第十二NMOS管的漏极和栅极以及第十三NMOS管的栅极，所述第十二NMOS管的源极和所述第十三NMOS管的源极均连接接地端，所述第十三NMOS管的漏极分别连接所述第十四NMOS管的栅极和第十PMOS管的漏极，所述第八PMOS管、第九PMOS管和第十PMOS管源极互连后连接所述第六PMOS管的漏极，所述第十PMOS管的栅极为所述第二PWM比较器的正向输入端，所述第九PMOS管的栅极为所述第二PWM比较器的负向输入端。
CN201911322838.1A 2019-12-20 2019-12-20 一种两相位dcdc转换器 Active CN113014093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911322838.1A CN113014093B (zh) 2019-12-20 2019-12-20 一种两相位dcdc转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911322838.1A CN113014093B (zh) 2019-12-20 2019-12-20 一种两相位dcdc转换器

Publications (2)

Publication Number Publication Date
CN113014093A CN113014093A (zh) 2021-06-22
CN113014093B true CN113014093B (zh) 2022-07-12

Family

ID=76382354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911322838.1A Active CN113014093B (zh) 2019-12-20 2019-12-20 一种两相位dcdc转换器

Country Status (1)

Country Link
CN (1) CN113014093B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501115A (zh) * 2013-10-15 2014-01-08 扬州瑞控汽车电子有限公司 一种交错并联工作的直流降压电路
CN103731034A (zh) * 2013-12-19 2014-04-16 陕西科技大学 一种具有高轻载效率和高动态特性的数字电压调节模块
CN105207480A (zh) * 2015-09-21 2015-12-30 西安三馀半导体有限公司 一种轻载时低输出纹波的同步降压型dc-dc转换器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103501115A (zh) * 2013-10-15 2014-01-08 扬州瑞控汽车电子有限公司 一种交错并联工作的直流降压电路
CN103731034A (zh) * 2013-12-19 2014-04-16 陕西科技大学 一种具有高轻载效率和高动态特性的数字电压调节模块
CN105207480A (zh) * 2015-09-21 2015-12-30 西安三馀半导体有限公司 一种轻载时低输出纹波的同步降压型dc-dc转换器

Also Published As

Publication number Publication date
CN113014093A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US11736010B2 (en) Power converter with capacitive energy transfer and fast dynamic response
US10355591B2 (en) Multilevel boost DC to DC converter circuit
US10790742B1 (en) Multi-level power converter with improved transient load response
US10756623B1 (en) Low loss power converter
US11005371B2 (en) Hybrid DC-DC power converter with small voltage conversion ratio
US20180026518A1 (en) Multi-Stage Multilevel DC-DC Step-Down Converter
Torrico-Bascopé et al. A high step-up dc-dc converter based on three-state switching cell
US10763748B2 (en) Buck-boost DC-DC converter
US9385603B2 (en) Control method and control circuit for switching power supply
US11228243B2 (en) Power converter with reduced RMS input current
US20210203233A1 (en) Interleaved multi-level buck-boost switching power converter
US9998005B2 (en) Single inductor dual output voltage converter and the method thereof
US11689094B2 (en) Inductive flying capacitor converters and control techniques therefor
US11594956B2 (en) Dual-phase hybrid converter
CN108462388B (zh) 自举电源的实现电路
CN113014093B (zh) 一种两相位dcdc转换器
Ke et al. A 5MHz, 24V-to-1.2 V, AO2T current mode buck converter with one-cycle transient response and sensorless current detection for medical meters
US20220376622A1 (en) Switched mode power supply (smps)
Wei et al. A soft-switching non-inverting buck-boost converter
TW201608807A (zh) 單級高降壓比直流-直流轉換器
Ding et al. Switched-coupled inductor DC-DC converters
Hong et al. Optimum efficiency-tracking gate driver using adaptive deadtime control for single chip DC-DC converter
CN112799456A (zh) 电压变换电路及方法以及升降压变换电路
US11949331B2 (en) Dual path split-capacitor power converter
US11967901B2 (en) Hybrid multi-phase power converter with phase shedding

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant