CN113011118A - 一种oled老化工装设计方法 - Google Patents

一种oled老化工装设计方法 Download PDF

Info

Publication number
CN113011118A
CN113011118A CN202110339624.6A CN202110339624A CN113011118A CN 113011118 A CN113011118 A CN 113011118A CN 202110339624 A CN202110339624 A CN 202110339624A CN 113011118 A CN113011118 A CN 113011118A
Authority
CN
China
Prior art keywords
data
reg
command
gip
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110339624.6A
Other languages
English (en)
Other versions
CN113011118B (zh
Inventor
王鑫鑫
严华宁
粘为进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Meike Microelectronics Technology Co ltd
Original Assignee
Wuxi Meike Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Meike Microelectronics Technology Co ltd filed Critical Wuxi Meike Microelectronics Technology Co ltd
Priority to CN202110339624.6A priority Critical patent/CN113011118B/zh
Publication of CN113011118A publication Critical patent/CN113011118A/zh
Application granted granted Critical
Publication of CN113011118B publication Critical patent/CN113011118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种OLED老化工装设计方法。本发明中，进行老化测试单机版系统的设定，此时可以设定每个信号的参数包含信号名称、偏移时间、初始状态、前半周期时间、前半周期状态、后半周期时间、后半周期状态和周期；电源部分实现了每个电源的单独控制，并且结合所选芯片的特点设定对应的通讯协议及调整方式，在电压调整时也会参与判断对应的设定需求以便避免误操作的发生，从而增加了该测试工装操作时的电压稳定性；同时在信号软件开发中，针对时钟信号和数据信号做了对应的频率、占空比、初始值的调整设计，使得人们在操作该测试工装的时候，不在需要手动进行测时间和数据信号，从而减轻了人们的劳动负担，提高了该工作的便利性。

Description

一种OLED老化工装设计方法
技术领域
本发明属于显示器生产技术领域，具体为一种OLED老化工装设计方法。
背景技术
OLED是一种利用多层有机薄膜结构产生电致发光的器件，它很容易制作，而且只需要低的驱动电压，这些主要的特征使得OLED在满足平面显示器的应用上显得非常突出。OLED显示屏比LCD更轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高，能满足消费者对显示技术的新需求。全球越来越多的显示器厂家纷纷投入研发，大大的推动了OLED的产业化进程，因此要经常对OLED进行老化测试。
但是由于OLED内部走线阻抗较大和测试电源电压不够稳定，就使得OLED的老化测试过程中电压容易出现波动的情况，同时老化测试过程中计时模块和数据信号多采用人工手动控制，导致了测试的结果容易出现较大误差。
发明内容
本发明的目的在于：为了解决上述提出的问题，提供一种OLED老化工装设计方法。
本发明采用的技术方案如下：一种OLED老化工装设计方法，所述OLED老化工装设计方法包括以下步骤：
S1:先进行老化测试主电源电路的设计，其中主电源釆用数字电阻分压器AD5162提供不同的电阻，通过LM317和LM337进行电压转化；
S2:再进行老化测试子电源电路的设计，子电源电路设计和主电源的前段设计完全相同，差别在于主电源为了满足负载能力需求，在提供对应电压后经过运放把对应的负载能力提升到8A；
S3:进行老化测试时钟信号电路的设计，时钟信号电路使用的是FPGA板产生对应信号；通过并行总线将其有机结合在一起；
S4:进行老化测试数据信号电路的设计，同时钟信号相比，数据信号电路完全相同，但需要每一组信号可以单独调整，将芯片的数量对应增加到3个芯片；
S5:进行老化测试单机版系统的设定，此时可以设定每个信号的参数包含信号名称、偏移时间、初始状态、前半周期时间、前半周期状态、后半周期时间、后半周期状态和周期；
S6:进行步骤S5中的ARM模块的代码的编写，釆用了模块化结构的方式编写，ARM模块上电以后，初始化延时时钟、UART1、UART2,UART3、LED、定时器、W25Q64等外围器件，确认当前PG的ID码；等待UART1接受命令，并且判断接受的命令是何种指令：“打开命令”，“关闭命令”，“更新配置命令”，“读取配置命令”；
S7:开始FPGA的代码流程设置，FPGA模块时钟等待UART1端STM32发送的数据；并判断所接受的命令；存储GIP命令时，将接收到的GIP数据保存到FPGA的寄存器中：打开命令时，FPGA根据寄存器中的GIP数据生成对应的GIP波形；
S8:老化测试电源控制器接受STM32发送的Power数据,得出需要产生的电压数值为多少；根据OP的放大系数，得出输入到OP的电压值；有数字电阻来调节对应的电压输出，输入到OP,产生真实的可以使用的电压；
S9:开始老化测试信号控制部分设计，FPGA可以根据接收的GIP数据产生的24路时钟信号和6路数据信号任意可变频率和占空比的方波；
S10:之后完成对波形的统计分析，就完成了整个老化工装的设计。
在一优选的实施方式中，所述步骤S1中，LM317和LM337的输入电压有芯片ADP5071电源芯片提供；ADP5071电源芯片可产生独立调节的正压和负压；对应宽电压输入范围：2.85V至15V；正负压输出可以独立调整，正压输出最大可达39V并提供2A的电流，负压可以输出-39V并提供1.2A的电流；ADP5071可以通过引脚SYNC/FREQ的高低配置选择工作开关频率为1.2MHz/2.4MHzo也可以通过外部提供1.0MHz到2.6MHz的频率，从而降低干扰。
在一优选的实施方式中，所述步骤S2中把子电源输出模块作为子模块进行设计，每个子卡分别产生并联一路正压和一路负压，这样共3个子卡可以提供6路电源，如果单路出现问题，可以直接替换异常子卡即可，无需整个系统更换或者修改，在实际生产过程中可以节省维修时间。
在一优选的实施方式中，所述步骤S3中，FPGA核心板中配有32位16M字节容量SDRAM,外扩2个16位1M字节容量SRAM，同时有8M字节的FPGA配置芯片，ARM配有8M字节容量的FLASH；因为需要进行电压转换满足信号的幅值调制，也就是开关输入电压需要可以进行-15V到+15V之前调整，所以选用AD5764提供相应的电源。
在一优选的实施方式中，所述步骤S6中，打开命令处理的流程为：先读取FLASH的GIP和Power数据，判断是否需要延时，当需要延时时，将GIP数据通过UART2发送到FPGA模块产生GIP波形，将Power数据发送到电源控制模块产生所需要的电压；当所有的Pic都处理完了以后，直接退出处理模块，继续等待UART1接受命令。
在一优选的实施方式中，所述步骤S6中，关闭命令处理流程为:直接发送无输出的GIP数据到FPGA模块，发送无输出的Power数据到电源控制模块，关闭所有GIP波形和Power；退出处理模块，继续等待UART1接受命令。
在一优选的实施方式中，所述步骤S6中，更新配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，将数据存储到缓冲区内；将缓冲区内的数据一次性写入到FLASH的指定地址；退出处理模块，继续等待UART1接受命令。
在一优选的实施方式中，所述步骤S6中，读取配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，读取出有效地址的数据到缓冲区；将缓冲区数据通过UART1发送到PC；退出处理模块，继续等待UART1接受命令。
在一优选的实施方式中，所述步骤S3中，FPGA的主要功能程序为：
generate
genvar i；
for(i＝0；i<24；i＝i+l)
begin:sig_fbr
always@(posedge clkin)
begin
if(！enable_sig)
begin
signal_out_Reg[i]<＝level_Reg[i][2]；temp[i]<＝32'd0；
end
else if(temp[i]＝offset_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；temp[i]<＝temp[i]+l*dl；
end
else if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i])
begin
signai_out_Reg[i]<＝level_Reg[i][0]；
temp[i]v＝temp[i]+l，dl；
end
else
if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i]+Bcycle_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；
temp[i]v＝(offset_T_Reg[i]+l'dl)；
end
else
temp[i]<＝temp[i]+rdl；
end assign signal_out[i]＝signal_out_Reg[i]；
end
endgenerate。
在一优选的实施方式中，所述步骤S9中，具体流程为：FPGA模块通过UART接收到30组GIP数据；FPGA通过并行语句同时开始计数并产生30路波形。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1、本发明中，电源部分实现了每个电源的单独控制，并且结合所选芯片的特点设定对应的通讯协议及调整方式，在电压调整时也会参与判断对应的设定需求以便避免误操作的发生，从而增加了该测试工装操作时的电压稳定性；同时在信号软件开发中，针对时钟信号和数据信号做了对应的频率、占空比、初始值的调整设计，使得人们在操作该测试工装的时候，不在需要手动进行测时间和数据信号，从而减轻了人们的劳动负担，提高了该工作的便利性。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
1.一种OLED老化工装设计方法，所述OLED老化工装设计方法包括以下步骤：
S1:先进行老化测试主电源电路的设计，其中主电源釆用数字电阻分压器AD5162提供不同的电阻，通过LM317和LM337进行电压转化；步骤S1中，LM317和LM337的输入电压有芯片ADP5071电源芯片提供；ADP5071电源芯片可产生独立调节的正压和负压；对应宽电压输入范围：2.85V至15V；正负压输出可以独立调整，正压输出最大可达39V并提供2A的电流，负压可以输出-39V并提供1.2A的电流；ADP5071可以通过引脚SYNC/FREQ的高低配置选择工作开关频率为1.2MHz/2.4MHzo也可以通过外部提供1.0MHz到2.6MHz的频率，从而降低干扰；
S2:再进行老化测试子电源电路的设计，子电源电路设计和主电源的前段设计完全相同，差别在于主电源为了满足负载能力需求，在提供对应电压后经过运放把对应的负载能力提升到8A；步骤S2中把子电源输出模块作为子模块进行设计，每个子卡分别产生并联一路正压和一路负压，这样共3个子卡可以提供6路电源，如果单路出现问题，可以直接替换异常子卡即可，无需整个系统更换或者修改，在实际生产过程中可以节省维修时间；
S3:进行老化测试时钟信号电路的设计，时钟信号电路使用的是FPGA板产生对应信号；通过并行总线将其有机结合在一起；步骤S3中，FPGA核心板中配有32位16M字节容量SDRAM,外扩2个16位1M字节容量SRAM，同时有8M字节的FPGA配置芯片，ARM配有8M字节容量的FLASH；因为需要进行电压转换满足信号的幅值调制，也就是开关输入电压需要可以进行-15V到+15V之前调整，所以选用AD5764提供相应的电源；步骤S3中，FPGA的主要功能程序为：
generate
genvar i；
for(i＝0；i<24；i＝i+l)
begin:sig_fbr
always@(posedge clkin)
begin
if(！enable_sig)
begin
signal_out_Reg[i]<＝level_Reg[i][2]；temp[i]<＝32'd0；
end
else if(temp[i]＝offset_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；temp[i]<＝temp[i]+l*dl；
end
else if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i])
begin
signai_out_Reg[i]<＝level_Reg[i][0]；
temp[i]v＝temp[i]+l，dl；
end
else
if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i]+Bcycle_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；
temp[i]v＝(offset_T_Reg[i]+l'dl)；
end
else
temp[i]<＝temp[i]+rdl；
end assign signal_out[i]＝signal_out_Reg[i]；
end
endgenerate；
S4:进行老化测试数据信号电路的设计，同时钟信号相比，数据信号电路完全相同，但需要每一组信号可以单独调整，将芯片的数量对应增加到3个芯片；
S5:进行老化测试单机版系统的设定，此时可以设定每个信号的参数包含信号名称、偏移时间、初始状态、前半周期时间、前半周期状态、后半周期时间、后半周期状态和周期；
S6:进行步骤S5中的ARM模块的代码的编写，釆用了模块化结构的方式编写，ARM模块上电以后，初始化延时时钟、UART1、UART2,UART3、LED、定时器、W25Q64等外围器件，确认当前PG的ID码；等待UART1接受命令，并且判断接受的命令是何种指令：“打开命令”，“关闭命令”，“更新配置命令”，“读取配置命令”；步骤S6中，打开命令处理的流程为：先读取FLASH的GIP和Power数据，判断是否需要延时，当需要延时时，将GIP数据通过UART2发送到FPGA模块产生GIP波形，将Power数据发送到电源控制模块产生所需要的电压；当所有的Pic都处理完了以后，直接退出处理模块，继续等待UART1接受命令；步骤S6中，关闭命令处理流程为:直接发送无输出的GIP数据到FPGA模块，发送无输出的Power数据到电源控制模块，关闭所有GIP波形和Power；退出处理模块，继续等待UART1接受命令；步骤S6中，更新配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，将数据存储到缓冲区内；将缓冲区内的数据一次性写入到FLASH的指定地址；退出处理模块，继续等待UART1接受命令；步骤S6中，读取配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，读取出有效地址的数据到缓冲区；将缓冲区数据通过UART1发送到PC；退出处理模块，继续等待UART1接受命令；
S7:开始FPGA的代码流程设置，FPGA模块时钟等待UART1端STM32发送的数据；并判断所接受的命令；存储GIP命令时，将接收到的GIP数据保存到FPGA的寄存器中：打开命令时，FPGA根据寄存器中的GIP数据生成对应的GIP波形；
S8:老化测试电源控制器接受STM32发送的Power数据,得出需要产生的电压数值为多少；根据OP的放大系数，得出输入到OP的电压值；有数字电阻来调节对应的电压输出，输入到OP,产生真实的可以使用的电压；
S9:开始老化测试信号控制部分设计，FPGA可以根据接收的GIP数据产生的24路时钟信号和6路数据信号任意可变频率和占空比的方波；所述步骤S9中，具体流程为：FPGA模块通过UART接收到30组GIP数据；FPGA通过并行语句同时开始计数并产生30路波形；
S10:之后完成对波形的统计分析，就完成了整个老化工装的设计；电源部分实现了每个电源的单独控制，并且结合所选芯片的特点设定对应的通讯协议及调整方式，在电压调整时也会参与判断对应的设定需求以便避免误操作的发生，从而增加了该测试工装操作时的电压稳定性；同时在信号软件开发中，针对时钟信号和数据信号做了对应的频率、占空比、初始值的调整设计，使得人们在操作该测试工装的时候，不在需要手动进行测时间和数据信号，从而减轻了人们的劳动负担，提高了该工作的便利性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种OLED老化工装设计方法，其特征在于：所述OLED老化工装设计方法包括以下步骤：
S1:先进行老化测试主电源电路的设计，其中主电源釆用数字电阻分压器AD5162提供不同的电阻，通过LM317和LM337进行电压转化；
S2:再进行老化测试子电源电路的设计，子电源电路设计和主电源的前段设计完全相同，差别在于主电源为了满足负载能力需求，在提供对应电压后经过运放把对应的负载能力提升到8A；
S3:进行老化测试时钟信号电路的设计，时钟信号电路使用的是FPGA板产生对应信号；通过并行总线将其有机结合在一起；
S4:进行老化测试数据信号电路的设计，同时钟信号相比，数据信号电路完全相同，但需要每一组信号可以单独调整，将芯片的数量对应增加到3个芯片；
S5:进行老化测试单机版系统的设定，此时可以设定每个信号的参数包含信号名称、偏移时间、初始状态、前半周期时间、前半周期状态、后半周期时间、后半周期状态和周期；
S6:进行步骤S5中的ARM模块的代码的编写，釆用了模块化结构的方式编写，ARM模块上电以后，初始化延时时钟、UART1、UART2,UART3、LED、定时器、W25Q64等外围器件，确认当前PG的ID码；等待UART1接受命令，并且判断接受的命令是何种指令：“打开命令”，“关闭命令”，“更新配置命令”，“读取配置命令”；
S7:开始FPGA的代码流程设置，FPGA模块时钟等待UART1端STM32发送的数据；并判断所接受的命令；存储GIP命令时，将接收到的GIP数据保存到FPGA的寄存器中：打开命令时，FPGA根据寄存器中的GIP数据生成对应的GIP波形；
S8:老化测试电源控制器接受STM32发送的Power数据,得出需要产生的电压数值为多少；根据OP的放大系数，得出输入到OP的电压值；有数字电阻来调节对应的电压输出，输入到OP,产生真实的可以使用的电压；
S9:开始老化测试信号控制部分设计，FPGA可以根据接收的GIP数据产生的24路时钟信号和6路数据信号任意可变频率和占空比的方波；
S10:之后完成对波形的统计分析，就完成了整个老化工装的设计。
2.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S1中，LM317和LM337的输入电压有芯片ADP5071电源芯片提供；ADP5071电源芯片可产生独立调节的正压和负压；对应宽电压输入范围：2.85V至15V；正负压输出可以独立调整，正压输出最大可达39V并提供2A的电流，负压可以输出-39V并提供1.2A的电流；ADP5071可以通过引脚SYNC/FREQ的高低配置选择工作开关频率为1.2MHz/2.4MHzo也可以通过外部提供1.0MHz到2.6MHz的频率，从而降低干扰。
3.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S2中把子电源输出模块作为子模块进行设计，每个子卡分别产生并联一路正压和一路负压，这样共3个子卡可以提供6路电源，如果单路出现问题，可以直接替换异常子卡即可，无需整个系统更换或者修改，在实际生产过程中可以节省维修时间。
4.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S3中，FPGA核心板中配有32位16M字节容量SDRAM,外扩2个16位1M字节容量SRAM，同时有8M字节的FPGA配置芯片，ARM配有8M字节容量的FLASH；因为需要进行电压转换满足信号的幅值调制，也就是开关输入电压需要可以进行-15V到+15V之前调整，所以选用AD5764提供相应的电源。
5.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S6中，打开命令处理的流程为：先读取FLASH的GIP和Power数据，判断是否需要延时，当需要延时时，将GIP数据通过UART2发送到FPGA模块产生GIP波形，将Power数据发送到电源控制模块产生所需要的电压；当所有的Pic都处理完了以后，直接退出处理模块，继续等待UART1接受命令。
6.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S6中，关闭命令处理流程为:直接发送无输出的GIP数据到FPGA模块，发送无输出的Power数据到电源控制模块，关闭所有GIP波形和Power；退出处理模块，继续等待UART1接受命令。
7.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S6中，更新配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，将数据存储到缓冲区内；将缓冲区内的数据一次性写入到FLASH的指定地址；退出处理模块，继续等待UART1接受命令。
8.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S6中，读取配置命令处理流程为：UART1接受PC数据，判断是GIP数据还是Power数据，读取出有效地址的数据到缓冲区；将缓冲区数据通过UART1发送到PC；退出处理模块，继续等待UART1接受命令。
9.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S3中，FPGA的主要功能程序为：
generate
genvar i；
for(i＝0；i<24；i＝i+l)
begin:sig_fbr
always@(posedge clkin)
begin
if(！enable_sig)
begin
signal_out_Reg[i]<＝level_Reg[i][2]；temp[i]<＝32'd0；
end
else if(temp[i]＝offset_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；temp[i]<＝temp[i]+l*dl；
end
else if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i])
begin
signai_out_Reg[i]<＝level_Reg[i][0]；
temp[i]v＝temp[i]+l，dl；
end
else
if(temp[i]＝offset_T_Reg[i]+Fcycle_T_Reg[i]+Bcycle_T_Reg[i])
begin
signal_out_Reg[i]<＝level_Reg[i][1]；
temp[i]v＝(offset_T_Reg[i]+l'dl)；
end
else
temp[i]<＝temp[i]+rdl；
end assign signal_out[i]＝signal_out_Reg[i]；
end
endgenerate。
10.如权利要求1所述的一种OLED老化工装设计方法，其特征在于：所述步骤S9中，具体流程为：FPGA模块通过UART接收到30组GIP数据；FPGA通过并行语句同时开始计数并产生30路波形。
CN202110339624.6A 2021-03-30 2021-03-30 一种oled老化工装设计方法 Active CN113011118B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110339624.6A CN113011118B (zh) 2021-03-30 2021-03-30 一种oled老化工装设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110339624.6A CN113011118B (zh) 2021-03-30 2021-03-30 一种oled老化工装设计方法

Publications (2)

Publication Number Publication Date
CN113011118A true CN113011118A (zh) 2021-06-22
CN113011118B CN113011118B (zh) 2022-09-16

Family

ID=76409261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110339624.6A Active CN113011118B (zh) 2021-03-30 2021-03-30 一种oled老化工装设计方法

Country Status (1)

Country Link
CN (1) CN113011118B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392569A (zh) * 2001-06-13 2003-01-22 精工爱普生株式会社 半导体存储器及其老化筛选方法
CN1759309A (zh) * 2003-04-23 2006-04-12 保诚电子工程有限公司 紧急电源器材的预期寿命分析
CN103617140A (zh) * 2013-11-25 2014-03-05 北京航空航天大学 一种神经电信号压缩感知处理验证系统及其构建方法
CN109346119A (zh) * 2018-08-30 2019-02-15 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392569A (zh) * 2001-06-13 2003-01-22 精工爱普生株式会社 半导体存储器及其老化筛选方法
CN1759309A (zh) * 2003-04-23 2006-04-12 保诚电子工程有限公司 紧急电源器材的预期寿命分析
CN103617140A (zh) * 2013-11-25 2014-03-05 北京航空航天大学 一种神经电信号压缩感知处理验证系统及其构建方法
CN109346119A (zh) * 2018-08-30 2019-02-15 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板

Also Published As

Publication number Publication date
CN113011118B (zh) 2022-09-16

Similar Documents

Publication Publication Date Title
AU2010202986B2 (en) Remote control and adjustment apparatus disposed in an energy saving lighting apparatus and a control system of the same
CN100412622C (zh) 显示系统中控制发光光源的驱动电流的方法及装置
WO2020124881A1 (zh) 一种mini LED电视控制系统及方法
CN102402953B (zh) 发光二极管的驱动电路与方法及其应用的显示装置
CN102214432B (zh) 电源管理与控制模块以及液晶显示器
KR20050023263A (ko) 발광소자 구동 장치 및 그들을 이용한 휴대 장치
US9373961B2 (en) Adaptive load circuit
US11403978B2 (en) Chip programming voltage detection circuit and detection method
US20120326633A1 (en) Detector circuit and method for operating a detector circuit
TW201423297A (zh) 照明調控方法及設備
CN108804275A (zh) 一种基于cpld-fpga的服务器上电时序检测方法与系统
CN113011118B (zh) 一种oled老化工装设计方法
CN109618447B (zh) 一种基于远程操作的led灯光控制系统
CN108112139A (zh) 一种可供家用的led智能调光调色系统及方法
TW201312331A (zh) 電腦開關機控制系統
CN109587883B (zh) 一种发光二极管光源自适应的装置及系统
US20200187326A1 (en) Led dimming control circuit, dimming control method and led power system thereof
CN207969019U (zh) 一种可供家用的led智能调光调色系统
CN110708793A (zh) 一种级联设备的级联控制方法、级联设备及光照系统
US11277895B1 (en) LED driver control using MCU
CN109688658B (zh) 一种光源驱动自适应的方法及装置
CN112904221A (zh) 用于测试led背光驱动电源的改进负载单元及智能型负载装置
CN109189662B (zh) 一种tsp控制设备、测试装置和方法
CN219202327U (zh) 一种测试系统
CN112911752A (zh) Led调光控制电路、芯片、照明装置及调光控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant