CN112989739A - 一种Trap-Gear时间离散格式的时间步长设定方法 - Google Patents
一种Trap-Gear时间离散格式的时间步长设定方法 Download PDFInfo
- Publication number
- CN112989739A CN112989739A CN202110421373.6A CN202110421373A CN112989739A CN 112989739 A CN112989739 A CN 112989739A CN 202110421373 A CN202110421373 A CN 202110421373A CN 112989739 A CN112989739 A CN 112989739A
- Authority
- CN
- China
- Prior art keywords
- time
- current time
- charge
- derivative
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004088 simulation Methods 0.000 claims abstract description 23
- 230000006870 function Effects 0.000 claims description 18
- 238000004364 calculation method Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
- G06F17/13—Differential equations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Data Mining & Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Operations Research (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Probability & Statistics with Applications (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
一种Trap‑Gear时间离散格式的时间步长设定方法,包括以下步骤:获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数;根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间点的下一时间步的步长;将当前时间点的下一时间步的步长作为Trap‑Gear时间离散格式的步长,求解电路时域仿真的微分代数方程。本发明的Trap‑Gear时间离散格式的时间步长设定方法,可以更好的实现自适应捕捉后验误差,提高整体计算效率,缩短整体计算时间。
Description
技术领域
本发明涉及EDA 模拟电路时域仿真技术领域,特别涉及EDA 模拟电路时域仿真中的时间离散格式的时间步长设定方法。
背景技术
在 EDA 模拟电路时域仿真中,需要对通过电路网络建模得到的微分代数方程(DAE)进行时间离散,常见的时间离散格式包括:隐式格式(Euler格式)、梯形格式(Trap 格式)、Gear格式、Trap-Gear格式等。其中,Euler格式为1阶精度,Trap 格式、Gear格式和Trap-Gear格式为二阶精度。上述时间离散格式中,Trap 格式的截断误差最小,但不是L-稳定的格式;Gear格式具有 L-稳定性,但截断误差比梯形格式大;Trap-Gear格式则结合了Trap 格式和 Gear 格式的优点,具有L-稳定性,截断误差介于Trap格式和Gear格式之间。
但是,Trap-Gear格式需要Trap格式的时间步长与Gear格式的时间步长比例满足特定的要求。在实际电路仿真过程中,由于波形结构的尺度会随时间显著改变, 必须自适应确定时间步长。如果按照Trap格式的时间步长与Gear格式的时间步长比例设定时间步长,会削弱自适应步长策略对后验误差的捕捉效果,从而使得在一定的整体误差要求下,总的计算效率仍不如Gear格式和Trap格式。
发明内容
为了解决现有技术存在的不足,本发明的目的在于提供一种Trap-Gear 时间离散格式的时间步长设定方法,将Trap格式的时间步长与Gear格式的时间步长比例随时间自适应变化,以更好的实现自适应捕捉后验误差。
为实现上述目的,本发明提供的Trap-Gear 时间离散格式的时间步长设定方法,包括以下步骤:
获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数;
根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间点的下一时间步的步长;
将当前时间点的下一时间步的步长作为Trap-Gear 时间离散格式的步长,求解电路时域仿真的微分代数方程。
进一步的,所述获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数的步骤,还包括,采用如下公式计算出当前时间点电荷变量在每个电路网格点上的电荷三阶导数:
其中,Q为当前时间点电荷变量,F'(Q),F''(Q) 分别为初等函数F关于Q的一阶导数和二阶导数。
进一步的,在所述获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数的步骤,还包括,
使用电荷三阶导数在前 4 个时间点的数值来计算出电荷三阶导数在当前时间点上的电荷三阶导数。
进一步的,所述根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间点的下一时间步的步长的步骤,还包括,求解如下方程得到当前时间点的下一时间步的步长,
其中, h p 为当前时间点的下一时间步的步长,h 0 为当前时间点之前的第一时间步的步长,h 1 为当前时间点之前的第二和第三时间步的步长,为电荷三阶导数,T为Trap格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数,G为Gear格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数。
进一步的,所述根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间步的步长的步骤,还包括,求解如下方程得到当前时间点的下一时间步的步长,
其中, h p 为当前时间点的下一时间步的步长,h 0 为当前时间点之前的第一时间步的步长,h 1 为当前时间点之前的第二和第三时间步的步长,为电荷三阶导数, G为Gear格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数。
更进一步的,所述根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间步的步长的步骤,还包括,求解如下方程得到当前时间点的下一时间步的步长,
其中, h p 为当前时间点的下一时间步的步长,h 0 为当前时间点之前的第一时间步的步长,h 1 为当前时间点之前的第二和第三时间步的步长,为电荷三阶导数,T为Trap格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数,G为Gear格式的局部截断误差首项关于当前时间步长、前一个时间步长和电荷三阶导数的函数。
为实现上述目的,本发明还提供一种电子设备,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的程序,所述处理器运行所述程序时执行上述的Trap-Gear时间离散格式的时间步长设定方法的步骤。
为实现上述目的,本发明还提供一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的Trap-Gear 时间离散格式的时间步长设定方法的步骤。
与现有技术相比,本发明的Trap-Gear 时间离散格式的时间步长设定方法具有如下的有益效果:将Trap格式的时间步长与Gear格式的时间步长比例随时间自适应变化,以更好的实现自适应捕捉后验误差,与经典Trap-Gear格式相比,本发明所采用的时间步长计算方法能够使得整体计算效率优于Gear格式、整体计算时间能够节省约15%。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,并与本发明的实施例一起,用于解释本发明,并不构成对本发明的限制。在附图中:
图1为根据本发明的Trap-Gear 时间离散格式的时间步长设定方法流程图;
图2为根据本发明的时间步长示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
本发明实施例中,用于采用 Trap-Gear 时间离散格式求解电路时域仿真的 DAE过程中,在Trap步结束后,确定Gear步的时间步长。对于求解其他DAE问题的时间步长策略或采用其他非Trap-Gear格式求解电路时域仿真DAE中的时间步长策略均不做要求。
实施例1
图1为根据本发明的Trap-Gear 时间离散格式的时间步长设定方法流程图,下面将参考图1,对本发明的Trap-Gear 时间离散格式的时间步长设定方法进行详细描述。
本发明实施例中,如果DAE的右端项F(Q)可以写为Q的初等函数,则利用原方程dQ/dt = F(Q) 可得Q对时间t的电荷三阶导数满足:
其中,Q为当前时间点电荷变量,F'(Q),F''(Q) 分别为初等函数F关于Q的一阶导数和二阶导数。
从而可以通过先计算出初等函数F(Q)的显示导数F’(Q)和F''(Q),并根据上述公式计算出当前时间点电荷变量Q在每个电路网格点上的电荷三阶导数;如果F(Q)无法写为Q的初等函数,则按照如下公式使用Q在前 4 个时间点的数值q_n, q_{n-1}, q_{n-2}, q_{n-3}来计算出Q在当前时间点上的电荷三阶导数:
在步骤102,根据仿真要求的误差阈值和电荷三阶导数,获取Trap-Gear 时间离散格式下一时间步的步长。
本发明实施例中,设 T为Trap格式的局部截断误差首项关于之前两步的时间步长和电荷三阶导数的函数;设G为Gear格式的局部截断误差首项关于之前两步的时间步长和电荷三阶导数的函数;则通过求解如下方程之一得到下一时间步的步长h p :
图2为根据本发明的时间步长示意图,如图2所示,h p 为当前时间点的下一时间步的步长,h 0 为当前时间点之前的第一时间步的步长,h 1 为当前时间点之前的第二和第三时间步的步长,,xn 为当前仿真时间点,x_i,i = n-3,...,n+1为按时间顺序递推的依次仿真时间点。
在步骤103,利用Trap-Gear 时间离散格式,求解电路时域仿真的微分代数方程。本发明实施例中,将步骤102得到的当前时间点的下一时间步的步长作为Trap-Gear时间离散格式的步长,求解电路时域仿真的微分代数方程。
实施例2
如果采用经典的Trap-Gear格式,Trap步与Gear步的时间步长比值为:
如果采用本发明的方法,该Trap步与Gear步的时间步长比例会随时间变化。
实施例3
本发明还提供一种电子设备,包括存储器和处理器,存储器上储存有在处理器上运行的程序,处理器运行所述程序时执行上述Trap-Gear 时间离散格式的时间步长设定方法的步骤。
实施例4
本发明还提供了一种计算机可读存储介质,其上存储有计算机指令,所述计算机指令运行时执行上述的Trap-Gear 时间离散格式的时间步长设定方法的步骤,所述Trap-Gear 时间离散格式的时间步长设定方法参见前述部分的介绍,不再赘述。
本领域普通技术人员可以理解:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种Trap-Gear时间离散格式的时间步长设定方法,包括以下步骤:
获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数;
根据仿真所要求的误差阈值和所述电荷三阶导数,获取当前时间点的下一时间步的步长;
将当前时间点的下一时间步的步长作为Trap-Gear 间离散格式的步长,求解电路时域仿真的微分代数方程。
3.根据权利要求1所述的方法,其特征在于,在所述获取当前时间点电荷变量在每个电路网格点上的电荷三阶导数的步骤,还包括,
使用电荷三阶导数在前 4 个时间点的数值来计算出电荷三阶导数在当前时间点上的电荷三阶导数。
7.一种电子设备,其特征在于,包括存储器和处理器,所述存储器上储存有在所述处理器上运行的程序,所述处理器运行所述程序时执行权利要求1-6任一项所述的Trap-Gear时间离散格式的时间步长设定方法的步骤。
8.一种计算机可读存储介质,其上存储有计算机指令,其特征在于,所述计算机指令运行时执行权利要求1-6任一项所述的Trap-Gear 时间离散格式的时间步长设定方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110421373.6A CN112989739B (zh) | 2021-04-20 | 2021-04-20 | 一种Trap-Gear时间离散格式的时间步长设定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110421373.6A CN112989739B (zh) | 2021-04-20 | 2021-04-20 | 一种Trap-Gear时间离散格式的时间步长设定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112989739A true CN112989739A (zh) | 2021-06-18 |
CN112989739B CN112989739B (zh) | 2021-07-30 |
Family
ID=76341143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110421373.6A Active CN112989739B (zh) | 2021-04-20 | 2021-04-20 | 一种Trap-Gear时间离散格式的时间步长设定方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112989739B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130305201A1 (en) * | 2012-05-08 | 2013-11-14 | Oracle International Corporation | Integrated circuit simulation using fundamental and derivative circuit runs |
CN103646152A (zh) * | 2013-12-23 | 2014-03-19 | 南方电网科学研究院有限责任公司 | 一种基于矩阵指数的电力系统电磁暂态仿真方法 |
CN106407492A (zh) * | 2016-02-03 | 2017-02-15 | 上海交通大学 | 用于电力系统的多重开关处理的微网实时仿真方法 |
CN107679287A (zh) * | 2017-09-11 | 2018-02-09 | 三峡大学 | 基于3步4阶隐式泰勒级数法的电磁暂态数值计算方法 |
-
2021
- 2021-04-20 CN CN202110421373.6A patent/CN112989739B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130305201A1 (en) * | 2012-05-08 | 2013-11-14 | Oracle International Corporation | Integrated circuit simulation using fundamental and derivative circuit runs |
CN103646152A (zh) * | 2013-12-23 | 2014-03-19 | 南方电网科学研究院有限责任公司 | 一种基于矩阵指数的电力系统电磁暂态仿真方法 |
CN106407492A (zh) * | 2016-02-03 | 2017-02-15 | 上海交通大学 | 用于电力系统的多重开关处理的微网实时仿真方法 |
CN107679287A (zh) * | 2017-09-11 | 2018-02-09 | 三峡大学 | 基于3步4阶隐式泰勒级数法的电磁暂态数值计算方法 |
Non-Patent Citations (1)
Title |
---|
HABAL,H(HABAL,HUSNI);GRAEB,H(GRAEB,HELMUT): "《A step-accurate model for the trapping and release of charge carriers suitable for the transient simulation of analog circuits》", 《MICROELECTRONICS RELIABILITY》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112989739B (zh) | 2021-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107133190A (zh) | 一种机器学习系统的训练方法和训练系统 | |
JP2009277226A (ja) | プロセスモデルの状態量のリアルタイム計算方法およびシミュレータ | |
DE202011110226U1 (de) | Kopplungsmethodik bzw. Simulationsvorrichtung für nicht-iterative Co-Simulation | |
CN110417013B (zh) | 电力系统稳定器参数整定方法及可读存储介质 | |
CN112989739B (zh) | 一种Trap-Gear时间离散格式的时间步长设定方法 | |
CN105404751B (zh) | 基于热-力-电磁场网络统一的实现方法 | |
CN105844006B (zh) | 一种mosfet bsim4子电路器件模型及其建模方法 | |
US7403884B2 (en) | Transient simulation using adaptive piecewise constant model | |
JP2014054093A (ja) | 電力系統の縮約モデル作成装置、作成方法及び作成プログラム | |
CN110968938A (zh) | 一种用于电磁暂态仿真的理想开关过程分析方法及系统 | |
CN113033128B (zh) | 一种选取电路仿真中牛顿迭代的初值的方法 | |
CN109389331B (zh) | 一种气窜风险评价方法及系统 | |
CN113255275B (zh) | 一种基于不光滑波形的时间离散格式切换方法 | |
De la Cruz et al. | Local Linearization-Runge Kutta (LLRK) methods for solving ordinary differential equations | |
CN114611421B (zh) | 基于模态衰减的人工黏性方法及系统 | |
US9665673B2 (en) | Input capacitance modeling for circuit performance | |
DE112010001965T5 (de) | Eingangskompensiertes und/oder eingangsüberkompensiertes Rechnen | |
CN115270515B (zh) | 基于边界面模型的土体状态数据预测方法、装置和设备 | |
CN114091394B (zh) | Bsim-bulk模型建模方法、计算机存储介质、电子设备 | |
CN113298256B (zh) | 自适应曲线学习方法、装置、计算机设备及存储介质 | |
CN113255268B (zh) | 一种电路仿真中瞬态分析不收敛的检测及修复方法 | |
CN112417794B (zh) | 一种散射参数计算方法 | |
CN116244894B (zh) | 一种基于大步长的电力系统暂态仿真方法及系统 | |
US9390387B2 (en) | Visualization technique of feasible regions | |
JP2013206841A (ja) | フラッシオーバの解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |