CN112988231A - 用于将零的值相乘的指令的装置、方法和系统 - Google Patents

用于将零的值相乘的指令的装置、方法和系统 Download PDF

Info

Publication number
CN112988231A
CN112988231A CN202010999921.9A CN202010999921A CN112988231A CN 112988231 A CN112988231 A CN 112988231A CN 202010999921 A CN202010999921 A CN 202010999921A CN 112988231 A CN112988231 A CN 112988231A
Authority
CN
China
Prior art keywords
format
zero
value
zero value
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010999921.9A
Other languages
English (en)
Inventor
M·埃尔马拉基
E·乌尔德-阿迈德-瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112988231A publication Critical patent/CN112988231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/44—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/496—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification

Abstract

描述了涉及用于将零的值相乘的指令的系统、方法和装置。在一个实施例中，硬件处理器包括：解码器，用于将单个指令解码，单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示数字格式的第三字段；以及执行电路，用于执行经解码的单个指令以：引起第一比较，引起第二比较，当第二比较指示第二数字等于第二数字的数字格式中的零值时，提供零的值作为结果，当第一比较指示第一数字等于第一数字的数字格式中的零值时，提供零的值作为结果，并且当第一比较指示第一数字不等于第一数字的数字格式中的零值并且第二比较指示第二数字不等于第二数字的数字格式中的零值时，提供第一数字与第二数字的乘法的乘积作为结果。

Description

用于将零的值相乘的指令的装置、方法和系统
技术领域
本公开总体上涉及电子学，并且更具体地本公开的实施例涉及用于实现将零的值相乘的指令的电路。
背景技术
处理器或处理器集合执行来自指令集(例如，指令集架构(ISA))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语指令在本文中可指宏指令或指微指令，宏指令例如，提供给处理器以供执行的指令，微指令例如，由处理器的解码器对宏指令进行解码得到的指令。
附图说明
在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：
图1图示根据本公开的实施例的耦合至存储器的硬件处理器。
图2A图示根据本公开的实施例的浮点模式下的并且包括耦合至“零”乘法器电路的“零”检测器电路的电路。
图2B图示根据本公开的实施例的整数模式下的并且包括耦合至“零”乘法器电路的“零”检测器电路的电路。
图3图示根据本公开的实施例的包括“零”模式的矩阵操作电路。
图4图示根据本公开的实施例的包括耦合至加法器电路的多个并行的“零”乘法器电路的电路。
图5图示根据本公开的实施例的包括多个并行的“零”乘法器电路的电路。
图6图示根据本公开的实施例的硬件处理器，该硬件处理器耦合至包括一个或多个“零”乘法指令的存储，该硬件处理器具有耦合至执行电路的“零”检测器电路。
图7图示根据本公开的实施例的硬件处理器，该硬件处理器耦合至包括一个或多个“零”乘法指令的存储，该硬件处理器具有执行电路的“零”检测器电路。
图8图示根据本公开的实施例的处理“零”乘法指令的方法。
图9A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。
图9B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。
图10A是图示根据本公开的实施例的用于图9A和图9B中的通用向量友好指令格式的字段的框图。
图10B是图示根据本公开的一个实施例的构成完整操作码字段的图10A中的专用向量友好指令格式的字段的框图。
图10C是图示根据本公开的一个实施例的构成寄存器索引字段的图10A中的专用向量友好指令格式的字段的框图。
图10D是图示根据本公开的一个实施例的构成扩充操作字段950的图10A中的专用向量友好指令格式的字段的框图。
图11是根据本公开的一个实施例的寄存器架构的框图。
图12A是图示根据本公开的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。
图12B是图示根据本公开的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性寄存器重命名的乱序发布/执行架构核的框图。
图13A是根据本公开的实施例的单个处理器核以及其到管芯上互连网络的连接以及它的第二级(L2)高速缓存的本地子集的框图。
图13B是根据本公开的实施例的图13A中的处理器核的部分的展开图。
图14是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、并且可具有集成图形器件的处理器的框图。
图15是根据本公开的一个实施例的系统的框图。
图16是根据本公开的实施例的更具体的示例性系统的框图。
图17所示的是根据本公开的实施例的第二更具体的示例性系统的框图。
图18所示的是根据本公开的实施例的芯片上系统(SoC)的框图。
图19是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。
具体实施方式
在下列描述中，阐述了众多具体细节。然而，应当理解，可在没有这些具体细节的情况下实施本公开的实施例。在其他实例中，未详细示出公知的电路、结构和技术，以免使对本描述的理解模糊。
说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可包括特定的特征、结构或特性，但是每个实施例可以不一定包括该特定的特征、结构或特性。而且，此类短语不一定是指同一实施例。此外，当结合实施例描述特定的特征、结构或特性时，认为结合无论是否被明确描述的其他实施例而影响此类特征、结构或特性是在本领域技术人员的知识范围之内的。
(例如，具有一个或多个核的)(例如，硬件)处理器可执行指令(例如，指令的线程)以对数据操作，从而例如执行算术、逻辑或其他功能。例如，软件可请求操作，并且硬件处理器(例如，该硬件处理器的一个或多个核)可响应于该请求来执行该操作。操作的一个非限制性示例是乘法操作。例如，形成神经网络的计算系统可以包括许多乘法操作数，其中乘数值为零并且/或者被乘数值为零。本文中的某些实施例允许跳过零的值的某些乘法操作。因此，这些实施例通过跳过这些乘法操作来允许硬件性能和功率优化。
操作可以在计算系统(例如，加速器和/或处理器)中对具有不同格式(例如，表示)的数值数据执行。在某些实施例中，数字处于定点格式或浮点格式。整数可以用二进制格式表示。有符号整数可以用二(2)补码格式表示(例如，其中前导为零指示正整数，而前导为一指示负整数)。(例如，实)数可以用浮点格式表示，例如，以利用固定数量的数位来表示不同数量级的数字。
数值格式的一个示例是其中数字通常被近似为固定数量个有效数位(有效数字)并且以某个固定底数(例如，底数二、十或十六)使用指数来缩放。数值格式的示例如下，其中S表示符号位，M表示尾数，并且E表示指数：
x＝significandxbaseexponent(x＝有效数字x底数指数) (1)
浮点格式的示例如下：
x＝(-1)Sx1.Mx2E-bias(x＝(-1)sx 1.M x 2E-偏差) (2)
根据用于二进制FP算术的IEEE 754标准，尾数是无符号数字(例如，二进制小数)，并且归一化浮点数在最高有效位(MSB)位置中具有单个一。在某些实施例中，(例如，在十进制小数点左边的)该位是隐式的，并且因此尾数不需要存储它。在某些实施例中，指数在此被表示为非负整数，从该非负整数减去常数偏差。虽然浮点格式的示例是浮点16(例如，二进制16)、浮点32(例如，二进制32)、浮点64(例如，二进制64)、浮点128(例如，二进制128)、和浮点256(例如，二进制256)，但是在某些实施例中可以使用具有符号、有效数字(例如，其尾数)、或指数位的任何数字。在一个实施例中，二进制16格式具有用于符号位的一位，用于指数的5位，和隐式地用于有效数字的11位(显式地存储10位)。在一个实施例中，二进制32格式具有用于符号位的一位，用于指数的8位，和隐式地用于有效数字的24位(显式地存储23位)。在一个实施例中，二进制64格式具有用于符号位的一位，用于指数的11位，和隐式地用于有效数字的53位(显式地存储52位)。在一个实施例中，二进制128格式具有用于符号位的一位，用于指数的15位，和隐式地用于有效数字的113位(显式地存储112位)。在一个实施例中，二进制256格式具有用于符号位的一位，用于指数的19位，和隐式地用于有效数字的237位(显式地存储236位)。
神经网络(例如，整数网络或浮点网络)的某些实施例具有包括至少一个零的输入值的各种操作。因此，对于这些神经网络(例如，实现神经网络的电路)，通过有效地跳过“乘零”的乘法来实现硬件性能(以及例如功率)优化。
指令格式可以包括操作码(例如，操作码的适当子集)或其他字段(例如，操作数或立即数)以指示包括一个或多个“零”的值的乘法不会被执行。指令格式可以包括操作码(例如，操作码的适当子集)或其他字段(例如，操作数或立即数)以指示任一个为零的多个输入值的所请求的乘法的结果是零(或者例如各自为零的多个输入值的所请求的乘法的结果被输出为恰好为零)。在某些实施例中，指示值何时为“零”的指令的数字格式被包括在指令中(例如，作为操作码或其他字段)。在某些实施例中，用于乘法操作的乘法器被替代地关闭(例如，被关闭或者不被打开)，并且因此节约功率。由于乘法的数量可能很大(例如，10次、100次、1000次等)，因此该功率节约相应地缩放，其中包括用于提供一对输入值的乘法的结果的电路的多个乘法器，这一对输入值中的任一者为零。指令可以包括本文中讨论的字段中的一个或多个(例如，任一个)。
本文中公开的指令是对(例如，计算机的)处理器本身的运行的改进。不具有此类指令作为其指令集的部分的指令解码电路(例如，解码器)将不是如本文中所讨论那样进行解码。不具有此类指令作为其指令集的部分的执行电路将不是如本文中所讨论的那样执行。例如，当处理器将单个指令解码为经解码的指令并且该经解码的指令由处理器执行时，该单个指令引起第一数字与第一数字的数字格式中的零值的第一比较，引起第二数字与第二数字的数字格式中的零值的第二比较，当第二比较指示第二数字等于第二数字的数字格式中的零值时，提供零的值作为单个指令的结果，当第一比较指示第一数字等于第一数字的数字格式中的零值时，提供零的值作为单个指令的结果，并且当第一比较指示第一数字不等于第一数字的数字格式中的零值并且第二比较指示第二数字不等于第二数字的数字格式中的零值时，提供第一数字与第二数字的乘法的乘积作为单个指令的结果，该单个指令是对(例如，计算机的)处理器本身的运行的改进。
图1图示根据本公开的实施例的耦合至存储器110的硬件处理器100。所描绘的硬件处理器100包括硬件解码器102(例如，解码单元或解码电路)和硬件执行电路104(例如，执行单元)。所描绘的硬件处理器100包括(多个)寄存器106。例如，作为对存储器110中的数据的访问(例如，加载或存储)的附加或替代，寄存器可以包括一个或多个寄存器以访问(例如，加载和/或存储)数据。所描绘的硬件处理器100包括高速缓存108。例如，作为对存储器110和/或(多个)寄存器106中的数据的访问(例如，加载或存储)的附加或替代，高速缓存可以包括一个或多个高速缓存区块以访问(例如，加载和/或存储)数据。
所描绘的执行电路104包括矩阵操作电路112、标量电路114、和/或向量/单指令多数据(SIMD)电路116。在某些实施例中，可以存在(例如，利用)矩阵操作电路112、标量电路114、和/或向量/单指令多数据(SIMD)电路116中的仅一个或任何组合。在某些实施例中，矩阵操作电路112对一个或多个矩阵进行操作。在一个实施例中，矩阵操作电路112是图3中描绘的矩阵操作电路的实例。矩阵操作电路112可以被包括在核中或者被包括作为(例如，外部)加速器。在某些实施例中，标量电路114对标量值(例如，多个单个数字)进行操作。在某些实施例中，向量/SIMD电路116对向量或紧缩数据值进行操作。
注意，本文中的附图可能没有描绘所有的数据通信连接。本领域普通技术人员将会领会，这是为了不使附图中的某些细节模糊。注意，附图中的双向箭头可以不要求双向通信，例如，它可指示单向通信(例如，去往或来自那个组件或设备)。可在本文中的某些实施例中利用通信路径中的任何路径或所有组合。
硬件解码器102可接收(例如，单条)指令(例如，宏指令)，并将该指令解码为例如微指令和/或微操作。硬件执行电路104可执行经解码的指令(例如，宏指令)以执行一个或多个操作。例如，要由解码器102解码的指令以及对于要由执行电路104执行的经解码的指令可以是本文中讨论的、例如在图6-图8中的任何指令。
(多个)乘法器电路可以是图2-图7中的乘法器电路中的任一个。本文中的某些实施例涉及在其指令集中包括指令的处理器，该指令响应于乘法请求而执行操作。例如，当处理器将单个指令解码为经解码的指令并且该经解码的指令由处理器执行时，该单个指令引起第一数字与第一数字的数字格式中的零值的第一比较，引起第二数字与第二数字的数字格式中的零值的第二比较，当第二比较指示第二数字等于第二数字的数字格式中的零值时，提供零的值作为单个指令的结果，当第一比较指示第一数字等于第一数字的数字格式中的零值时，提供零的值作为单个指令的结果，并且当第一比较指示第一数字不等于第一数字的数字格式中的零值并且第二比较指示第二数字不等于第二数字的数字格式中的零值时，提供第一数字与第二数字的乘法的乘积作为单个指令的结果。
解码器102、执行电路104、寄存器106、和/或高速缓存108可以是处理器的单个核的元件，并且例如各自具有电路的实例的多个核可被包括。处理器(以及例如该处理器的核)可以是根据本文中的公开内容中的任何内容的处理器和/或核。
图2A图示根据本公开的实施例的包括耦合至“零”乘法器电路228的“零”检测器电路201的电路200。在图2A中，数字格式存储指示第一输入数字202和/或第二输入数字204的数字格式的值。在一个实施例中，数字格式向比较电路220、222指示在该特定数字格式218中如何表示(例如，恰好为)零。
所描绘的电路200包括用于第一浮点数202和第二浮点数204的存储(例如，触发器)。用于第一浮点数202的所描绘的格式是单个位的符号字段206、用于指数字段208的多个位(例如，八位或十一位)、以及用于小数字段210的多个位(例如，二十三位或五十二位)。用于第二浮点数204的所描绘的格式是单个位的符号字段212、用于指数字段214的多个位(例如，八位或十一位)、以及用于小数字段216的多个位(例如，二十三位或五十二位)。在一个实施例中，当用浮点格式表示的数字为零或正时，符号位是零，并且当用浮点格式表示的数字为负时，符号位是一。
在某些实施例中，数字格式218向比较电路220指示零的浮点值包括第一数字202的符号位字段206中的零值、第一数字202的指数字段208中的零值(例如，指数字段的完整位长度的每个位位置中的多个零)、以及第一数字202的小数字段210中的零值(例如，小数字段的完整位长度的每个位位置中的多个零)，并且/或者向比较电路222指示零的浮点值包括第二数字204的符号位字段212中的零值、第二数字204的指数字段214中的零值(例如，指数字段的完整位长度的每个位位置中的多个零)、以及第二数字204的小数字段216中的零值(例如，小数字段的完整位长度的每个位位置中的多个零)。在某些实施例中，数字格式控制电路200(例如，比较电路220、224)以将电路200在不同数字格式(例如，模式)之间切换，例如，用于图2A所示的浮点数以及用于图2B所示的整数。
在某些实施例中，响应于由经解码的指令引起的请求，(i)比较电路220用于将由数字格式218指定的零的值与第一数字202进行比较，并且在一个实施例中，由比较电路220进行的多个比较包括零值与第一数字202的符号位206的比较、零值与第一数字202的指数字段208的比较、以及零值与第一数字202的小数字段210的比较，例如，并且当第一数字202为零值时(例如当由比较电路220进行的零值与第一数字202的符号位206的比较、零值与第一数字202的指数字段208的比较、以及零值与第一数字202的小数字段210的比较全部为真(非假)时)输出第一值(例如，零)，并且当第一数字202不是零值时(例如当由比较电路220进行的零值与第一数字202的符号位206的比较、零值与第一数字202的指数字段208的比较、或者零值与第一数字202的小数字段210的比较中的任一个为假(非真)时)输出不同的第二值(例如，一)，以及(ii)比较电路222用于将由数字格式218指定的零的值与第二数字204进行比较，并且在一个实施例中，由比较电路222进行的多个比较包括零值与第二数字204的符号位212的比较、零值与第二数字204的指数字段214的比较、以及零值与第二数字204的小数字段216的比较，例如，并且当第二数字204为零值时(例如当由比较电路222进行的零值与第二数字204的符号位212的比较、零值与第二数字204的指数字段214的比较、以及零值与第二数字204的小数字段216的比较全部为真(非假)时)输出第一值(例如，零)，并且当第二数字204不是零值时(例如当由比较电路222进行的零值与第二数字204的符号位212的比较、零值与第二数字204的指数字段214的比较、或者零值与第二数字204的小数字段216的比较中的任一个为假(非真)时)输出不同的第二值(例如，一)。在图2A中，来自比较电路220和比较电路222中的每一个的输出被输入至逻辑门224(例如，使得AND逻辑门224仅当两个输入均为一时在其输出226上断言一)。例如，当第一数字202不是零值同时第二数字204不是零值时，AND逻辑门224断言值(例如，一)。
在此类实施例中的一个实施例中，来自AND逻辑门224的去往“零”检测器电路201的输出226被输入到“零”乘法器电路228中，使得(i)当第一数字202不是零值同时第二数字204不是零值时，来自零输出存储234的零(例如，以指定数字格式的常数零)被提供为输出236，以及(ii)否则来自由乘法器230进行的第一数字202与第二数字204的乘法的乘积输出被提供为输出236。在某些实施例中，不同数字格式被提供给每个比较电路。
在一个实施例中，当第一数字202为零值或第二数字204为零值时，乘法器230被关闭(例如，经由功率控制开关232)以例如节省用于不会对第一浮点数202和第二浮点数204执行的乘法的功率。
图2B图示根据本公开的实施例的整数模式下的并且包括耦合至“零”乘法器电路228的“零”检测器电路201的电路200。在图2B中，数字格式存储指示第一输入数字252和/或第二输入数字254的数字格式的值(例如，数字252和254在与用于数字202和204的如图2A中使用的相同的存储中)。在一个实施例中，数字格式向比较电路220、222指示在该特定数字格式218中如何表示(例如，恰好为)零。
所描绘的电路200包括用于第一整数252和第二整数254的存储(例如，触发器)。用于第一整数252的所描绘的格式是单个字段的位(例如，三十二位或六十四位，或更多位)。用于第二整数254的所描绘的格式是单个字段的位(例如，三十二位或六十四位，或更多位)。
在某些实施例中，数字格式218向比较电路220指示整数值零是第一数字252的所有位位置中的零(例如，与整数值一形成对照，整数值一包括之前是零值的最低有效位中的一值(例如，00000001用于八位整数宽度))，并且/或者向比较电路222指示整数值零是第二数字254的所有位位置中的零(例如，与整数值一形成对照，整数值一包括之前是零值的最低有效位中的一值(例如，00000001用于八位整数宽度))。在某些实施例中，数字格式控制电路200(例如，比较电路220、224)以将电路200在不同数字格式之间切换，例如，用于图2A所示的浮点数以及用于图2B所示的整数。
在某些实施例中，响应于由经解码的指令引起的请求，(i)比较电路220用于将由数字格式218指定的零的值与第一数字252进行比较，例如，并且当第一数字252为零值时输出第一值(例如，零)，并且当第一数字252不是零值时输出不同的第二值(例如，一)，以及(ii)比较电路222用于将由数字格式218指定的零的值与第二数字254进行比较，例如，并且当第二数字254为零值时输出第一值(例如，零)，并且当第二数字254不是零值时输出不同的第二值(例如，一)。在图2B中，来自比较电路220和比较电路222中的每一个的输出被输入至逻辑门224(例如，使得AND逻辑门224仅当两个输入均为一时在其输出226上断言一)。例如，当第一数字252不是零值同时第二数字254不是零值时，AND逻辑门224断言值(例如，一)。
在此类实施例中的一个实施例中，来自AND逻辑门224的去往“零”检测器电路201的输出226被输入到“零”乘法器电路228中，使得(i)当第一数字252为零值或者第二数字254为零值时，来自零输出存储234的零(例如，以指定数字格式的常数零)被提供为输出236，以及(ii)否则来自由乘法器230进行的第一数字252与第二数字254的乘法的乘积输出被提供为输出236。在某些实施例中，不同数字格式被提供给每个比较电路。
在一个实施例中，当第一数字252为零值或第二数字254为零值时，乘法器230被关闭(例如，经由功率控制开关232)以例如节省用于不会对第一整数252和第二整数254执行的乘法的功率。
在图1中，矩阵操作电路112包括一个或多个乘法器电路112A，标量电路114包括一个或多个乘法器电路114A，并且向量/SIMD电路116包括一个或多个乘法器电路116A。在某些实施例中，(多个)乘法器电路112A、(多个)乘法器电路114A、或(多个)乘法器电路116A中的任一者中的一个或多个是来自图2A-图2B的乘法器电路228的实例，例如，其中相应的矩阵操作电路112、标量电路114、和向量/SIMD电路116包括来自图2A-图2B的“零”检测器电路201的实例。
图3图示根据本公开的实施例的包括“零”模式350的矩阵操作电路300。在某些实施例中，所描绘的矩阵操作电路300包括多个融合乘法累加电路(FMA)302，这些FMA耦合在一起使得来自某些FMA的输出作为输入被传递至其他FMA。
作为一个示例，在某些实施例中，矩阵(片A 304)中的行数与串联的(链式)融合乘法累加电路(FMA)的数量匹配，这些串联的FMA包括计算的等待时间。在某些实施例中，每个乘法器电路是来自图2A-图2B的“零”乘法器电路228的实例，例如，其中也包括“零”检测器电路201。任选地，模式选择350可以包括用于“零”数字格式的存储。
实现方式可自由地在更小高度的网格上再循环，但是计算保持相同。在一个实施例中，源/目的地向量来自N行的片(片C 306)，并且FMA的网格302执行N向量矩阵操作，从而产生执行片的矩阵乘法的完整的指令，并且例如片B 308是另一个向量源并且将“广播”项提供给每一级中的FMA。
在操作中，在一些实施例中，(存储在片B 308中的)矩阵B的元素跨FMA的矩形网格散布。(存储在片A 304中的)矩阵B使其行的元素被转换，以与FMA的矩形网格的列尺度匹配。在网格中的每个FMA处，A和B的元素相乘，并被加到(例如，来自上方的FMA的)传入被加数，并且传出和被传递至FMA的下一行(或最终输出)。
通过包括“零”模式350，矩阵操作电路300可控制以允许“零”模式被利用或不被利用。在某些实施例中，数字格式352定义值何时为“零”。在一个实施例中，当矩阵操作电路300处于“零”模式时，任一者为零的多个输入值的所请求的乘法的结果被输出为恰好为一，否则结果是乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。在某些实施例中，用于相应乘法操作的特定乘法器对于包括至少一个零的一组输入值被替代地关闭(例如，被关闭或者不被打开)，并且因此节约功率。在某些实施例中，当矩阵操作电路300不处于“零”模式时，多个输入值的所请求的乘法的结果仅为乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。
图4图示根据本公开的实施例的包括耦合至加法器电路414的多个并行的“零”乘法器电路406、408、410、412的电路400。如所描绘，第一紧缩数据(例如，向量)源402A3-A0和第二紧缩数据(例如，向量)源404B3-B0各自具有四个紧缩数据元素。应当理解，电路400中可以存在单个元素或任意多个元素。在一个实施例中，这些元素中的每一个是浮点数。紧缩数据元素可以被并行地处理。
每个乘法器电路406、408、410、412可以是图2A-图2B中的“零”乘法器电路228的实例。每个乘法器电路可以包括图2A-图2B中的“零”检测器电路201。在某些实施例中，数字格式452定义值何时为“零”，例如，其中数字格式452由本文中公开的指令的执行设置。
如所描绘，第一“零”乘法器电路406采取以下元素作为输入：(i)来自第一紧缩数据源402的元素A3，以及(ii)来自第二紧缩数据源404的元素B3。如所描绘，第二“零”乘法器电路408采取以下元素作为输入：(i)来自第一紧缩数据源402的元素A2，以及(ii)来自第二紧缩数据源404的元素B2。如所描绘，第三“零”乘法器电路408采取以下元素作为输入：(i)来自第一紧缩数据源402的元素A1，以及(ii)来自第二紧缩数据源404的元素B1。如所描绘，第四“零”乘法器电路412采取以下元素作为输入：(i)来自第一紧缩数据源402的元素A0，以及(ii)来自第二紧缩数据源404的元素B0。
当电路400处于“零”模式(例如，如由本文中公开的指令的执行在存储450中设置的)时，对均不为零的一对输入值的所请求的乘法的结果是乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)，当一对输入值中的第二输入值为零时，结果是零值，并且当一对输入值中的第一输入值为零时，结果是零值。
在某些实施例中，用于相应乘法操作的特定乘法器对于其中任一个为零的一组输入值被替代地关闭(例如，被关闭或者不被打开)，并且因此节约功率。在某些实施例中，当电路400不处于“零”模式时，一对输入值的所请求的乘法的结果仅为乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。
在一个实施例中，在存储450中设置“零”模式使所有乘法器电路406、408、410、412(或者例如所有乘法器电路的适当子集)处于“零”模式。如本文中讨论的，乘法器电路406、408、410、412可以(例如，各自)包括图2A-图2B中的“零”检测器电路201的实例。
作为一个示例，当每个乘法器电路406、408、410、412处于“零”模式时：乘法器电路406用于当A3或B3中的任一个为零时(例如，如由耦合在乘法器电路406与其来自第一紧缩数据源402和第二紧缩数据源404的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A3和B3均不为“零”时，输出A3与B3的乘法的实际结果；乘法器电路408用于当A2或B2中的任一个零时(例如，如由耦合在乘法器电路408与其来自第一紧缩数据源402和第二紧缩数据源404的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A2和B2均不为“零”时，输出A2与B2的乘法的实际结果；乘法器电路410用于当A1或B1中的任一个为零时(例如，如由耦合在乘法器电路410与其来自第一紧缩数据源402和第二紧缩数据源404的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A1和B1均不为“零”时，输出A1与B1的乘法的实际结果；以及乘法器电路412用于当A0或B0中的任一个为零时(例如，如由耦合在乘法器电路412与其来自第一紧缩数据源402和第二紧缩数据源404的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A0和B0均不为“零”时，输出A0与B0的乘法的实际结果。
在所描绘的实施例中，乘法器电路406、408、410、412的输出被加法器电路414一起加到单个(例如，浮点)数字中，并且该单个数字被加法器电路418加到初始值(或中间结果)416以产生结果420。在一个实施例中，乘法的多个迭代由乘法器电路406、408、410、412执行，其中来自加法器电路414的中间结果被存储(例如，累加)到中间结果416存储中，并且被加到来自加法器电路414的下一结果。
图5图示根据本公开的实施例的包括多个并行的“零”乘法器电路506、508、510、512的电路500。如所描绘，第一紧缩数据(例如，向量)源502A3-A0和第二紧缩数据(例如，向量)源504B3-B0各自具有四个紧缩数据元素。应当理解，电路500中可以存在单个元素或任意多个元素。在一个实施例中，这些元素中的每一个是浮点数。紧缩数据元素可以被并行地处理。
每个乘法器电路506、508、510、512可以是图2A-图2B中的“零”乘法器电路228的实例。每个乘法器电路可以包括图2A-图2B中的“零”检测器电路201。在某些实施例中，数字格式552定义值何时为“零”，例如，其中数字格式552由本文中公开的指令的执行设置。
如所描绘，第一“零”乘法器电路506采取以下元素作为输入：(i)来自第一紧缩数据源502的元素A3，以及(ii)来自第二紧缩数据源504的元素B3。如所描绘，第二“零”乘法器电路508采取以下元素作为输入：(i)来自第一紧缩数据源502的元素A2，以及(ii)来自第二紧缩数据源504的元素B2。如所描绘，第三“零”乘法器电路508采取以下元素作为输入：(i)来自第一紧缩数据源502的元素A1，以及(ii)来自第二紧缩数据源504的元素B1。如所描绘，第四“零”乘法器电路512采取以下元素作为输入：(i)来自第一紧缩数据源502的元素A0，以及(ii)来自第二紧缩数据源504的元素B0。
当电路500处于“零”模式(例如，如由本文中公开的指令的执行在存储550中设置的)时，对均不为零的一对输入值的所请求的乘法的结果是乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)，当一对输入值中的第二输入值为零时，结果是一对输入值中的第一输入值，并且当一对输入值中的第一输入值为零时，结果是一对输入值中的第二输入值。
在某些实施例中，用于相应乘法操作的特定乘法器对于其中任一个为零的一组输入值被替代地关闭(例如，被关闭或者不被打开)，并且因此节约功率。在某些实施例中，当电路500不处于“零”模式时，一对输入值的所请求的乘法的结果仅为乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。
在一个实施例中，在存储550中设置“零”模式使所有乘法器电路506、508、510、512(或者例如所有乘法器电路的适当子集)处于“零”模式。如本文中讨论的，乘法器电路506、508、510、512可以(例如，各自)包括图2A-图2B中的“零”检测器电路201的实例。作为一个示例，当每个乘法器电路506、508、510、512处于“零”模式时：乘法器电路506用于当A3或B3中的任一个为零时(例如，如由耦合在乘法器电路506与其来自第一紧缩数据源502和第二紧缩数据源504的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A3和B3均不为“零”时，输出A3与B3的乘法的实际结果；乘法器电路508用于当A2或B2中的任一个为零时(例如，如由耦合在乘法器电路508与其来自第一紧缩数据源502和第二紧缩数据源504的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A2和B2均不为“零”时，输出A2与B2的乘法的实际结果；乘法器电路510用于当A1或B1中的任一个为零时(例如，如由耦合在乘法器电路510与其来自第一紧缩数据源502和第二紧缩数据源504的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A1和B1均不为“零”时，输出A1与B1的乘法的实际结果；以及乘法器电路512用于当A0或B0中的任一个为零时(例如，如由耦合在乘法器电路512与其来自第一紧缩数据源502和第二紧缩数据源504的输入之间的图2A-图2B中的“零”检测器电路201的实例确定的)，输出零，并且当A0和B0均不为“零”时，输出A0与B0的乘法的实际结果。
图6图示根据本公开的实施例的硬件处理器600，硬件处理器600耦合至包括一个或多个“零”乘法指令604的存储602，硬件处理器600具有耦合至执行电路616的“零”检测器电路614。在某些实施例中，“零”乘法指令根据本文中的公开内容中的任何内容。在一个实施例中，“零”乘法指令604包括用于指示本文中讨论的数字格式的数字格式字段606。
在一个实施例中，例如，响应于执行操作的请求，指令(例如，宏指令)从存储602被取出，并且被发送到解码器608。在所描绘的实施例中，解码器608(例如，解码器电路)将指令解码为经解码的指令(例如，一条或多条微指令或一个或多个微操作)。经解码的指令随后被发送以供执行，例如，经由调度器电路610来调度经解码的指令以供执行。
在(例如，其中处理器/核支持乱序(OoO)执行的)某些实施例中，处理器包括耦合至寄存器堆/存储器电路612(例如，单元)的寄存器重命名/分配器电路610，用于分配资源并对寄存器(例如，与指令的初始源和最终目的地相关联的寄存器)执行寄存器重命名。在某些实施例中，(例如，对于乱序执行)，处理器包括耦合至解码器608的一个或多个调度器电路610。(多个)调度器电路可调度与经解码的指令相关联的一个或多个操作(包括从“零”乘法指令604解码出的一个或多个操作)，以例如用于在执行电路616上执行。在所描绘的实施例中，“零”检测器电路614与执行电路分开，例如，其中“零”检测器电路在核的前端(例如，图12B中的前端单元1230)中或者在寄存器读取/存储器读取级(例如，图12A中的级1214)与执行级(例如，图12A中的级1216)之间，例如在检取操作数之后但是在对操作数的执行之前。在某些实施例中，“零”检测器电路614是图2A-图2B中的“零”检测器电路201的实例。
作为一个示例，经解码的“零”乘法指令604用于通过“零”检测器电路614使第一输入操作数和第二输入操作数(例如，来自紧缩数据源的相应的一对输入操作数)各自与零的值(例如，如由数字格式606指示)进行比较，并且用于使(i)当一对输入值中的任一个或两者不为零时，对这一对输入值的所请求的乘法的结果被输出为零值(例如，通过经由旁路622发送零值)，以及(ii)否则结果是乘法器电路618的乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。在某些实施例中，用于乘法操作的特定乘法器电路618对于包括至少一个(例如，仅零)为“零”的值的一组输入值被关闭(例如，被关闭或者不被打开)，并且因此节约功率。在另一实施例中，代替关闭被确定为不用于包括一个或多个“零”输入值的乘法的执行电路616(例如，乘法器电路618)，执行电路616被替代地用于不同操作的计算。
作为另一示例，经解码的“零”乘法指令604用于通过“零”检测器电路614使第一输入操作数和第二输入操作数(例如，来自紧缩数据源的相应的一对输入操作数)各自与零的值(例如，如由数字格式606指示)进行比较，并且用于使(i)对各自为零的一对输入值的所请求的乘法的结果被输出为零(例如，通过经由旁路622发送零的值)，以及(ii)否则结果是乘法器电路618的乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。在某些实施例中，用于乘法操作的特定乘法器电路618对于各自为零的一组输入值被关闭(例如，被关闭或者不被打开)，并且因此节约功率。在另一实施例中，代替关闭被确定为不用于零输入值的执行电路616(例如，乘法器电路618)，执行电路616被替代地用于不同操作的计算。
每个乘法器电路618可以是图2A-图2B中的“零”乘法器电路228的实例。在某些实施例中，数字格式606定义值何时为零，例如，其中数字格式606由指令604设置。
在某些实施例中，写回电路620被包括以将指令的结果写回到目的地(例如，将它们写入(多个)寄存器和/或存储器)，例如，因此那些结果在处理器内是可见的(例如，在产生那些结果的执行电路外部是可见的)。在一个实施例中，实际结果在指令604的执行期间被确定(例如，由执行电路616)，但是该结果在执行之后(例如，在执行级之后)被替换为零的值(例如，针对结果的宽度)，例如，在写回电路620中(例如，在写回级中)。
这些组件中的一个或多个组件(例如，解码器608、寄存器重命名/寄存器分配器/调度器610、执行电路616、寄存器(例如，寄存器堆)/存储器612、或写回电路620)可以在硬件处理器的单个核中(以及例如在各自都具有这些组件的实例的多个核中)。
图7图示根据本公开的实施例的硬件处理器700，硬件处理器700耦合至包括一个或多个“零”乘法指令704的存储，硬件处理器700具有执行电路714的“零”检测器电路716。在某些实施例中，“零”乘法指令根据本文中的公开内容中的任何内容。在一个实施例中，“零”乘法指令704包括用于指示本文中讨论的数字格式的数字格式字段706。
在一个实施例中，例如，响应于执行操作的请求，指令(例如，宏指令)从存储702被取出，并且被发送到解码器708。在所描绘的实施例中，解码器708(例如，解码器电路)将指令解码为经解码的指令(例如，一条或多条微指令或一个或多个微操作)。经解码的指令随后被发送以供执行，例如，经由调度器电路710来调度经解码的指令以供执行。
在(例如，其中处理器/核支持乱序(OoO)执行的)某些实施例中，处理器包括耦合至寄存器堆/存储器电路712(例如，单元)的寄存器重命名/分配器电路710，用于分配资源并对寄存器(例如，与指令的初始源和最终目的地相关联的寄存器)执行寄存器重命名。在某些实施例中，(例如，对于乱序执行)，处理器包括耦合至解码器708的一个或多个调度器电路710。(多个)调度器电路可调度与经解码的指令相关联的一个或多个操作(包括从“零”乘法指令704解码出的一个或多个操作)，以例如用于在执行电路714上执行。在所描绘的实施例中，“零”检测器电路716在执行电路714内，例如，在图12B中的执行集群1260中。在某些实施例中，“零”检测器电路716是图2A-图2B中的“零”检测器电路201的实例。
作为一个示例，经解码的“零”乘法指令704用于通过执行电路714的“零”检测器电路716使第一输入操作数和第二输入操作数(例如，来自紧缩数据源的相应的一对输入操作数)各自与“零”值(例如，如由数字格式706指示)进行比较，并且用于使(i)对一对输入值的所请求的乘法的结果被输出为零值(例如，通过发送单个零值作为输出而不输入到乘法器电路718中)，以及(ii)否则结果是乘法器电路718的乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。在某些实施例中，用于乘法操作的特定乘法器电路718对于包括至少一个为零的值的一组输入值被关闭(例如，被关闭或者不被打开)，并且因此节约功率。在另一实施例中，代替关闭被确定为不用于包括至少一个“零”输入值的乘法的执行电路乘法器电路718，执行电路乘法器电路718被替代地用于不同操作的计算。
作为另一示例，经解码的“零”乘法指令704用于通过“零”检测器电路716使第一输入操作数和第二输入操作数(例如，来自紧缩数据源的相应的一对输入操作数)各自与“零”值(例如，如由数字格式706指示)进行比较，并且用于使(i)对各自为零的一对输入值的所请求的乘法的结果被输出为零(例如，通过经由旁路722发送零的值)，以及(ii)否则结果是乘法器电路718的乘法的实际结果(例如，将容纳在用于结果的所提供的存储中的结果)。在某些实施例中，用于乘法操作的特定乘法器电路718对于各自为零的一组输入值被关闭(例如，被关闭或者不被打开)，并且因此节约功率。在另一实施例中，代替关闭被确定为不用于“零”输入值的乘法器电路718，乘法器电路718被替代地用于不同操作的计算。
每个乘法器电路718可以是图2A-图2B中的“零”乘法器电路228的实例。在某些实施例中，数字格式706定义值何时为零，例如，其中数字格式706由指令704设置。
在某些实施例中，写回电路720被包括以将指令的结果写回到目的地(例如，将它们写入(多个)寄存器和/或存储器)，例如，因此那些结果在处理器内是可见的(例如，在产生那些结果的执行电路外部是可见的)。在一个实施例中，实际结果在指令704的执行期间被确定(例如，由乘法器电路718)，但是该结果在执行之后(例如，在执行级之后)被替换为零的值(例如，针对结果的宽度)，例如，在写回电路720中(例如，在写回级中)。
这些组件中的一个或多个组件(例如，解码器708、寄存器重命名/寄存器分配器/调度器710、执行电路714、寄存器(例如，寄存器堆)/存储器712、或写回电路720)可以在硬件处理器的单个核中(以及例如在各自都具有这些组件的实例的多个核中)。
在某些实施例中，“零”乘法指令不具有其输入值中的任一个为一的先前知识或指示。
图8图示根据本公开的实施例的处理“零”乘法指令的方法。处理器(或例如处理器核)可例如响应于接收到执行来自软件的指令的请求来执行方法800。所描绘的方法800包括通过以下步骤处理“零”乘法指令：802：取出指令，该指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于第一数字和第二数字的数字格式的第三字段；804：将指令解码为经解码的指令；806：检取与第一字段、第二字段、和第三字段相关联的数据；808：(任选地)调度经解码的指令以供执行；810：执行经解码的指令以：引起第一数字与第一数字的数字格式中的零值的第一比较，引起第二数字与第二数字的数字格式中的零值的第二比较，当第二比较指示第二数字等于第二数字的数字格式中的零值时，提供零的值作为单个指令的结果，当第一比较指示第一数字等于第一数字的数字格式中的零值时，提供零的值作为单个指令的结果，并且当第一比较指示第一数字不等于第一数字的数字格式中的零值并且第二比较指示第二数字不等于第二数字的数字格式中的零值时，提供第一数字与第二数字的乘法的乘积作为单个指令的结果；以及812：提交所执行的指令的结果。
在一个实施例中，指令是紧缩数据(例如，向量)指令，其中第一字段标识数字的第一向量，第二字段标识数字的第二向量，并且执行电路执行经解码的单个指令以：引起数字的第一向量的每个数字与数字的第一向量的数字格式中的零值的多个第一比较，引起数字的第二向量的每个数字与数字的第二向量的数字格式中的零值的多个第二比较，对于指示数字的第二向量的对应的第二数字等于数字的第二向量的数字格式中的零值的多个第二比较中的每一个、提供零值作为单个指令的结果，对于指示数字的第一向量的对应的第一数字等于数字的第一向量的数字格式中的零值的多个第一比较中的每一个、提供零值作为单个指令的结果，并且当第一比较指示数字的第一向量的第一数字不等于第一数字的数字格式中的零值并且对应的第二比较指示数字的第二向量的对应的第二数字不等于第二数字的数字格式中的零值时，提供第一数字与对应的第二数字的乘法的乘积作为单个指令的结果。
在本文中的附图(例如，图2-图8)中，数据可从寄存器/存储器加载，并且可被存储在寄存器或存储器中(例如，仅在指令的执行的末尾处)。在某些实施例中，数据源(输入)和数据目的地(输出)各自具有相同数量的位(例如，和/或用于紧缩数据源/目的地的元素)。在某些实施例中，可在(例如，系统)存储器中访问数据中的一些或全部数据。本文中的输入和输出向量的值和尺寸也是示例，并且可利用其他值和尺寸。数据可根据高位优先顺序或低位优先顺序。
下文详述可在上文中使用的示例性架构、系统等。
可以根据下列示例来描述所公开的技术的至少一些实施例：
示例1。一种硬件处理器，包括：
解码器，用于将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及
执行电路，用于执行所述经解码的单个指令，以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例2。如示例1所述的硬件处理器，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
示例3。如示例2所述的硬件处理器，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
示例4。如示例1所述的硬件处理器，其中，所述数字格式被提供为所述单个指令的立即数。
示例5。如示例1所述的硬件处理器，其中，所述数字格式由所述单个指令的操作码指示。
示例6。如示例1所述的硬件处理器，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供零值作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例7。如示例1所述的硬件处理器，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
示例8。如示例1所述的硬件处理器，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
示例9。一种方法，包括：
利用硬件处理器的解码器将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及利用所述硬件处理器的执行电路执行所述经解码的单个指令以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例10。如示例9所述的方法，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
示例11。如示例10所述的方法，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
示例12。如示例9所述的方法，进一步包括从所述单个指令的立即数读取所述数字格式。
示例13。如示例9所述的方法，进一步包括从所述单个指令的操作码确定所述数字格式。
示例14。如示例9所述的方法，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供零值作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例15。如示例9所述的方法，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
示例16。如示例9所述的方法，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
示例17。一种存储代码的非暂态机器可读介质，所述代码当由机器执行时使所述机器执行方法，所述方法包括：
利用硬件处理器的解码器将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及
利用所述硬件处理器的执行电路执行所述经解码的单个指令以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例18。如示例17所述的非暂态机器可读介质，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
示例19。如示例18所述的非暂态机器可读介质，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
示例20。如示例17所述的非暂态机器可读介质，进一步包括从所述单个指令的立即数读取所述数字格式。
示例21。如示例17所述的非暂态机器可读介质，进一步包括从所述单个指令的操作码确定所述数字格式。
示例22。如示例17所述的非暂态机器可读介质，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供所述数字的第二向量的第二数字作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
示例23。如示例22所述的非暂态机器可读介质，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
示例24。如示例17所述的非暂态机器可读介质，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
在又一实施例中，一种装置包括数据存储设备，该数据存储设备存储代码，该代码在由硬件处理器执行时使得该硬件处理器执行本文中所公开的任何方法。装置可如在具体实施方式中所描述。方法可如在具体实施方式中所描述。
指令集可包括一种或多种指令格式。给定的指令格式可定义各种字段(例如，位的数量、位的位置)以指定将要执行的操作(例如，操作码)以及将对其执行该操作的(多个)操作数和/或(多个)其他数据字段(例如，掩码)，等等。通过指令模板(或子格式)的定义来进一步分解一些指令格式。例如，可将给定指令格式的指令模板定义为具有该指令格式的字段(所包括的字段通常按照相同顺序，但是至少一些字段具有不同的位的位置，因为较少的字段被包括)的不同子集，和/或定义为具有以不同方式进行解释的给定字段。由此，ISA的每一条指令使用给定的指令格式(并且如果经定义，则按照该指令格式的指令模板中的给定的一个指令模板)来表达，并包括用于指定操作和操作数的字段。例如，示例性ADD(加法)指令具有特定的操作码和指令格式，该特定的指令格式包括用于指定该操作码的操作码字段和用于选择操作数(源1/目的地以及源2)的操作数字段；并且该ADD指令在指令流中出现将使得在操作数字段中具有选择特定操作数的特定的内容。已经推出和/或发布了被称为高级向量扩展(AVX)(AVX1和AVX2)和利用向量扩展(VEX)编码方案的SIMD扩展集(参见例如2018年11月的
Figure BDA0002693922440000281
64和IA-32架构软件开发者手册；并且参见2018年10月的
Figure BDA0002693922440000282
架构指令集扩展编程参考)。
示例性指令格式
本文中所描述的(多条)指令的实施例能以不同的格式体现。另外，在下文中详述示例性系统、架构和流水线。(多条)指令的实施例可在此类系统、架构和流水线上执行，但是不限于详述的那些系统、架构和流水线。
通用向量友好指令格式
向量友好指令格式是适于向量指令(例如，存在专用于向量操作的特定字段)的指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例，但是替代实施例仅使用通过向量友好指令格式的向量操作。
图9A-图9B是图示根据本公开的实施例的通用向量友好指令格式及其指令模板的框图。图9A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图；而图9B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。具体地，针对通用向量友好指令格式900定义A类和B类指令模板，这两者都包括无存储器访问905的指令模板和存储器访问920的指令模板。在向量友好指令格式的上下文中的术语“通用”是指不束缚于任何特定指令集的指令格式。
尽管将描述其中向量友好指令格式支持以下情况的本公开的实施例：64字节向量操作数长度(或尺寸)与32位(4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此，64字节向量由16个双字尺寸的元素组成，或者替代地由8个四字尺寸的元素组成)；64字节向量操作数长度(或尺寸)与16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；32字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)或8位(1字节)数据元素宽度(或尺寸)；以及16字节向量操作数长度(或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)；但是替代实施例可支持更大、更小和/或不同的向量操作数尺寸(例如，256字节向量操作数)与更大、更小或不同的数据元素宽度(例如，128位(16字节)数据元素宽度)。
图9A中的A类指令模板包括：1)在无存储器访问905的指令模板内，示出无存储器访问的完全舍入控制型操作910的指令模板、以及无存储器访问的数据变换型操作915的指令模板；以及2)在存储器访问920的指令模板内，示出存储器访问的时效性925的指令模板和存储器访问的非时效性930的指令模板。图9B中的B类指令模板包括：1)在无存储器访问905的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作912的指令模板以及无存储器访问的写掩码控制的vsize型操作917的指令模板；以及2)在存储器访问920的指令模板内，示出存储器访问的写掩码控制927的指令模板。
通用向量友好指令格式900包括以下列出的按照在图9A-9B中图示的顺序的如下字段。
格式字段940——该字段中的特定值(指令格式标识符值)唯一地标识向量友好指令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
基础操作字段942——其内容区分不同的基础操作。
寄存器索引字段944——其内容直接或者通过地址生成来指定源或目的地操作数在寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、16x128、32x1024、64x1024)寄存器堆中选择N个寄存器。尽管在一个实施例中N可多达三个源寄存器和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器(例如，可支持多达两个源，其中这些源中的一个源还用作目的地；可支持多达三个源，其中这些源中的一个源还用作目的地；可支持多达两个源和一个目的地)。
修饰符(modifier)字段946——其内容将指定存储器访问的以通用向量指令格式出现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访问905的指令模板与存储器访问920的指令模板之间进行区分。存储器访问操作读取和/或写入到存储器层次(在一些情况下，使用寄存器中的值来指定源和/或目的地地址)，而非存储器访问操作不这样(例如，源和目的地是寄存器)。尽管在一个实施例中，该字段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更少或不同的方式来执行存储器地址计算。
扩充操作字段950——其内容区分除基础操作以外还要执行各种不同操作中的哪一个操作。该字段是针对上下文的。在本公开的一个实施例中，该字段被分成类字段968、α字段952和β字段954。扩充操作字段950允许在单条指令而非2条、3条或4条指令中执行多组共同的操作。
比例字段960——其内容允许用于存储器地址生成(例如，用于使用(2比例*索引+基址)的地址生成)的索引字段的内容的按比例缩放。
位移字段962A——其内容用作存储器地址生成的一部分(例如，用于使用(2比例*索引+基址+位移)的地址生成)。
位移因数字段962B(注意，位移字段962A直接在位移因数字段962B上的并置指示使用一个或另一个)——其内容用作地址生成的一部分；它指定将按比例缩放存储器访问的尺寸(N)的位移因数——其中N是存储器访问中的字节数量(例如，用于使用(2比例*索引+基址+按比例缩放的位移)的地址生成)。忽略冗余的低阶位，并且因此将位移因数字段的内容乘以存储器操作数总尺寸(N)以生成将在计算有效地址中使用的最终位移。N的值由处理器硬件在运行时基于完整操作码字段974(稍后在本文中描述)和数据操纵字段954C确定。位移字段962A和位移因数字段962B不用于无存储器访问905的指令模板和/或不同的实施例可实现这两者中的仅一个或不实现这两者中的任一个，在这个意义上，位移字段962A和位移因数字段962B是任选的。
数据元素宽度字段964——其内容区分将使用多个数据元素宽度中的哪一个(在一些实施例中用于所有指令；在其他实施例中只用于指令中的一些指令)。如果支持仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上，该字段是任选的。
写掩码字段970——其内容逐数据元素位置地控制目的地向量操作数中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码，而B类指令模板支持合并-写掩码和归零-写掩码两者。当合并时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间保护目的地中的任何元素集免于更新；在另一实施例中，保持其中对应掩码位具有0的目的地的每一元素的旧值。相反，当归零时，向量掩码允许在执行(由基础操作和扩充操作指定的)任何操作期间使目的地中的任何元素集归零；在一个实施例中，目的地的元素在对应掩码位具有0值时被设为0。该功能的子集是控制正被执行的操作的向量长度的能力(即，从第一个到最后一个正被修改的元素的跨度)，然而，被修改的元素不一定要是连续的。由此，写掩码字段970允许部分向量操作，这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段970的内容选择了多个写掩码寄存器中的包含要使用的写掩码的一个写掩码寄存器(并且由此，写掩码字段970的内容间接地标识要执行的掩码)的本公开的实施例，但是替代实施例替代地或附加地允许掩码写字段970的内容直接指定要执行的掩码。
立即数字段972——其内容允许对立即数的指定。该字段在实现不支持立即数的通用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上，该字段是任选的。
类字段968——其内容在不同类的指令之间进行区分。参考图9A-图9B，该字段的内容在A类和B类指令之间进行选择。在图9A-图9B中，圆角方形用于指示特定的值存在于字段中(例如，在图9A-图9B中分别用于类字段968的A类968A和B类968B)。
A类指令模板
在A类非存储器访问905的指令模板的情况下，α字段952被解释为其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的舍入型操作910和无存储器访问的数据变换型操作915的指令模板分别指定舍入952A.1和数据变换952A.2)的RS字段952A，而β字段954区分要执行所指定类型的操作中的哪一种。在无存储器访问905的指令模板中，比例字段960、位移字段962A和位移比例字段962B不存在。
无存储器访问的指令模板——完全舍入控制型操作
在无存储器访问的完全舍入控制型操作910的指令模板中，β字段954被解释为其(多个)内容提供静态舍入的舍入控制字段954A。尽管在本公开的所述实施例中舍入控制字段954A包括抑制所有浮点异常(SAE)字段956和舍入操作控制字段958，但是替代实施例可支持这两个概念，可将这两个概念编码为同一字段，或仅具有这些概念/字段中的一个或另一个(例如，可仅具有舍入操作控制字段958)。
SAE字段956——其内容区分是否禁用异常事件报告；当SAE字段956的内容指示启用抑制时，给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序。
舍入操作控制字段958——其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段958允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段950的内容覆盖(override)该寄存器值。
无存储器访问的指令模板－数据变换型操作
在无存储器访问的数据变换型操作915的指令模板中，β字段954被解释为数据变换字段954B，其内容区分要执行多个数据变换中的哪一个(例如，无数据变换、混合、广播)。
在A类存储器访问920的指令模板的情况下，α字段952被解释为驱逐提示字段952B，其内容区分要使用驱逐提示中的哪一个(在图9A中，对于存储器访问时效性925的指令模板和存储器访问非时效性930的指令模板分别指定时效性的952B.1和非时效性的952B.2)，而β字段954被解释为数据操纵字段954C，其内容区分要执行多个数据操纵操作(也称为基元(primitive))中的哪一个(例如，无操纵、广播、源的向上转换以及目的地的向下转换)。存储器访问920的指令模板包括比例字段960，并任选地包括位移字段962A或位移比例字段962B。
向量存储器指令使用转换支持来执行来自存储器的向量加载以及向存储器的向量存储。如同寻常的向量指令，向量存储器指令以数据元素式的方式从/向存储器传输数据，其中实际被传输的元素由被选为写掩码的向量掩码的内容规定。
存储器访问的指令模板——时效性的
时效性的数据是可能足够快地被重新使用以从高速缓存操作受益的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
存储器访问的指令模板——非时效性的
非时效性的数据是不太可能足够快地被重新使用以从第一级高速缓存中的高速缓存操作受益且应当被给予驱逐优先级的数据。然而，这是提示，并且不同的处理器能以不同的方式实现它，包括完全忽略该提示。
B类指令模板
在B类指令模板的情况下，α字段952被解释为写掩码控制(Z)字段952C，其内容区分由写掩码字段970控制的写掩码应当是合并还是归零。
在B类非存储器访问905的指令模板的情况下，β字段954的一部分被解释为RL字段957A，其内容区分要执行不同扩充操作类型中的哪一种(例如，针对无存储器访问的写掩码控制部分舍入控制类型操作912的指令模板和无存储器访问的写掩码控制VSIZE型操作917的指令模板分别指定舍入957A.1和向量长度(VSIZE)957A.2)，而β字段954的其余部分区分要执行所指定类型的操作中的哪一种。在无存储器访问905的指令模板中，比例字段960、位移字段962A和位移比例字段962B不存在。
在无存储器访问的写掩码控制部分舍入控制型操作910的指令模板中，β字段954的其余部分被解释为舍入操作字段959A，并且禁用异常事件报告(给定的指令不报告任何种类的浮点异常标志，并且不唤起任何浮点异常处置程序)。
舍入操作控制字段959A——正如舍入操作控制字段958，其内容区分要执行一组舍入操作中的哪一个(例如，向上舍入、向下舍入、向零舍入以及就近舍入)。由此，舍入操作控制字段959A允许逐指令地改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本公开的一个实施例中，舍入操作控制字段950的内容覆盖该寄存器值。
在无存储器访问的写掩码控制VSIZE型操作917的指令模板中，β字段954的其余部分被解释为向量长度字段959B，其内容区分要执行多个数据向量长度中的哪一个(例如，128字节、256字节或512字节)。
在B类存储器访问920的指令模板的情况下，β字段954的一部分被解释为广播字段957B，其内容区分是否要执行广播型数据操纵操作，而β字段954的其余部分被解释为向量长度字段959B。存储器访问920的指令模板包括比例字段960，并任选地包括位移字段962A或位移比例字段962B。
针对通用向量友好指令格式900，示出完整操作码字段974包括格式字段940、基础操作字段942和数据元素宽度字段964。尽管示出了其中完整操作码字段974包括所有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段974包括少于所有的这些字段。完整操作码字段974提供操作代码(操作码)。
扩充操作字段950、数据元素宽度字段964和写掩码字段970允许逐指令地以通用向量友好指令格式指定这些特征。
写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许基于不同的数据元素宽度应用该掩码。
在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本公开的一些实施例中，不同处理器或处理器内的不同核可支持仅A类、仅B类、或者可支持这两类。举例而言，旨在用于通用计算的高性能通用乱序核可仅支持B类，旨在主要用于图形和/或科学(吞吐量)计算的核可仅支持A类，并且旨在用于通用计算和图形和/或科学(吞吐量)计算两者的核可支持A类和B类两者(当然，具有来自这两类的模板和指令的一些混合、但是并非来自这两类的所有模板和指令的核在本公开的范围内)。同样，单个处理器可包括多个核，这多个核全部都支持相同的类，或者其中不同的核支持不同的类。举例而言，在具有单独的图形核和通用核的处理器中，图形核中的旨在主要用于图形和/或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有旨在用于通用计算的仅支持B类的乱序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一处理器可包括既支持A类又支持B类的一个或多个通用有序或乱序核。当然，在本公开的不同实施例中，来自一类的特征也可在其他类中实现。将使以高级语言编写的程序成为(例如，及时编译或静态编译)各种不同的可执行形式，这些可执行形式包括：1)仅具有由用于执行的目标处理器支持的(多个)类的指令的形式；或者2)具有替代例程并具有控制流代码的形式，该替代例程使用所有类的指令的不同组合来编写，该控制流代码选择这些例程以基于由当前正在执行代码的处理器支持的指令来执行。
示例性专用向量友好指令格式
图10是图示根据本公开的实施例的示例性专用向量友好指令格式的框图。图10示出专用向量友好指令格式1000，其指定各字段的位置、尺寸、解释和次序、以及那些字段中的一些字段的值，在这个意义上，该专用向量友好指令格式1000是专用的。专用向量友好指令格式1000可用于扩展x86指令集，并且由此字段中的一些字段与如在现有的x86指令集及其扩展(例如，AVX)中所使用的那些字段类似或相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、MOD R/M字段、SIB字段、位移字段和立即数字段一致。图示来自图9的字段，来自图10的字段映射到来自图9的字段。
应当理解，虽然出于说明的目的在通用向量友好指令格式900的上下文中参考专用向量友好指令格式1000描述了本公开的实施例，但是本公开不限于专用向量友好指令格式1000，除非另有声明。例如，通用向量友好指令格式900构想了各种字段的各种可能的尺寸，而专用向量友好指令格式1000示出为具有特定尺寸的字段。作为具体示例，尽管在专用向量友好指令格式1000中数据元素宽度字段964被图示为一位字段，但是本公开不限于此(即，通用向量友好指令格式900构想数据元素宽度字段964的其他尺寸)。
通用向量友好指令格式900包括以下列出的按照图10A中图示的顺序的如下字段。
EVEX前缀(字节0-3)1002——以四字节形式进行编码。
格式字段940(EVEX字节0，位[7:0])——第一字节(EVEX字节0)是格式字段940，并且它包含0x62(在本公开的一个实施例中，为用于区分向量友好指令格式的唯一值)。
第二－第四字节(EVEX字节1-3)包括提供专用能力的多个位字段。
REX字段1005(EVEX字节1，位[7-5])——由EVEX.R位字段(EVEX字节1，位[7]–R)、EVEX.X位字段(EVEX字节1，位[6]–X)以及(957BEX字节1，位[5]–B)组成。EVEX.R、EVEX.X和EVEX.B位字段提供与对应的VEX位字段相同的功能，并且使用1补码的形式进行编码，即ZMM0被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器索引的较低三个位(rrr、xxx和bbb)进行编码，由此可通过对EVEX.R、EVEX.X和EVEX.B相加来形成Rrrr、Xxxx和Bbbb。
REX’字段910——这是REX’字段910的第一部分，并且是用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1，位[4]–R’)。在本公开的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以(在公知x86的32位模式下)与BOUND指令进行区分，该BOUND指令的实操作码字节是62，但是在MOD R/M字段(在下文中描述)中不接受MOD字段中的值11；本公开的替代实施例不以反转的格式存储该指示的位以及以下其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.R’、EVEX.R以及来自其他字段的其他RRR来形成R’Rrrr。
操作码映射字段1015(EVEX字节1，位[3:0]–mmmm)——其内容对隐含的前导操作码字节(0F、0F 38或0F 3)进行编码。
数据元素宽度字段964(EVEX字节2，位[7]–W)——由记号EVEX.W表示。EVEX.W用于定义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。
EVEX.vvvv 1020(EVEX字节2，位[6:3]-vvvv)——EVEX.vvvv的作用可包括如下：1)EVEX.vvvv对以反转(1补码)形式指定的第一源寄存器操作数进行编码，并且对具有两个或更多个源操作数的指令有效；2)EVEX.vvvv对针对特定向量位移以1补码的形式指定的目的地寄存器操作数进行编码；或者3)EVEX.vvvv不对任何操作数进行编码，该字段被预留，并且应当包含1111b。由此，EVEX.vvvv字段1020对以反转(1补码)的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
EVEX.U 968类字段(EVEX字节2，位[2]-U)——如果EVEX.U＝0，则它指示A类或EVEX.U0；如果EVEX.U＝1，则它指示B类或EVEX.U1。
前缀编码字段1025(EVEX字节2，位[1:0]-pp)——提供了用于基础操作字段的附加位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SIMD前缀的益处(EVEX前缀仅需要2位，而不是需要字节来表达SIMD前缀)。在一个实施例中，为了支持使用以传统格式和以EVEX前缀格式两者的SIMD前缀(66H、F2H、F3H)的传统SSE指令，将这些传统SIMD前缀编码成SIMD前缀编码字段；并且在运行时在被提供给解码器的PLA之前被扩展成传统SIMD前缀(因此，在无需修改的情况下，PLA既可执行传统格式的这些传统指令又可执行EVEX格式的这些传统指令)。虽然较新的指令可将EVEX前缀编码字段的内容直接用作操作码扩展，但是为了一致性，特定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定的不同含义。替代实施例可重新设计PLA以支持2位SIMD前缀编码，并且由此不需要扩展。
α字段952(EVEX字节3，位[7]–EH，也称为EVEX.EH、EVEX.rs、EVEX.RL、EVEX.写掩码控制、以及EVEX.N；也以α图示)——如先前所述，该字段是针对上下文的。
β字段954(EVEX字节3，位[6:4]-SSS，也称为EVEX.s2-0、EVEX.r2-0、EVEX.rr1、EVEX.LL0、EVEX.LLB，还以βββ图示)——如前所述，此字段是针对上下文的。
REX’字段910——这是REX’字段的其余部分，并且是可用于对扩展的32个寄存器集合的较高16个或较低16个寄存器进行编码的EVEX.V’位字段(EVEX字节3，位[3]–V’)。该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合EVEX.V’、EVEX.vvvv来形成V’VVVV。
写掩码字段970(EVEX字节3，位[2:0]-kkk)——其内容指定写掩码寄存器中的寄存器的索引，如先前所述。在本公开的一个实施例中，特定值EVEX.kkk＝000具有暗示没有写掩码用于特定指令的特殊行为(这能以各种方式实现，包括使用硬连线到所有对象的写掩码或绕过掩码硬件的硬件来实现)。
实操作码字段1030(字节4)还被称为操作码字节。操作码的一部分在该字段中被指定。
MOD R/M字段1040(字节5)包括MOD字段1042、Reg字段1044和R/M字段1046。如先前所述的，MOD字段1042的内容将存储器访问操作和非存储器访问操作区分开。Reg字段1044的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或者被视为操作码扩展，并且不用于对任何指令操作数进行编码。R/M字段1046的作用可包括如下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
比例、索引、基址(SIB)字节(字节6)——如先前所述的，比例字段950的内容用于存储器地址生成。SIB.xxx 1054和SIB.bbb 1056——先前已经针对寄存器索引Xxxx和Bbbb提及了这些字段的内容。
位移字段962A(字节7-10)——当MOD字段1042包含10时，字节7-10是位移字段962A，并且它与传统32位位移(disp32)一样地工作，并且以字节粒度工作。
位移因数字段962B(字节7)——当MOD字段1042包含01时，字节7是位移因数字段962B。该字段的位置与以字节粒度工作的传统x86指令集8位位移(disp8)的位置相同。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移之间寻址；在64字节高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由于常常需要更大的范围，所以使用disp32；然而，disp32需要4个字节。与disp8和disp32对比，位移因数字段962B是disp8的重新解释；当使用位移因数字段962B时，通过将位移因数字段的内容乘以存储器操作数访问的尺寸(N)来确定实际位移。该类型的位移被称为disp8*N。这减小了平均指令长度(单个字节用于位移，但具有大得多的范围)。此类经压缩的位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移的冗余低阶位不需要被编码。换句话说，位移因数字段962B替代传统x86指令集8位位移。由此，位移因数字段962B以与x86指令集8位位移相同的方式被编码(因此，在ModRM/SIB编码规则中没有变化)，唯一的不同在于，将disp8超载至disp8*N。换句话说，在编码规则或编码长度方面没有变化，而仅在有硬件对位移值的解释方面有变化(这需要将位移按比例缩放存储器操作数的尺寸以获得字节式地址偏移)。立即数字段972如先前所述地操作。
完整操作码字段
图10B是图示根据本公开的一个实施例的构成完整操作码字段974的具有专用向量友好指令格式1000的字段的框图。具体地，完整操作码字段974包括格式字段940、基础操作字段942和数据元素宽度(W)字段964。基础操作字段942包括前缀编码字段1025、操作码映射字段1015和实操作码字段1030。
寄存器索引字段
图10C是图示根据本公开的一个实施例的构成寄存器索引字段944的具有专用向量友好指令格式1000的字段的框图。具体地，寄存器索引字段944包括REX字段1005、REX’字段1010、MODR/M.reg字段1044、MODR/M.r/m字段1046、VVVV字段1020、xxx字段1054和bbb字段1056。
扩充操作字段
图10D是图示根据本公开的一个实施例的构成扩充操作字段950的具有专用向量友好指令格式1000的字段的框图。当类(U)字段968包含0时，它表明EVEX.U0(A类968A)；当它包含1时，它表明EVEX.U1(B类968B)。当U＝0且MOD字段1042包含11(表明无存储器访问操作)时，α字段952(EVEX字节3，位[7]–EH)被解释为rs字段952A。当rs字段952A包含1(舍入952A.1)时，β字段954(EVEX字节3，位[6:4]–SSS)被解释为舍入控制字段954A。舍入控制字段954A包括一位SAE字段956和两位舍入操作字段958。当rs字段952A包含0(数据变换952A.2)时，β字段954(EVEX字节3，位[6:4]–SSS)被解释为三位数据变换字段954B。当U＝0且MOD字段1042包含00、01或10(表明存储器访问操作)时，α字段952(EVEX字节3，位[7]–EH)被解释为驱逐提示(EH)字段952B，并且β字段954(EVEX字节3，位[6:4]–SSS)被解释为三位数据操纵字段954C。
当U＝1时，α字段952(EVEX字节3，位[7]–EH)被解释为写掩码控制(Z)字段952C。当U＝1且MOD字段1042包含11(表明无存储器访问操作)时，β字段954的一部分(EVEX字节3，位[4]–S0)被解释为RL字段957A；当它包含1(舍入957A.1)时，β字段954的其余部分(EVEX字节3，位[6-5]–S2-1)被解释为舍入操作字段959A，而当RL字段957A包含0(VSIZE957.A2)时，β字段954的其余部分(EVEX字节3，位[6-5]-S2-1)被解释为向量长度字段959B(EVEX字节3，位[6-5]–L1-0)。当U＝1且MOD字段1042包含00、01或10(表明存储器访问操作)时，β字段954(EVEX字节3，位[6:4]–SSS)被解释为向量长度字段959B(EVEX字节3，位[6-5]–L1-0)和广播字段957B(EVEX字节3，位[4]–B)。
示例性寄存器架构
图11是根据本公开的一个实施例的寄存器架构1100的框图。在所图示的实施例中，有32个512位宽的向量寄存器1110；这些寄存器被引用为zmm0到zmm31。较低的16个zmm寄存器的较低阶256个位覆盖(overlay)在寄存器ymm0-16上。较低的16个zmm寄存器的较低阶128个位(ymm寄存器的较低阶128个位)覆盖在寄存器xmm0-15上。专用向量友好指令格式1000对这些被覆盖的寄存器堆操作，如在以下表格中所图示。
Figure BDA0002693922440000411
Figure BDA0002693922440000421
换句话说，向量长度字段959B在最大长度与一个或多个其他较短长度之间进行选择，其中每一个此类较短长度是前一长度的一半，并且不具有向量长度字段959B的指令模板在最大向量长度上操作。此外，在一个实施例中，专用向量友好指令格式1000的B类指令模板对紧缩或标量单/双精度浮点数据以及紧缩或标量整数数据操作。标量操作是对zmm/ymm/xmm寄存器中的最低阶数据元素位置执行的操作；取决于实施例，较高阶数据元素位置要么保持与在指令之前相同，要么归零。
写掩码寄存器1115——在所图示的实施例中，存在8个写掩码寄存器(k0至k7)，每一写掩码寄存器的尺寸是64位。在替代实施例中，写掩码寄存器1115的尺寸是16位。如先前所述，在本公开的一个实施例中，向量掩码寄存器k0无法用作写掩码；当将正常指示k0的编码用作写掩码时，它选择硬连线的写掩码0xFFFF，从而有效地禁止写掩码用于那条指令。
通用寄存器1125——在所示出的实施例中，有十六个64位通用寄存器，这些寄存器与现有的x86寻址模式一起使用以对存储器操作数寻址。这些寄存器通过名称RAX、RBX、RCX、RDX、RBP、RSI、RDI、RSP以及R8到R15来引用。
标量浮点栈寄存器堆(x87栈)1145，在其上面重叠了MMX紧缩整数平坦寄存器堆1150——在所图示的实施例中，x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据执行标量浮点操作的八元素栈；而使用MMX寄存器来对64位紧缩整数数据执行操作，以及为在MMX与XMM寄存器之间执行的一些操作保存操作数。
本公开的替代实施例可以使用更宽的或更窄的寄存器。另外，本公开的替代实施例可以使用更多、更少或不同的寄存器堆和寄存器。
示例性核架构、处理器和计算机架构
处理器核能以不同方式、出于不同的目的、在不同的处理器中实现。例如，此类核的实现可以包括：1)旨在用于通用计算的通用有序核；2)旨在用于通用计算的高性能通用乱序核；3)旨在主要用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包括：1)CPU，其包括旨在用于通用计算的一个或多个通用有序核和/或旨在用于通用计算的一个或多个通用乱序核；以及2)协处理器，其包括旨在主要用于图形和/或科学(吞吐量)的一个或多个专用核。此类不同的处理器导致不同的计算机系统架构，这些计算机系统架构可包括：1)在与CPU分开的芯片上的协处理器；2)在与CPU相同的封装中但在分开的管芯上的协处理器；3)与CPU在相同管芯上的协处理器(在该情况下，此类协处理器有时被称为专用逻辑或被称为专用核，该专用逻辑诸如，集成图形和/或科学(吞吐量)逻辑)；以及4)芯片上系统，其可以将所描述的CPU(有时被称为(多个)应用核或(多个)应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上。接着描述示例性核架构，随后描述示例性处理器和计算机架构。
示例性核架构
有序和乱序核框图
图12A是图示根据本公开的各实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图。图12B是示出根据本公开的各实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图。图12A-图12B中的实线框图示有序流水线和有序核，而虚线框的任选增加图示寄存器重命名的、乱序发布/执行流水线和核。考虑到有序方面是乱序方面的子集，将描述乱序方面。
在图12A中，处理器流水线1200包括取出级1202、长度解码级1204、解码级1206、分配级1208、重命名级1210、调度(也被称为分派或发布)级1212、寄存器读取/存储器读取级1214、执行级1216、写回/存储器写入级1218、异常处置级1222和提交级1224。
图12B示出处理器核1290，该处理器核1290包括前端单元1230，该前端单元1230耦合到执行引擎单元1250，并且前端单元1230和执行引擎单元1250两者都耦合到存储器单元1270。核1290可以是精简指令集计算(RISC)核、复杂指令集计算(CISC)核、超长指令字(VLIW)核、或混合或替代的核类型。作为又一选项，核1290可以是专用核，诸如例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(GPGPU)核、图形核，等等。
前端单元1230包括分支预测单元1232，该分支预测单元1232耦合到指令高速缓存单元1234，该指令高速缓存单元1234耦合到指令转换后备缓冲器(TLB)1236，该指令转换后备缓冲器1236耦合到指令取出单元1238，该指令取出单元1238耦合到解码单元1240。解码单元1240(或解码器或解码器单元)可对指令(例如，宏指令)解码，并且生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元1240可使用各种不同的机制来实现。合适机制的示例包括但不限于，查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。在一个实施例中，核1290包括存储用于某些宏指令的微代码的微代码ROM或其他介质(例如，在解码单元1240中，或以其他方式在前端单元1230内)。解码单元1240耦合到执行引擎单元1250中的重命名/分配器单元1252。
执行引擎单元1250包括重命名/分配器单元1252，该重命名/分配器单元1252耦合到引退单元1254和一个或多个调度器单元的集合1256。(多个)调度器单元1256表示任何数量的不同调度器，包括预留站、中央指令窗等。(多个)调度器单元1256耦合到(多个)物理寄存器堆单元1258。(多个)物理寄存器堆单元1258中的每一个物理寄存器堆单元表示一个或多个物理寄存器堆，其中不同的物理寄存器堆存储一种或多种不同的数据类型，诸如，标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点，状态(例如，作为要执行的下一条指令的地址的指令指针)等等。在一个实施例中，(多个)物理寄存器堆单元1258包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元可以提供架构向量寄存器、向量掩码寄存器和通用寄存器。(多个)物理寄存器堆单元1258由引退单元1254重叠，以图示可实现寄存器重命名和乱序执行的各种方式(例如，使用(多个)重排序缓冲器和(多个)引退寄存器堆；使用(多个)未来文件、(多个)历史缓冲器、(多个)引退寄存器堆；使用寄存器映射和寄存器池，等等)。引退单元1254和(多个)物理寄存器堆单元1258耦合到(多个)执行集群1260。(多个)执行集群1260包括一个或多个执行单元的集合1262以及一个或多个存储器访问单元的集合1264。执行单元1262可执行各种操作(例如，移位、加法、减法、乘法)并可对各种数据类型(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行。尽管一些实施例可以包括专用于特定功能或功能集合的多个执行单元，但是其他实施例可包括仅一个执行单元或全都执行所有功能的多个执行单元。(多个)调度器单元1256、(多个)物理寄存器堆单元1258和(多个)执行集群1260示出为可能有多个，因为某些实施例为某些类型的数据/操作创建分开的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或各自具有其自身的调度器单元、(多个)物理寄存器堆单元和/或执行集群的存储器访问流水线——并且在分开的存储器访问流水线的情况下，实现其中仅该流水线的执行集群具有(多个)存储器访问单元1264的某些实施例)。还应当理解，在使用分开的流水线的情况下，这些流水线中的一个或多个可以是乱序发布/执行，并且其余流水线可以是有序的。
存储器访问单元的集合1264耦合到存储器单元1270，该存储器单元1270包括数据TLB单元1272，该数据TLB单元1272耦合到数据高速缓存单元1274，该数据高速缓存单元1274耦合到第二级(L2)高速缓存单元1276。在一个示例性实施例中，存储器访问单元1264可包括加载单元、存储地址单元和存储数据单元，其中的每一个均耦合到存储器单元1270中的数据TLB单元1272。指令高速缓存单元1234还耦合到存储器单元1270中的第二级(L2)高速缓存单元1276。L2高速缓存单元1276耦合到一个或多个其他级别的高速缓存，并最终耦合到主存储器。
作为示例，示例性寄存器重命名的乱序发布/执行核架构可如下所述地实现流水线1200：1)指令取出1238执行取出级1202和长度解码级1204；2)解码单元1240执行解码级1206；3)重命名/分配器单元1252执行分配级1208和重命名级1210；4)(多个)调度器单元1256执行调度级1212；5)(多个)物理寄存器堆单元1258和存储器单元1270执行寄存器读取/存储器读取级1214；执行集群1260执行执行级1216；6)存储器单元1270和(多个)物理寄存器堆单元1258执行写回/存储器写入级1218；7)各单元可牵涉到异常处置级1222；以及8)引退单元1254和(多个)物理寄存器堆单元1258执行提交级1224。
核1290可支持一个或多个指令集(例如，x86指令集(具有已与较新版本一起添加的一些扩展)；加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集；加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集(具有诸如NEON的任选的附加扩展))，其中包括本文中描述的(多条)指令。在一个实施例中，核1290包括用于支持紧缩数据指令集扩展(例如，AVX1、AVX2)的逻辑，由此允许使用紧缩数据来执行由许多多媒体应用使用的操作。
应当理解，核可支持多线程化(执行两个或更多个并行的操作或线程的集合)，并且可以按各种方式来完成该多线程化，各种方式包括时分多线程化、同时多线程化(其中单个物理核为物理核正在同时多线程化的线程中的每一个线程提供逻辑核)、或其组合(例如，时分取出和解码以及此后的诸如
Figure BDA0002693922440000461
超线程化技术中的同时多线程化)。
尽管在乱序执行的上下文中描述了寄存器重命名，但应当理解，可以在有序架构中使用寄存器重命名。尽管所图示的处理器的实施例还包括分开的指令和数据高速缓存单元1234/1274以及共享的L2高速缓存单元1276，但是替代实施例可以具有用于指令和数据两者的单个内部高速缓存，诸如例如，第一级(L1)内部高速缓存或多个级别的内部高速缓存。在一些实施例中，该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者，所有高速缓存都可以在核和/或处理器的外部。
具体的示例性有序核架构
图13A-图13B图示更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块(包括相同类型和/或不同类型的其他核)中的一个逻辑块。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与一些固定的功能逻辑、存储器I/O接口和其他必要的I/O逻辑进行通信。
图13A是根据本公开的实施例的单个处理器核以及它至管芯上互连网络1302的连接及其第二级(L2)高速缓存的本地子集1304的框图。在一个实施例中，指令解码单元1300支持具有紧缩数据指令集扩展的x86指令集。L1高速缓存1306允许对进入标量和向量单元中的、对高速缓存存储器的低等待时间访问。尽管在一个实施例中(为了简化设计)，标量单元1308和向量单元1310使用分开的寄存器集合(分别为标量寄存器1312和向量寄存器1314)，并且在这些寄存器之间传输的数据被写入到存储器，并随后从第一级(L1)高速缓存1306读回，但是本公开的替代实施例可以使用不同的方法(例如，使用单个寄存器集合或包括允许数据在这两个寄存器堆之间传输而无需被写入和读回的通信路径)。
L2高速缓存的本地子集1304是全局L2高速缓存的一部分，该全局L2高速缓存被划分成多个分开的本地子集，每个处理器核一个本地子集。每个处理器核具有到其自身的L2高速缓存的本地子集1304的直接访问路径。由处理器核读取的数据被存储在其L2高速缓存子集1304中，并且可以与其他处理器核访问其自身的本地L2高速缓存子集并行地被快速访问。由处理器核写入的数据被存储在其自身的L2高速缓存子集1304中，并在必要的情况下从其他子集转储清除。环形网络确保共享数据的一致性。环形网络是双向的，以允许诸如处理器核、L2高速缓存和其他逻辑块之类的代理在芯片内彼此通信。每个环形数据路径为每个方向1012位宽。
图13B是根据本公开的实施例的图13A中的处理器核的一部分的展开图。图13B包括L1高速缓存1304的L1数据高速缓存1306A部分，以及关于向量单元1310和向量寄存器1314的更多细节。具体地，向量单元1310是16宽向量处理单元(VPU)(见16宽ALU 1328)，该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该VPU通过混合单元1320支持对寄存器输入的混合，通过数值转换单元1322A-B支持数值转换，并且通过复制单元1324支持对存储器输入的复制。写掩码寄存器1326允许掩蔽所得的向量写入。
图14是根据本公开的实施例的可具有多于一个的核、可具有集成存储器控制器、以及可具有集成图形器件的处理器1400的框图。图14中的实线框图示具有单个核1402A、系统代理1410、一个或多个总线控制器单元的集合1416的处理器1400，而虚线框的任选增加图示具有多个核1402A-N、系统代理单元1410中的一个或多个集成存储器控制器单元的集合1414以及专用逻辑1408的替代处理器1400。
因此，处理器1400的不同实现可包括：1)CPU，其中专用逻辑1408是集成图形和/或科学(吞吐量)逻辑(其可包括一个或多个核)，并且核1402A-N是一个或多个通用核(例如，通用有序核、通用乱序核、这两者的组合)；2)协处理器，其中核1402A-N是旨在主要用于图形和/或科学(吞吐量)的大量专用核；以及3)协处理器，其中核1402A-N是大量通用有序核。因此，处理器1400可以是通用处理器、协处理器或专用处理器，诸如例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU(通用图形处理单元)、高吞吐量的集成众核(MIC)协处理器(包括30个或更多核)、嵌入式处理器，等等。该处理器可以被实现在一个或多个芯片上。处理器1400可以是一个或多个基板的一部分，和/或可使用多种工艺技术(诸如例如，BiCMOS、CMOS、或NMOS)中的任何技术被实现在一个或多个基板上。
存储器层次结构包括核内的一个或多个级别的高速缓存、一个或多个共享高速缓存单元的集合1406、以及耦合到集成存储器控制器单元的集合1414的外部存储器(未示出)。共享高速缓存单元的集合1406可包括一个或多个中间级别的高速缓存，诸如，第二级(L2)、第三级(L3)、第四级(L4)或其他级别的高速缓存、末级高速缓存(LLC)和/或以上各项的组合。虽然在一个实施例中，基于环的互连单元1412将集成图形逻辑1408、共享高速缓存单元的集合1406以及系统代理单元1410/(多个)集成存储器控制器单元1414互连，但是替代实施例可使用任何数量的公知技术来互连此类单元。在一个实施例中，在一个或多个高速缓存单元1406与核1402A-N之间维持一致性。
在一些实施例中，一个或多个核1402A-N能够实现多线程化。系统代理1410包括协调和操作核1402A-N的那些部件。系统代理单元1410可包括例如功率控制单元(PCU)和显示单元。PCU可以是对核1402A-N以及集成图形逻辑1408的功率状态进行调节所需的逻辑和部件，或可包括这些逻辑和部件。显示单元用于驱动一个或多个外部连接的显示器。
核1402A-N在架构指令集方面可以是同构的或异构的；即，核1402A-N中的两个或更多个核可能能够执行相同的指令集，而其他核可能能够执行该指令集的仅仅子集或不同的指令集。
示例性计算机架构
图15-18是示例性计算机架构的框图。本领域中已知的对膝上型设备、台式机、手持PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般地，能够包含如本文中所公开的处理器和/或其他执行逻辑的各种各样的系统或电子设备一般都是合适的。
现在参考图15，所示出的是根据本公开一个实施例的系统1500的框图。系统1500可以包括一个或多个处理器1510、1515，这些处理器耦合到控制器中枢1520。在一个实施例中，控制器中枢1520包括图形存储器控制器中枢(GMCH)1590和输入/输出中枢(IOH)1550(其可以在分开的芯片上)；GMCH 1590包括存储器和图形控制器，存储器1540和协处理器1545耦合到该存储器和图形控制器；IOH 1550将输入/输出(I/O)设备1560耦合到GMCH1590。或者，存储器和图形控制器中的一个或这两者被集成在(如本文中所描述的)处理器内，存储器1540和协处理器1545直接耦合到处理器1510，并且控制器中枢1520与IOH 1550处于单个芯片中。存储器1540可以包括“零”乘法代码1540A，例如，用于存储当被执行时使处理器执行本公开的任何方法的代码。
附加的处理器1515的任选性在图15中通过虚线来表示。每一处理器1510、1515可包括本文中描述的处理核中的一个或多个，并且可以是处理器1400的某一版本。
存储器1540可以是例如动态随机存取存储器(DRAM)、相变存储器(PCM)或这两者的组合。对于至少一个实施例，控制器中枢1520经由诸如前端总线(FSB)之类的多分支总线、诸如快速路径互连(QPI)之类的点对点接口、或者类似的连接1595来与(多个)处理器1510、1515进行通信。
在一个实施例中，协处理器1545是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。在一个实施例中，控制器中枢1520可以包括集成图形加速器。
在物理资源1510、1515之间可以存在包括架构、微架构、热、功耗特性等一系列品质度量方面的各种差异。
在一个实施例中，处理器1510执行控制一般类型的数据处理操作的指令。嵌入在这些指令内的可以是协处理器指令。处理器1510将这些协处理器指令识别为具有应当由附连的协处理器1545执行的类型。因此，处理器1510在协处理器总线或者其他互连上将这些协处理器指令(或者表示协处理器指令的控制信号)发布到协处理器1545。(多个)协处理器1545接受并执行所接收的协处理器指令。
现在参见图16，所示出的是根据本公开的实施例的第一更具体的示例性系统1600的框图。如图16中所示，多处理器系统1600是点对点互连系统，并且包括经由点对点互连1650耦合的第一处理器1670和第二处理器1680。处理器1670和1680中的每一个都可以是处理器1400的某一版本。在本公开的一个实施例中，处理器1670和1680分别是处理器1510和1515，而协处理器1638是协处理器1545。在另一实施例中，处理器1670和1680分别是处理器1510和协处理器1545。
处理器1670和1680示出为分别包括集成存储器控制器(IMC)单元1672和1682。处理器1670还包括作为其总线控制器单元的一部分的点对点(P-P)接口1676和1678；类似地，第二处理器1680包括P-P接口1686和1688。处理器1670、1680可以经由使用点对点(P-P)接口电路1678、1688的P-P接口1650来交换信息。如图16中所示，IMC 1672和1682将处理器耦合到相应的存储器，即存储器1632和存储器1634，这些存储器可以是本地附连到相应处理器的主存储器的部分。
处理器1670、1680可各自经由使用点对点接口电路1676、1694、1686、1698的各个P-P接口1652、1654来与芯片组1690交换信息。芯片组1690可以任选地经由高性能接口1639来与协处理器1638交换信息。在一个实施例中，协处理器1638是专用处理器，诸如例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。
共享高速缓存(未示出)可被包括在任一处理器中，或在这两个处理器的外部但经由P-P互连与这些处理器连接，使得如果处理器被置于低功率模式，则任一个或这两个处理器的本地高速缓存信息可被存储在共享高速缓存中。
芯片组1690可以经由接口1696耦合到第一总线1616。在一个实施例中，第一总线1616可以是外围部件互连(PCI)总线或诸如PCI快速总线或另一第三代I/O互连总线之类的总线，但是本公开的范围不限于此。
如图16中所示，各种I/O设备1614可连同总线桥1618一起耦合到第一总线1616，该总线桥1618将第一总线1616耦合到第二总线1620。在一个实施例中，诸如协处理器、高吞吐量MIC处理器、GPGPU、加速器(诸如例如，图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列或任何其他处理器的一个或多个附加处理器1615耦合到第一总线1616。在一个实施例中，第二总线1620可以是低引脚数(LPC)总线。在一个实施例中，各种设备可耦合到第二总线1620，这些设备包括例如键盘和/或鼠标1622、通信设备1627以及存储单元1628，该存储单元1628诸如可包括指令/代码和数据1630的盘驱动器或者其他大容量存储设备。此外，音频I/O 1624可以被耦合到第二总线1620。注意，其他架构是可能的。例如，代替图16的点对点架构，系统可以实现多分支总线或其他此类架构。
现在参考图17，示出的是根据本公开的实施例的第二更具体的示例性系统1700的框图。图16和17中的类似元件使用类似的附图标记，并且从图17中省略了图16的某些方面以避免混淆图17的其他方面。
图17图示处理器1670、1680可分别包括集成存储器和I/O控制逻辑(“CL”)1672和1682。因此，CL 1672、1682包括集成存储器控制器单元，并包括I/O控制逻辑。图17图示不仅存储器1632、1634耦合到CL 1672、1682，而且I/O设备1714也耦合到控制逻辑1672、1682。传统I/O设备1715被耦合到芯片组1690。
现在参考图18，示出的是根据本公开的实施例的SoC 1800的框图。图14中的类似要素使用类似的附图标记。另外，虚线框是更先进的SoC上的任选的特征。在图18中，(多个)互连单元1802被耦合到：应用处理器1810，其包括一个或多个核的集合202A-N以及(多个)共享高速缓存单元1406；系统代理单元1410；(多个)总线控制器单元1416；(多个)集成存储器控制器单元1414；一个或多个协处理器的集合1820，其可包括集成图形逻辑、图像处理器、音频处理器和视频处理器；静态随机存取存储器(SRAM)单元1830；直接存储器访问(DMA)单元1832；以及用于耦合到一个或多个外部显示器的显示单元1840。在一个实施例中，(多个)协处理器1820包括专用处理器，诸如例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、或嵌入式处理器，等等。
本文公开的(例如，机制的)各实施例可以被实现在硬件、软件、固件或此类实现方式的组合中。本公开的实施例可实现为在可编程系统上执行的计算机程序或程序代码，该可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备以及至少一个输出设备。
可将程序代码(诸如，图16中图示的代码1630)应用于输入指令，以执行本文中描述的功能并生成输出信息。可以按已知方式将输出信息应用于一个或多个输出设备。为了本申请的目的，处理系统包括具有处理器的任何系统，该处理器诸如例如，数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器。
程序代码可以用高级的面向过程的编程语言或面向对象的编程语言来实现，以便与处理系统通信。如果需要，也可用汇编语言或机器语言来实现程序代码。事实上，本文中描述的机制不限于任何特定的编程语言的范围。在任何情况下，该语言可以是编译语言或解释语言。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表示性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制造用于执行本文中所述的技术的逻辑。被称为“IP核”的此类表示可以被存储在有形的机器可读介质上，并可被供应给各个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。
此类机器可读存储介质可以包括但不限于通过机器或设备制造或形成的制品的非暂态、有形布置，其包括存储介质，诸如硬盘；任何其他类型的盘，包括软盘、光盘、紧致盘只读存储器(CD-ROM)、可重写紧致盘(CD-RW)以及磁光盘；半导体器件，诸如，只读存储器(ROM)、诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM)；相变存储器(PCM)；磁卡或光卡；或适于存储电子指令的任何其他类型的介质。
因此，本公开的实施例还包括非暂态的有形机器可读介质，该介质包含指令或包含设计数据，诸如硬件描述语言(HDL)，它定义本文中描述的结构、电路、装置、处理器和/或系统特征。这些实施例也被称为程序产品。
仿真(包括二进制变换、代码变形等)
在一些情况下，指令转换器可用于将指令从源指令集转换至目标指令集。例如，指令转换器可以将指令变换(例如，使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿真或以其他方式转换成要由核处理的一条或多条其他指令。指令转换器可以用软件、硬件、固件、或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。
图19是根据本公开的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图。在所图示的实施例中，指令转换器是软件指令转换器，但替代地，该指令转换器可以用软件、固件、硬件或其各种组合来实现。图19示出可使用x86编译器1904来编译高级语言1902形式的程序，以生成可由具有至少一个x86指令集核的处理器1916原生执行的x86二进制代码1906。具有至少一个x86指令集核的处理器1916表示通过兼容地执行或以其他方式处理以下各项来执行与具有至少一个x86指令集核的
Figure BDA0002693922440000541
处理器基本相同的功能的任何处理器：1)
Figure BDA0002693922440000542
x86指令集核的指令集的实质部分，或2)目标为在具有至少一个x86指令集核的
Figure BDA0002693922440000543
处理器上运行以便取得与具有至少一个x86指令集核的
Figure BDA0002693922440000544
处理器基本相同的结果的应用或其他软件的目标代码版本。x86编译器1904表示可操作用于生成x86二进制代码1906(例如，目标代码)的编译器，该二进制代码可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器1916上执行。类似地，图19示出可以使用替代的指令集编译器1908来编译高级语言1902形式的程序，以生成可以由不具有至少一个x86指令集核的处理器1914(例如，具有执行加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集、和/或执行加利福尼亚州桑尼维尔市的ARM控股公司的ARM指令集的核的处理器)原生执行的替代的指令集二进制代码1910。指令转换器1912用于将x86二进制代码1906转换成可以由不具有x86指令集核的处理器1914原生执行的代码。该转换后的代码不大可能与替代的指令集二进制代码1910相同，因为能够这样做的指令转换器难以制造；然而，转换后的代码将完成一般操作，并且由来自替代指令集的指令构成。因此，指令转换器1912通过仿真、模拟或任何其他过程来表示允许不具有x86指令集处理器或核的处理器或其他电子设备执行x86二进制代码1906的软件、固件、硬件或其组合。

Claims (24)

1.一种硬件处理器，包括：
解码器，用于将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及
执行电路，用于执行所述经解码的单个指令，以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
2.如权利要求1所述的硬件处理器，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
3.如权利要求2所述的硬件处理器，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
4.如权利要求1-3中的任一项所述的硬件处理器，其中，所述数字格式被提供为所述单个指令的立即数。
5.如权利要求1-3中的任一项所述的硬件处理器，其中，所述数字格式由所述单个指令的操作码指示。
6.如权利要求1所述的硬件处理器，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供零值作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
7.如权利要求1所述的硬件处理器，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
8.如权利要求1所述的硬件处理器，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
9.一种方法，包括：
利用硬件处理器的解码器将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及
利用所述硬件处理器的执行电路执行所述经解码的单个指令以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
10.如权利要求9所述的方法，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
11.如权利要求10所述的方法，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
12.如权利要求9-11中的任一项所述的方法，进一步包括从所述单个指令的立即数读取所述数字格式。
13.如权利要求9-11中的任一项所述的方法，进一步包括从所述单个指令的操作码确定所述数字格式。
14.如权利要求9所述的方法，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供零值作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
15.如权利要求9所述的方法，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
16.如权利要求9所述的方法，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
17.一种存储代码的非暂态机器可读介质，所述代码当由机器执行时使所述机器执行方法，所述方法包括：
利用硬件处理器的解码器将单个指令解码为经解码的单个指令，所述单个指令具有标识第一数字的第一字段、标识第二数字的第二字段、以及指示用于所述第一数字和所述第二数字的数字格式的第三字段；以及
利用所述硬件处理器的执行电路执行所述经解码的单个指令以：
引起所述第一数字与所述第一数字的所述数字格式中的零值的第一比较，
引起所述第二数字与所述第二数字的所述数字格式中的零值的第二比较，
当所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，提供零的值作为所述单个指令的结果，
当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值时，提供零的值作为所述单个指令的所述结果，以及
当所述第一比较指示所述第一数字不等于所述第一数字的所述数字格式中的零值并且所述第二比较指示所述第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
18.如权利要求17所述的非暂态机器可读介质，其中，当所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值时，所述执行电路不执行所述第一数字与所述第二数字的所述乘法。
19.如权利要求18所述的非暂态机器可读介质，其中，响应于所述第一比较指示所述第一数字等于所述第一数字的所述数字格式中的零值或所述第二比较指示所述第二数字等于所述第二数字的所述数字格式中的零值，用于执行所述乘法的乘法器被关闭。
20.如权利要求17-19中的任一项所述的非暂态机器可读介质，进一步包括从所述单个指令的立即数读取所述数字格式。
21.如权利要求17-19中的任一项所述的非暂态机器可读介质，进一步包括从所述单个指令的操作码确定所述数字格式。
22.如权利要求17所述的非暂态机器可读介质，其中，所述第一字段标识数字的第一向量，所述第二字段标识数字的第二向量，并且所述执行电路执行所述经解码的单个指令以：
引起所述数字的第一向量的每个数字与所述数字的第一向量的所述数字格式中的零值的多个第一比较，
引起所述数字的第二向量的每个数字与所述数字的第二向量的所述数字格式中的零值的多个第二比较，
对于指示所述数字的第二向量的对应的第二数字等于所述数字的第二向量的所述数字格式中的零值的所述多个第二比较中的每一个，提供零值作为所述单个指令的结果，
对于指示所述数字的第一向量的对应的第一数字等于所述数字的第一向量的所述数字格式中的零值的所述多个第一比较中的每一个，提供零值作为所述单个指令的所述结果，以及
当第一比较指示所述数字的第一向量的第一数字不等于所述第一数字的所述数字格式中的零值并且对应的第二比较指示所述数字的第二向量的对应的第二数字不等于所述第二数字的所述数字格式中的零值时，提供所述第一数字与所述第二数字的乘法的乘积作为所述单个指令的所述结果。
23.如权利要求22所述的非暂态机器可读介质，其中，当所述数字格式是用于所述第一值和所述第二值的浮点数字格式时，所述第一比较将零值与所述第一数字的符号位进行比较、将零值与所述第一数字的指数字段进行比较、以及将零值与所述第一数字的小数字段进行比较，并且所述第二比较将零值与所述第二数字的符号位进行比较、将零值与所述第二数字的指数字段进行比较、以及将零值与所述第二数字的小数字段进行比较。
24.如权利要求17所述的非暂态机器可读介质，其中，所述第一比较和所述第二比较与所述执行电路分开地执行。
CN202010999921.9A 2019-12-13 2020-09-22 用于将零的值相乘的指令的装置、方法和系统 Pending CN112988231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/714,684 US11847450B2 (en) 2019-12-13 2019-12-13 Apparatuses, methods, and systems for instructions to multiply values of zero
US16/714,684 2019-12-13

Publications (1)

Publication Number Publication Date
CN112988231A true CN112988231A (zh) 2021-06-18

Family

ID=72355822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010999921.9A Pending CN112988231A (zh) 2019-12-13 2020-09-22 用于将零的值相乘的指令的装置、方法和系统

Country Status (5)

Country Link
US (1) US11847450B2 (zh)
EP (1) EP3835948A1 (zh)
CN (1) CN112988231A (zh)
BR (1) BR102020019550A2 (zh)
TW (1) TW202143029A (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226737B1 (en) 1998-07-15 2001-05-01 Ip-First, L.L.C. Apparatus and method for single precision multiplication
US7932911B2 (en) 1998-08-24 2011-04-26 Microunity Systems Engineering, Inc. Processor for executing switch and translate instructions requiring wide operands
US6631392B1 (en) 1999-07-30 2003-10-07 Mips Technologies, Inc. Method and apparatus for predicting floating-point exceptions
US7058830B2 (en) 2003-03-19 2006-06-06 International Business Machines Corporation Power saving in a floating point unit using a multiplier and aligner bypass
US8103858B2 (en) 2008-06-30 2012-01-24 Intel Corporation Efficient parallel floating point exception handling in a processor
US8959129B2 (en) 2011-06-30 2015-02-17 Altera Corporation Compression of floating-point data
CN104040488B (zh) * 2011-12-22 2017-06-09 英特尔公司 用于给出相应复数的复共轭的矢量指令
US9383968B2 (en) 2013-09-27 2016-07-05 Nvidia Corporation Math processing by detection of elementary valued operands
US9608664B2 (en) 2013-12-30 2017-03-28 International Business Machines Corporation Compression of integer data using a common divisor
US10297001B2 (en) 2014-12-26 2019-05-21 Intel Corporation Reduced power implementation of computer instructions
CN107766079B (zh) 2016-08-19 2022-03-11 北京百度网讯科技有限公司 处理器以及用于在处理器上执行指令的方法
US10558575B2 (en) 2016-12-30 2020-02-11 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10416999B2 (en) 2016-12-30 2019-09-17 Intel Corporation Processors, methods, and systems with a configurable spatial accelerator
US10776699B2 (en) * 2017-05-05 2020-09-15 Intel Corporation Optimized compute hardware for machine learning operations
US10725740B2 (en) 2017-08-31 2020-07-28 Qualcomm Incorporated Providing efficient multiplication of sparse matrices in matrix-processor-based devices
US10990650B1 (en) 2018-03-22 2021-04-27 Amazon Technologies, Inc. Reducing computations for data including padding
JP7115211B2 (ja) 2018-10-18 2022-08-09 富士通株式会社 演算処理装置および演算処理装置の制御方法
US10922077B2 (en) 2018-12-29 2021-02-16 Intel Corporation Apparatuses, methods, and systems for stencil configuration and computation instructions
US20200311511A1 (en) 2019-03-26 2020-10-01 Mipsology SAS Accelerating neuron computations in artificial neural networks by skipping bits
US10901492B1 (en) 2019-03-29 2021-01-26 Amazon Technologies, Inc. Power reduction in processor pipeline by detecting zeros

Also Published As

Publication number Publication date
TW202143029A (zh) 2021-11-16
US11847450B2 (en) 2023-12-19
US20210182057A1 (en) 2021-06-17
EP3835948A1 (en) 2021-06-16
BR102020019550A2 (pt) 2021-06-15

Similar Documents

Publication Publication Date Title
CN109791488B (zh) 用于执行用于复数的融合乘-加指令的系统和方法
US10671392B2 (en) Systems, apparatuses, and methods for performing delta decoding on packed data elements
US10514912B2 (en) Vector multiplication with accumulation in large register space
US10963256B2 (en) Systems and methods for performing instructions to transform matrices into row-interleaved format
US20180113708A1 (en) Systems, apparatuses, and methods for chained fused multiply add
CN112069459A (zh) 用于稀疏-密集矩阵乘法的加速器
CN114356417A (zh) 实行16位浮点矩阵点积指令的系统和方法
TWI761367B (zh) 用於融合乘加運算的系統、裝置及方法
US9218182B2 (en) Systems, apparatuses, and methods for performing a shuffle and operation (shuffle-op)
US9733935B2 (en) Super multiply add (super madd) instruction
CN112861073A (zh) 用于执行16位浮点向量点积指令的系统和方法
US9965276B2 (en) Vector operations with operand base system conversion and re-conversion
CN106030514B (zh) 用于执行采用传播的被屏蔽源元素存储指令的处理器及其方法
US10521226B2 (en) Efficient implementation of complex vector fused multiply add and complex vector multiply
CN112988230A (zh) 用于将大约为一的浮点值相乘的指令的装置、方法和系统
US11847450B2 (en) Apparatuses, methods, and systems for instructions to multiply values of zero
US11875154B2 (en) Apparatuses, methods, and systems for instructions to multiply floating-point values of about zero
US20210182056A1 (en) Apparatuses, methods, and systems for instructions to multiply values of one
CN114327622A (zh) 用于转换16位浮点格式的指令的装置、方法和系统
CN113050994A (zh) 用于512位操作的系统、装置和方法
CN115525333A (zh) 用于具有移位控制和宽度控制的紧缩数据卷积指令的装置、方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination