CN112965722A

CN112965722A - 一种Verilog-A模型的优化方法、电子设备及计算机可读存储介质

Info

Publication number: CN112965722A
Application number: CN202110235664.6A
Authority: CN
Inventors: 段思齐; 阳杰; 刘强; 邵雪; 程明厚
Original assignee: Shenzhen Huada Jiutian Technology Co ltd
Current assignee: Shenzhen Huada Jiutian Technology Co ltd
Priority date: 2021-03-03
Filing date: 2021-03-03
Publication date: 2021-06-15
Anticipated expiration: 2041-03-03
Also published as: CN112965722B

Abstract

一种Verilog‑A模型的优化方法、电子设备及计算机可读存储介质，所述方法，包括以下步骤：收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码；对所述变量进行独立编码，建立全局编码到独立编码的映射表；对变量依赖关系进行优化；输出优化后经过独立编码的代码。本发明的Verilog‑A模型的优化方法，通过对模块中的编码优化来减少模型修改时产生的大量改动，在电路仿真器中对Verilog‑A模型的计算进行优化加速的同时，改善模型的可复用性和可维护性。

Description

一种Verilog-A模型的优化方法、电子设备及计算机可读存储介质

技术领域

本发明涉及集成电路计算机辅助设计技术领域，特别是涉及一种电路仿真器的优化方法。

背景技术

Verilog-A语言是一种高级语言，它使用模块来描述模拟系统及其组件的结构和行为。要指定各个模块的行为，需要定义它们的输入和输出信号之间的数学关系。定义了系统的结构和行为之后，电路仿真器从模块派生出一组描述性的方程式，求解方程组，获得系统响应。从器件模块到建立方程组的过程中，需要将Verilog-A构建的电路模块转换成电路仿真器可以调用的C++代码接口。

随着先进工艺的快速迭代，器件模型复杂度快速增长，同时也带来了模型计算过程中计算量的大幅提升。因此，需要使用一系列的优化算法对计算过程进行优化，从而降低时间复杂度，加快仿真过程。通常，优化算法会收集模块中所有的变量，然后优化变量间的依赖关系，从而去除冗余的计算。这样一来，在Verilog-A模型进行更新和迭代时，就算只是少有的几处改动，都会对整体C++模型代码产生巨大的影响。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种Verilog-A模型的优化方法、电子设备及计算机可读存储介质，通过在电路仿真器中对Verilog-A模型的计算进行优化加速的同时，改善模型的可复用性和可维护性。

为实现上述目的，本发明提供的一种Verilog-A模型的优化方法，包括以下步骤：

收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码；

对所述变量进行独立编码，建立全局编码到独立编码的映射表；

对变量依赖关系进行优化；

输出优化后经过独立编码的代码。

进一步地，所述收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码的步骤，还包括，遍历电路模块中所有对雅各比矩阵有贡献的变量，保存变量被赋值时的导数依赖关系，按照变量在电路模块中被赋值的顺序进行编码并标记。

进一步地，所述对所述变量进行独立编码，建立全局编码到独立编码的映射表的步骤，还包括，根据电路模块中同名变量被赋值的顺序，对同名变量进行单独编码并标记，建立从全局编码的变量到独立编码的变量的映射表。

进一步地，所述对变量依赖关系进行优化的步骤，还包括，通过导数优化算法对变量导数的依赖关系进行优化。

进一步地，所述输出优化后经过独立编码的代码的步骤，还包括，将电路模块转换成电路仿真器调用的代码接口，根据所述映射表，将通过全局编码的变量转换为独立编码的变量，并输出对应的导数计算表达式。

为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的Verilog-A模型的优化方法的步骤。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的Verilog-A模型的优化方法的步骤。

本发明的Verilog-A模型的优化方法，具有以下有益效果：

1)对同名变量独立编码，并建立全局编码变量到独立编码变量的映射关系，在进行计算优化时按照全局编码变量来进行优化，保证变量被复制的顺序和模块中完全一致。同时，在最后输出导数计算表达式时，通过映射表，将输出的表达式中全局编码变量转换为独立编码变量。如此，即使对Verilog-A模块进行了小幅改动，转换出来的C++代码也只会产生轻微的变化，大幅改善模型的可复用性和可维护性。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的Verilog-A模型的优化方法流程图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

实施例1

图1为根据本发明的Verilog-A模型的优化方法流程图，下面将参考图1，对本发明的Verilog-A模型的优化方法进行详细描述。

首先，在步骤101，收集对雅可比矩阵有贡献的变量，对变量进行全局编码。

本发明实施例中，对雅可比矩阵有贡献的变量，是指Verilog-A模型中与端口电压或者端口电流有联系的变量，会对雅克比矩阵有贡献。有贡献的变量关系指这些变量之间赋值与被赋值的一种层级关系。

本发明实施例中，遍历模块中所有对雅各比矩阵有贡献的变量，将其保存并按照其在Verilog-A模型的模块中被赋值的顺序对其编码(称为全局编码)，并在其尾部加上该编码。

本发明实施例中，保证每一个变量都是独一无二的，同时也可以明确变量出现的先后顺序。Verilog-A模块中所有变量都会通过编码被视为不同的变量，这样处理的目的是方便计算优化。并保存变量被赋值时的导数依赖关系。

在步骤102中，对变量进行独立编码，建立全局编码到独立编码的映射表。

优选地，根据模块中同名变量在模块中被赋值的顺序，对同名变量按这个变量出现的次数单独编码(称为独立编码)，并在其尾部加上该编码，同时建立从全局编码的变量到独立编码的变量的映射表，以供查询转换。

在步骤103中，对变量依赖关系进行优化。

优选地，通过导数优化算法，对变量导数的依赖关系进行优化，大幅减少冗余的导数计算过程。

本发明实施例中，导数优化算法，通过将变量从局部和整体上进行逐次展开，使变量导数的依赖关系最简化，从而大幅减少冗余的导数计算过程。

在步骤104中，输出优化后经过独立编码的代码。

优选地，导数优化完成后，将Verilog-A构建的电路模块转换成电路仿真器可以调用的C++代码接口，在输出对雅各比矩阵有贡献的变量的导数计算表达式时，通过建立的映射表，将通过全局编码的变量转换为独立编码的变量，并输出对应的导数计算表达式。

实施例2

下面结合一具体实施例对本发明的Verilog-A模型的优化方法做进一步的说明。

遍历模块中所有对雅各比矩阵有贡献的变量，将其保存并按照其在模块中被赋值的顺序对其编码(称为全局编码)，并在其尾部加上该编码，保证每一个变量都是独一无二的，同时也可以明确变量出现的先后顺序。比如，(A,B,C,A,C,D,E,C)为一个简单模块中变量赋值顺序的简单抽象表示,其中(A,B,C,D,E)为五个不同的变量，根据全局编码的方式对其进行编码，则可以表示为(A1,B2,C3,A4,C5,D6,E7,C8)。若此时该模块需要进行迭代升级，对其中的部分语句进行调整，比如现在需要将B2变量删除，则模块可以表示为(A1,C2,A3,C4,D5,E6,C7)。从该例子可以看出，当对模块局部进行细微调整时，也会对整体代码产生巨大的改动，不利于维护更新。

本实施例中，改善电路仿真器中Verilog-A模型的可复用性和可维护性的方法，通过两种对变量编码的转换减少模型迭代升级的代码改动量，具体要求如下：(1)对变量先进行全局编码，再进行独立编码；(2)对两种编码之间建立对应的映射关系，从而实现转换。

所以，本发明在对变量进行全局编码的同时，采取对每个变量出现的顺序进行独立编码，则对上述例子中T调整前的模块变量可以简单表示为(A1,B1,C1,A2,C2,D1,E1,C3)。同时建立对应的全局编码变量到局部编码变量的映射表(A1-A1,B2-B1,C3-C1,A4-A2,C5-C2,D6-D1,E7-E1,C8-C3)，在变量依赖关系优化完毕以后，输出实际代码时对将全局编码的变量替换为独立编码的变量。假如现在需要将变量删除，则模块可以表示为(A1,C1,A2,C2,D1,E1,C3)。从该例子可以看出，当对模块局部进行细微调整时，仅会影响同名的变量，而不会对整体代码产生大量影响。

本发明通过对同名变量独立编码，并建立全局编码变量到独立编码变量的映射关系，在进行计算优化时按照全局编码变量来进行优化，保证变量被复制的顺序和模块中完全一致。同时，在最后输出导数计算表达式时，通过映射表，将输出的表达式中全局编码变量转换为独立编码变量。如此，即使对Verilog-A模块进行了小幅改动，转换出来的C++代码也只会产生轻微的变化，大幅改善模型的可复用性和可维护性。

随着先进工艺的快速迭代，器件模型变得越来越复杂，所以需要采取对应优化算法来降低模型的计算量。但是，优化之后会极大的降低模型的可复用性，提升维护成本。

本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的Verilog-A模型的优化方法的步骤。

本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的Verilog-A模型的优化方法的步骤。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种Verilog-A模型的优化方法，其特征在于，包括以下步骤：

对变量依赖关系进行优化；

输出优化后经过独立编码的代码。

2.根据权利要求1所述的Verilog-A模型的优化方法，其特征在于，所述收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码的步骤，还包括，遍历电路模块中所有对雅各比矩阵有贡献的变量，保存变量被赋值时的导数依赖关系，按照变量在电路模块中被赋值的顺序进行编码并标记。

3.根据权利要求1所述的Verilog-A模型的优化方法，其特征在于，所述对所述变量进行独立编码，建立全局编码到独立编码的映射表的步骤，还包括，根据电路模块中同名变量被赋值的顺序，对同名变量进行单独编码并标记，建立从全局编码的变量到独立编码的变量的映射表。

4.根据权利要求1所述的Verilog-A模型的优化方法，其特征在于，所述对变量依赖关系进行优化的步骤，还包括，通过导数优化算法对变量导数的依赖关系进行优化。

5.根据权利要求1所述的Verilog-A模型的优化方法，其特征在于，所述输出优化后经过独立编码的代码的步骤，还包括，将电路模块转换成电路仿真器调用的代码接口，根据所述映射表，将通过全局编码的变量转换为独立编码的变量，并输出对应的导数计算表达式。

6.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的Verilog-A模型的优化方法的步骤。

7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至5任一项所述的Verilog-A模型的优化方法的步骤。