CN112905124B - 异步低功耗信号处理方法、装置、计算机设备及存储介质 - Google Patents

异步低功耗信号处理方法、装置、计算机设备及存储介质 Download PDF

Info

Publication number
CN112905124B
CN112905124B CN202110202930.5A CN202110202930A CN112905124B CN 112905124 B CN112905124 B CN 112905124B CN 202110202930 A CN202110202930 A CN 202110202930A CN 112905124 B CN112905124 B CN 112905124B
Authority
CN
China
Prior art keywords
signal
hardware
power
processing
asynchronous low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110202930.5A
Other languages
English (en)
Other versions
CN112905124A (zh
Inventor
李湘锦
张鹏
贾宗铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN202110202930.5A priority Critical patent/CN112905124B/zh
Publication of CN112905124A publication Critical patent/CN112905124A/zh
Application granted granted Critical
Publication of CN112905124B publication Critical patent/CN112905124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及异步低功耗信号处理方法、装置、计算机设备及存储介质，该方法包括获取来自主机的命令，以得到初始命令；对初始命令进行识别，以判断异步低功耗信号是否符合预设要求；若异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；处理低功耗前相关内容；发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；根据信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。本发明实现采用软硬结合的方式进行异步低功耗信号处理，可有效覆盖异常情况，保证SSD系统的稳定性。

Description

异步低功耗信号处理方法、装置、计算机设备及存储介质
技术领域
本发明涉及固态硬盘，更具体地说是指异步低功耗信号处理方法、装置、计算机设备及存储介质。
背景技术
SSD(固态硬盘，Solid State Drives)的SOC(系统级芯片，System on Chip)以及PCIE(高速串行计算机扩展总线标准，peripheral component interconnect express)接口有异步低功耗信号CLKREQ，异步低功耗信号CLKREQ用于指示主机是否提供参考时钟给SSD内部的PCIE的PHY(物理端口，Physical Layer)。异步低功耗信号CLKREQ也用于SSD内部低功耗处理，异步低功耗信号CLKREQ对SSD来说是一个异步信号，目前处理异步低功耗信号CLKREQ的方法，根据PCIE协议规范，代表SSD可以进入低功耗的信号clkreq high持续的时间最短只有4us。如果采用纯软件的方式进行信号处理，当系统处于代表SSD可以进入低功耗的信号clkreq high的时候，软件操作的东西较多，需要时间达10ms，异常情况多，场景复杂。如果采用纯硬件进行信号处理，则与软件交割的场景多，带来软件操作的复杂。
因此，有必要设计一种新的方法，实现采用软硬结合的方式进行异步低功耗信号处理，可有效覆盖异常情况，保证SSD系统的稳定性。
发明内容
本发明的目的在于克服现有技术的缺陷，提供异步低功耗信号处理方法、装置、计算机设备及存储介质。
为实现上述目的，本发明采用以下技术方案：异步低功耗信号处理方法，包括：
获取来自主机的命令，以得到初始命令；
对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；
若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；
处理低功耗前相关内容；
发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；
根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
其进一步技术方案为：所述初始命令包括NVME标准命令。
其进一步技术方案为：所述对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求，包括：
对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；
若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；
若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
其进一步技术方案为：所述处理低功耗前相关内容，包括：
处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
其进一步技术方案为：所述发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号，包括：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号。
其进一步技术方案为：所述发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号，包括：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理，当硬件进行开机处理时，硬件发送信号。
本发明还提供了异步低功耗信号处理装置，包括：
命令获取单元，用于获取来自主机的命令，以得到初始命令；
识别单元，用于对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；
关闭单元，用于若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；
处理单元，用于处理低功耗前相关内容；
发送单元，用于发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；
打开单元，用于根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
其进一步技术方案为：所述识别单元包括：
判断子单元，用于对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
本发明还提供了一种计算机设备，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法。
本发明还提供了一种存储介质，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现上述的方法。
本发明与现有技术相比的有益效果是：本发明通过采用软件进行初始命令分析，以判断异步低功耗信号，并根据异步低功耗信号进行机制关闭，并触发硬件进行开关机处理，开机后交由软件进行处理，实现采用软硬结合的方式进行异步低功耗信号处理，可有效覆盖异常情况，保证SSD系统的稳定性。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的异步低功耗信号处理方法的应用场景示意图；
图2为本发明实施例提供的异步低功耗信号处理方法的流程示意图；
图3为本发明实施例提供的异步低功耗信号处理方法的子流程示意图；
图4为本发明实施例提供的异步低功耗信号处理方法的时序图；
图5为本发明实施例提供的异步低功耗信号处理装置的示意性框图；
图6为本发明实施例提供的计算机设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1和图2，图1为本发明实施例提供的异步低功耗信号处理方法的应用场景示意图。图2为本发明实施例提供的异步低功耗信号处理方法的示意性流程图。该异步低功耗信号处理方法应用于带有SSD的服务器中。该服务器与主机进行数据交互，其中，由服务器内的软件和硬件集合处理异步低功耗信号CLKREQ，以提升SSD的稳定性；有效处理异步低功耗信号CLKRE，在一些极端的场景，也能保证系统的稳定性，硬件开销小，软件操作灵活。
图2是本发明实施例提供的异步低功耗信号处理方法的流程示意图。如图2所示，该方法包括以下步骤S110至S160。
S110、获取来自主机的命令，以得到初始命令。
在本实施例中，初始命令是指由主机发送给服务器的信号，具体地，1.主机发送CLKREQ信号即异步低功耗信号给SSD，表示主机是否提供给SSD内部pcie phy的时钟，1表示参考时钟不存在，0表示参考时钟存在。根据PCIE标准协议，CLKREQ信号为1的时间最小可以到4us，而且可以在0/1多次跳变。
另外，所述初始命令包括NVME(高级主机控制接口。Non-Volatit ControllerInterface)标准命令。
S120、对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求。
在一实施例中，请参阅图3，上述的步骤S120可包括步骤S121～S123。
S121、对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；
S122、若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；
S123、若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
一般情况下主机发送NVME标准命令，此时SSD接收到命令之后，软件读取命令并识别，并知道不久后异步低功耗信号CLKREQ将会拉高，因此需要进行异步低功耗信号的判断，以便于将剩下的工作交割给硬件处理，从而达到整个系统的归一化。
若所述异步低功耗信号不符合预设要求，则执行步骤S110。
S130、若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制。
在本实施例中，软件查看异步低功耗信号是否为1，如果异步低功耗信号是1，将PCIE链路协商机制关闭，一旦生效，主机无法修改SSD的PCIE链路的状态。
S140、处理低功耗前相关内容。
在本实施例中，相关内容是指主机下发的初始命令对应的工作内容。
具体地，处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
软件开始做准备低功耗前的处理，包括将残余命令做完以及备份工作。
S150、发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号。
在本实施例中，信号是指硬件开机完成后，由硬件发送至软件以触发软件进行后续处理的信号。
软件做完上述动作，将剩下的工作交割给硬件。在软件操作期间，异步低功耗信号CLKREQ的频繁切换不会导致系统崩溃，而且软件与硬件的交割，是不需要看异步低功耗信号CLKREQ的状态，直接交割。
在本实施例中，发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号。
具体地，发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理，当硬件进行开机处理时，硬件发送信号。
请参阅图4，上述的软件做完对应的内容，将剩下的工作交割给硬件。硬件接收到软件的触发信号，开始自动处理关机的流程。硬件处理完关机流程之后，最后会查看异步低功耗信号CLKREQ的状态：如果异步低功耗信号CLKREQ是1，则SSD处于低功耗状态，并且一旦异步低功耗信号CLKREQ为0，则硬件自动开始处理开机的流程。如果异步低功耗信号CLKREQ是0，则硬件自动开始处理开机的流程，将SSD的控制器从低功耗状态恢复成正常状态，然后将剩下的工作交割给软件。
S160、根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
具体地，当硬件发送信号至软件，告知软件进行后续工作处理时，此时软件获得控制权，打开PCIE链路协商机制，如果主机将异步低功耗信号CLKREQ拉高，则执行步骤S130。如果主机保持异步低功耗信号CLKREQ为低，若服务器再次接收到命令，则SSD可正常处理命令。
当硬件发现异步低功耗信号CLKREQ为0，硬件完成开机动作，然后交割给软件，硬件与软件的交割，也不需要看异步低功耗信号CLKREQ的状态，直接交割。这样处理异步低功耗信号CLKREQ，就不会出错导致系统崩溃。
此模式下，SSD处于低功耗状态，硬件等待异步低功耗信号CLKREQ为低，一旦有一次为低被捕获，则硬件开始开机，唤醒控制器，交割给软件完成后面的操作。软硬件协同交割进行异步低功耗信号处理，整体简单，稳定性高，有利于SSD系统的稳定性，解决异步低功耗信号CLKREQ频繁触发的问题。不管异步低功耗信号CLKREQ这个异步信号如何变化，软硬件配合的流程都是统一的，软硬件交割清晰，减少了复杂度，保证了健壮性，归一化，软硬件的交割干净，尤其针对异步低功耗信号CLKREQ一些边角的情况也能有效的覆盖，保证SSD系统的稳定性，软件操作简单，硬件设计复杂度也不高。
上述的异步低功耗信号处理方法，通过采用软件进行初始命令分析，以判断异步低功耗信号，并根据异步低功耗信号进行机制关闭，并触发硬件进行开关机处理，开机后交由软件进行处理，实现采用软硬结合的方式进行异步低功耗信号处理，可有效覆盖异常情况，保证SSD系统的稳定性。
图5是本发明实施例提供的一种异步低功耗信号处理装置300的示意性框图。如图5所示，对应于以上异步低功耗信号处理方法，本发明还提供一种异步低功耗信号处理装置300。该异步低功耗信号处理装置300包括用于执行上述异步低功耗信号处理方法的单元，该装置可以被配置于服务器中。具体地，请参阅图5，该异步低功耗信号处理装置300包括命令获取单元301、识别单元302、关闭单元303、处理单元304、发送单元305以及打开单元306。
命令获取单元301，用于获取来自主机的命令，以得到初始命令；识别单元302，用于对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；关闭单元303，用于若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；处理单元304，用于处理低功耗前相关内容；发送单元305，用于发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；打开单元306，用于根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
在一实施例中，所述识别单元302包括：
判断子单元，用于对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
在一实施例中，所述处理单元304，用于处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
在一实施例中，所述发送单元305，用于发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理。
在一实施例中，所述发送单元305，用于发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理。
需要说明的是，所属领域的技术人员可以清楚地了解到，上述异步低功耗信号处理装置300和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
上述异步低功耗信号处理装置300可以实现为一种计算机程序的形式，该计算机程序可以在如图6所示的计算机设备上运行。
请参阅图6，图6是本申请实施例提供的一种计算机设备的示意性框图。该计算机设备500可以是服务器，其中，服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
参阅图6，该计算机设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行一种异步低功耗信号处理方法。
该处理器502用于提供计算和控制能力，以支撑整个计算机设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行一种异步低功耗信号处理方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图异步低功耗信号处理中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备500的限定，具体的计算机设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
其中，所述处理器502用于运行存储在存储器中的计算机程序5032，以实现如下步骤：
获取来自主机的命令，以得到初始命令；对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；处理低功耗前相关内容；发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
其中，所述初始命令包括NVME标准命令。
在一实施例中，处理器502在实现所述对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求步骤时，具体实现如下步骤：
对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
在一实施例中，处理器502在实现所述处理低功耗前相关内容步骤时，具体实现如下步骤：
处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
在一实施例中，处理器502在实现所述发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号步骤时，具体实现如下步骤：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号。
在一实施例中，处理器502在实现所述发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号步骤时，具体实现如下步骤：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理，当硬件进行开机处理时，硬件发送信号。
应当理解，在本申请实施例中，处理器502可以是中央处理单元304(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中该计算机程序被处理器执行时使处理器执行如下步骤：
获取来自主机的命令，以得到初始命令；对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；处理低功耗前相关内容；发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令。
其中，所述初始命令包括NVME标准命令。
在一实施例中，所述处理器在执行所述计算机程序而实现所述对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求步骤时，具体实现如下步骤：
对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求。
在一实施例中，所述处理器在执行所述计算机程序而实现所述处理低功耗前相关内容步骤时，具体实现如下步骤：
处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
在一实施例中，所述处理器在执行所述计算机程序而实现所述发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号步骤时，具体实现如下步骤：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号。
在一实施例中，所述处理器在执行所述计算机程序而实现所述发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号步骤时，具体实现如下步骤：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理，当硬件进行开机处理时，硬件发送信号。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元304中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.异步低功耗信号处理方法，其特征在于，包括：
获取来自主机的命令，以得到初始命令；
对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；
若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；
处理低功耗前相关内容；
发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；
根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令；
所述对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求，包括：
对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；
若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；
若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求；
软件与硬件的交割不需要看异步低功耗信号CLKREQ的状态，直接交割；
当硬件发送信号至软件，告知软件进行后续工作处理时，此时软件获得控制权，打开PCIE链路协商机制，如果主机将异步低功耗信号CLKREQ拉高，则关闭PCIE链路协商机制；如果主机保持异步低功耗信号CLKREQ为低，若服务器再次接收到命令，则SSD可正常处理命令。
2.根据权利要求1所述的异步低功耗信号处理方法，其特征在于，所述初始命令包括NVME标准命令。
3.根据权利要求1所述的异步低功耗信号处理方法，其特征在于，所述处理低功耗前相关内容，包括：
处理所述初始命令，并对处理所述初始命令过程所做的内容进行备份。
4.根据权利要求1所述的异步低功耗信号处理方法，其特征在于，所述发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号，包括：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号。
5.根据权利要求4所述的异步低功耗信号处理方法，其特征在于，所述发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，硬件根据异步低功耗信号的状态进行开机处理，当硬件进行开机处理时，硬件发送信号，包括：
发送触发信号至硬件，由硬件进行关机处理，并由硬件查看异步低功耗信号的状态，当异步低功耗信号的状态为一，则SSD处理低功耗状态；当异步低功耗信号状态为零时，硬件进行开机处理，当硬件进行开机处理时，硬件发送信号。
6.异步低功耗信号处理装置，其特征在于，包括：
命令获取单元，用于获取来自主机的命令，以得到初始命令；
识别单元，用于对所述初始命令进行识别，以判断异步低功耗信号是否符合预设要求；
关闭单元，用于若所述异步低功耗信号符合预设要求，则关闭PCIE链路协商机制；
处理单元，用于处理低功耗前相关内容；
发送单元，用于发送触发信号至硬件，由硬件进行开关机处理，当硬件进行开机处理时，硬件发送信号；
打开单元，用于根据所述信号打开PCIE链路协商机制，并根据异步低功耗信号进行SSD正常处理命令；
所述识别单元包括：
判断子单元，用于对所述初始命令进行读取和命令识别，并判断异步低功耗信号是否是一；若异步低功耗信号是一，则所述异步低功耗信号符合预设要求；若异步低功耗信号不是一，则所述异步低功耗信号不符合预设要求；
软件与硬件的交割不需要看异步低功耗信号CLKREQ的状态，直接交割；
当硬件发送信号至软件，告知软件进行后续工作处理时，此时软件获得控制权，打开PCIE链路协商机制，如果主机将异步低功耗信号CLKREQ拉高，则关闭PCIE链路协商机制；如果主机保持异步低功耗信号CLKREQ为低，若服务器再次接收到命令，则SSD可正常处理命令。
7.一种计算机设备，其特征在于，所述计算机设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至6中任一项所述的方法。
8.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序被处理器执行时可实现如权利要求1至6中任一项所述的方法。
CN202110202930.5A 2021-02-23 2021-02-23 异步低功耗信号处理方法、装置、计算机设备及存储介质 Active CN112905124B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110202930.5A CN112905124B (zh) 2021-02-23 2021-02-23 异步低功耗信号处理方法、装置、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110202930.5A CN112905124B (zh) 2021-02-23 2021-02-23 异步低功耗信号处理方法、装置、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN112905124A CN112905124A (zh) 2021-06-04
CN112905124B true CN112905124B (zh) 2023-03-21

Family

ID=76124384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110202930.5A Active CN112905124B (zh) 2021-02-23 2021-02-23 异步低功耗信号处理方法、装置、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN112905124B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656861A (zh) * 2018-10-22 2019-04-19 上海无线电设备研究所 一种基于srio总线的多核并行信号处理系统及方法
CN112346660A (zh) * 2020-11-13 2021-02-09 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124222B2 (en) * 2003-12-16 2006-10-17 1X1 Mobile, Ltd. Control system and method for a communications interface
KR102358691B1 (ko) * 2015-10-30 2022-02-07 삼성전자주식회사 저장 장치의 요청 방법 및 호스트의 커맨드 발행 방법
US11073894B2 (en) * 2019-05-24 2021-07-27 Qualcomm Incorporated System power management for peripheral component interconnect express (PCIE)-based devices
CN110716633B (zh) * 2019-09-30 2021-03-05 深圳忆联信息系统有限公司 协调管理ssd功耗的装置、方法、计算机设备及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656861A (zh) * 2018-10-22 2019-04-19 上海无线电设备研究所 一种基于srio总线的多核并行信号处理系统及方法
CN112346660A (zh) * 2020-11-13 2021-02-09 北京泽石科技有限公司 数据存储方法及装置、数据读取方法及装置

Also Published As

Publication number Publication date
CN112905124A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
KR101782246B1 (ko) 독립적으로 동작가능한 프로세서들 간에 에러 정보의 제어된 복구를 위한 방법들 및 장치들
US10372199B2 (en) Apparatus for managing power and running and booting an inter-processor communication link between independently operable processors
US6920553B1 (en) Method and apparatus for reading initial boot instructions from a bootable device connected to the USB port of a computer system
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
US7069472B2 (en) Method for restoring CMOS in a jumperless system
US6687777B2 (en) Apparatus and method of connecting and interfacing active device components
EP2189906A1 (en) Method and apparatus for abnormality recovering of data card, and data card
EP2798428B1 (en) Apparatus and method for managing operation of a mobile device
US20180210783A1 (en) Information processing apparatus, control method of the same, and storage medium
CN112486745A (zh) Ssd安全掉电测试方法、装置、计算机设备及存储介质
CN111913669A (zh) Ssd掉电速度提高方法、装置、计算机设备及存储介质
CN107145198B (zh) 一种提升服务器对硬盘兼容能力的方法及其主板
CN112905124B (zh) 异步低功耗信号处理方法、装置、计算机设备及存储介质
CN114691223B (zh) 一种通过网络传输bios日志的方法及装置
US11822927B2 (en) Boot times in an information processing device with externally connected devices
CN111949460A (zh) 测试固态硬盘支持d3特性的方法、装置、计算机设备及存储介质
CN108073481B (zh) 可提供硬件运作信息的服务器系统及其处理方法
US8417932B2 (en) Information processing apparatus and control method thereof
WO2004003714A2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
CN112035071B (zh) 磁盘数据读取方法、装置、计算机设备及存储介质
CN114461471A (zh) 一种判断pcie链路训练过程状态的方法、装置及介质
CN104978208B (zh) 一种热重启方法及其装置
TW202238382A (zh) 主機板、主機板的外接裝置以及主機板的開機方法
CN113535441A (zh) 一种嵌入式系统故障诊断装置及方法
EP0429781A2 (en) Resume control system and method for executing resume processing while checking operation mode of CPU

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant