CN112882923B - 一种基于统一功能信息流的测试性设计方法 - Google Patents

一种基于统一功能信息流的测试性设计方法 Download PDF

Info

Publication number
CN112882923B
CN112882923B CN202110060805.5A CN202110060805A CN112882923B CN 112882923 B CN112882923 B CN 112882923B CN 202110060805 A CN202110060805 A CN 202110060805A CN 112882923 B CN112882923 B CN 112882923B
Authority
CN
China
Prior art keywords
software
test
hardware
module
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110060805.5A
Other languages
English (en)
Other versions
CN112882923A (zh
Inventor
秦赟
李伟
穆加艳
吴贞宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
724th Research Institute of CSIC
Original Assignee
724th Research Institute of CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 724th Research Institute of CSIC filed Critical 724th Research Institute of CSIC
Priority to CN202110060805.5A priority Critical patent/CN112882923B/zh
Publication of CN112882923A publication Critical patent/CN112882923A/zh
Application granted granted Critical
Publication of CN112882923B publication Critical patent/CN112882923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种基于统一功能信息流的测试性设计方法,属于通用质量特性设计中测试性设计领域,一,以模块功能信息流为统一设计分析基准,建立模块的软/硬件功能细分组成及故障模式;二,以软/硬件综合检测判断方式,设置各故障模式的测试点;三,以单点功能故障、信息流传输测试两种分类,建立测试点对应的综合测试数据集;四,对综合测试数据集进行重复及缺失分析,开展测试点的祛除、补充。本发明能够解决软/硬件之间无法做到关联设计、无法保证设计基础的一致性,故障模式传递影响关系也无法综合分析,导致故障检测准确率不高的问题,本发明的提出和工程实现可以提高包含嵌入式软件的软/硬件综合模块的测试性设计。

Description

一种基于统一功能信息流的测试性设计方法
技术领域
本发明属于设备通用质量特性设计中测试性设计领域。
背景技术
测试性作为装备的一种设计特性具有与通用质量特性中可靠性、维修性、保障性、安全性等同等重要的位置,是构成武器装备质量特性的重要组成部分。良好的测试性分析与诊断能力,是确保装备战备完好性、任务成功性的重要中间环节。但随着设备性能的日益提高及技术的快速发展,复杂化、集成化、软件化是设备发展的必然趋势,在模块设计上经历从早期的单功能硬件模块到目前多功能软/硬件综合模块的变化发展过程,由此带来了设备测试性设计难度加大、故障检测不准确的问题。
在早期设备系统工程研制过程中,基于单功能硬件模块的测试性设计,对应常用的测试性设计方法均为基于硬件故障模式及影响分析(FMEA)的设计方法。单以硬件角度考虑,往往只能检测嵌入式软件运行CPU芯片硬件整体故障所导致的模块总功能失效,而不能很好的检测嵌入式软件因为输入超差、综合运行处理BUG等原因导致的软件功能数据流部分失效,从而降低了软/硬件综合模块的故障检测准确程度,无法有效适应包含嵌入式软件的软/硬件综合模块的测试性设计需求,硬件测试电路也会带来可靠性降低问题。单以基于软件故障模式及影响分析(SFMEA)的测试性设计,也无法兼顾小功能电路或单一种类接口电路类硬件故障的检测。
同时,无论单独采用哪一种方式,软/硬件之间无法做到关联设计、无法保证设计基础的一致性,故障模式传递影响关系也无法综合分析,没有严格限定测试点的分类,导致具体故障模式的检测准确率不高,也会影响综合诊断的故障的隔离程度。
现有技术中公开的一般都是单纯基于硬件FMEA或的测试性设计,或对于单纯软件FMEA 方法实现的本身,没有基于统一基础的功能划分以及硬件FMEA与SFMEA协同考虑影响分析实现的测试性设计,部分文献提及了信息流/信号流,但未考虑将信息流作为软/硬件测试性设计统一的设计基础。
发明内容
为提高现有技术中包含嵌入式软件的软/硬件综合模块的测试性设计水平,本发明提供了一种以功能信息流为设计基础、基于SFMEA与硬件FMEA的综合协同测试性设计方法。
本发明技术方案包括如下步骤:
步骤1:以模块的顶层功能信息流作为统一设计分析基准,关联软件和硬件设计,构建模块的软/硬件功能细分组成,进行SFMEA与硬件FMEA故障影响分析,确定各细分组成内包含的软/硬件故障模式及硬件;生成初步模块测试性设计过程图;
步骤2:将硬件监测结果接入软件、汇总软件检测结果的软/硬件综合检测判断方式,设置各软/硬件故障模式的测试点;将测试点标入模块测试性设计过程图;
步骤3:按单点功能故障测试、信息流传输测试的测试点分类方法,基于功能信息流的流向及处理流程,综合分析软/硬件故障模式与测试点的关联性,建立每个测试点对对应的软/硬件故障模式综合测试数据集;
步骤4:对产生的所有软/硬件故障模式综合测试数据集进行重复及缺失分析,开展测试点的祛除、补充、优化;采用直接选择检测用测试点、直接选择隔离用测试点的方法获取最终设计采用的测试点,形成软/硬件故障模式模块检测测试点、模块隔离逻辑;
步骤5,在软件中设置专用BIT汇集处理输出通道,根据上一步骤形成的模块检测测试点、模块隔离逻辑,输出故检结果。
进一步的,所述步骤3中,基于单点功能故障测试为针对硬件芯片功能自监测的测试以及针对软件模块功能自检测的测试,信息流传输测试限定为针对信息流传输过程中通断、错误的测试。
进一步的,所述步骤1中,以模块的顶层功能信息流作为统一设计分析基准限定为:采用对功能信息流的处理单元及接口界面划分的方法,构建模块的软/硬件功能细分组成;以导致模块功能信息流断开、错误为影响进行SFMEA与硬件FMEA故障影响分析,确定各细分组成内包含的软/硬件故障模式。
更进一步的,所述步骤2中软/硬件综合检测判断方式为直接软件判断、接入硬件监测测结果、软件判断回灌信息流三种。
本发明与现有技术相比,其显著技术优点和积极效果为:
1、采用了以模块的顶层功能信息流作为统一设计分析基准的处理方法,包括采用对功能信息流的处理单元及接口界面划分的方法、以导致模块功能信息流断开、错误为影响进行 SFMEA与硬件FMEA故障影响分析的方法,解决软/硬件之间无法做到关联设计、无法保证设计基础的一致性,故障模式传递影响关系也无法综合分析的问题,提高了软/硬件之间分析的耦合关联性;
2、采用直接软件判断、接入硬件监测结果、软件判断回灌信息流三种软/硬件综合检测判断方式,利用软/硬件模块带来的软件测试便利性,降低了设计开发难度,降低了硬件测试电路带来可靠性降低的风险;
3、在综合测试数据集ATn与测试点Tn的关联性分析时,严格限定测试点的分类,采用按测试方法是基于单点功能故障测试还是基于信息流传输测试的分类方法获取最终取值,提高了测试点分析的准确性;
4、提高了软/硬件综合模块的故障检测率,软/硬件故障模式的综合细化检测也将带来综合诊断后故障隔离率的提升。
本发明的提出和工程实现在包含嵌入式软件的软/硬件综合模块的测试性设计领域具有很高的推广应用价值。
下面结合附图对本发明作进一步详细的具体实施方式描述。
附图说明
图1是本发明的实施步骤流程图。
图2是本发明的模块测试性设计过程示意图。
图3是本发明的模块故障模式隔离逻辑示意图。
具体实施方式
本发明优选实施例的具体实施步骤流程图参见附图1。
步骤1,以模块的顶层功能信息流作为统一设计分析基准,关联软件和硬件设计,采用对功能信息流的处理单元及接口界面划分的方法,构建模块的软/硬件功能细分组成;以导致模块功能信息流断开、错误为影响进行SFMEA与硬件FMEA故障影响分析的基础,确定各细分组成内包含的软件故障模式SFn及硬件故障模式HFn;生成初步模块测试性设计过程图作为后续分析的基础图。
如图2所示,示例中的软/硬件综合模块,分析可知,除去专用故检信息流外,存在接口为两入两出的功能信息流,构建时,软件部分基于对功能信息流的处理及接口划分为针对两信号输出的F3及F4功能细分组成,硬件部分基于处理功能信息流的小功能电路或传输功能信息流的接口电路划分为F1及F2两输入和F5及F6两输出功能细分组成。维持软件与硬件部分之间的信息流接口清晰,避免信息流断开无输出目标、信息流杂乱无章等故障影响衔接不上的情况。
统一以对模块功能信息流断开、信息流错误传输作为SFMEA与硬件FMEA分析的最终影响,分析确定软/硬件故障模式及其影响关系,以图形化线段标识出故障模式对应影响的功能信息流。一个功能细分组成里可包含多个故障模式,例如功能细分组成F3中包含软件故障模式SF1与SF2,两者影响的输出不一致,SF1影响两种输出,SF2只影响一种输出。
步骤2,利用软/硬件综合模块搭载的软件处理灵活可配置、高效易用的能力优势,以直接软件判断、接入硬件监测结果、软件判断回灌信息流三种软/硬件综合检测判断方式,设置各软件故障模式SFn及硬件故障模式HFn的测试点Tn。基于单点功能故障测试限定为针对硬件芯片功能自监测的测试以及针对软件模块功能自检测的测试,信息流传输测试限定为针对信息流传输过程中通断、错误的测试。
对于软件故障模式SF1、SF2、SF3,直接软件内部开发针对性的功能数据流直接软件判断测试点T3、T4、T5
对于硬件故障模式HFn,细分为以下几种情况:针对输入的HF1、HF2,利用硬件底层驱动、中间件提供的接口设置简单连通性测试,并辅以基于信息特征提取关键参数判断的信息流正确性软件测试,共同构成面向输入HF1、HF2的直接软件判断测试点T1及T2;针对输出的 HF3、HF4,综合考虑软/硬件综合模块实际具备的硬件芯片自带测试或测试电路测试能力,具备该能力时直接将测试结果接入软件,构成面向输出HF3的接入硬件检测结果测试点T6,不具备该能力时将输出耦合回灌软件进行测试,构成面向输出HF4的软件判断回灌信息流测试点 T7,实际不便于耦合回灌时,不设置测试点,将该部分测试上升层次至分机级,通过对下级接收模块的输入测试在分机级做综合诊断解决。测试点T6及T7的区别将在步骤3中进一步阐述。
将测试点标入功能细分组成、故障模式、测试点及信息流程示意图。
步骤3,按单点功能故障测试、信息流传输测试的测试点分类方法,基于功能信息流的流向及处理流程,将软件故障模式与硬件故障模式一起综合分析与测试点Tn的关联性,建立起每个Tn对应的软/硬件故障模式综合测试数据集ATn。有 ATn={ASF1,ASF2,ASF3,……ASFn,AHF1,AHF2,AHF3,……AHFn},ASFn代表第n个软件故障模式的可测试性,AHFn代表第n个硬件故障模式的可测试性。测试点Tn可测试SFn或HFn则ASFn或 AHFn相应取值为1,否则取值为0。
对于图2所表示的示例,则有ATn={ASF1,ASF2,ASF3,AHF1,AHF2,AHF3,AHF4},
AT1={0,0,0,1,0,0,0};AT2={0,0,0,0,1,0,0};
AT3={1,0,0,1,0,0,0};AT4={1,1,0,1,0,0,0};
AT5={1,0,1,1,1,0,0};AT6={0,0,0,0,0,1,0};
AT7={1,0,1,1,1,0,1}。
这其中AT6相比较AT7有着本质的区别:测试点Tn可测试性的判断需要严格区分所采取的测试方法是是基于单点功能故障测试还是基于信息流传输测试,基于单点功能故障测试的可测试性范围只局限于硬件故障自身所对应的硬件故障模式HFn,即T6只能测试HF3;而基于信息流传输测试的可测试性范围包含处理产生该功能信息流过程中的所有软件故障模式SFn以及该功能信息流产生所需所有的硬件故障模式HFn信息来源,即T7可测试SF1、SF3、HF1、HF2、HF4,在测试点标入功能细分组成、故障模式、测试点及信息流程示意图时,针对基于单点功能故障测试,可将测试点的测试线直接接入故障模式,以直观表明测试关系。
步骤4,对产生的所有软/硬件故障模式综合测试数据集ATn进行重复及缺失分析,开展测试点的祛除、补充、优化。
当存在两个或多个相同的综合测试数据集时,则认为这些测试点Tn具有重复属性,可优化保留其中实现简单可靠性高、软件实现程度高、测试准确置信度高、测试费用低的测试点,删除其它重复测试点设计;当任意一个ASFn或AHFn在所有的综合测试数据集里取值均为0时,则表明对应的软件故障模式SFn或硬件故障模式HFn需要补充测试点,在仔细分析设计后,如存在无法测试或测试带来可靠性降低或测试准确置信度低等情况时,可不设置测试点。对于图2模块功能细分组成、故障模式、测试点及信息流程示意图所表示的示例,因示例复杂程度有限,初步设置的测试点并无重复与不可测现象发生。与根据测试点的修改变化情况,跳转到步骤2完善设计。
根据优化与补充后综合测试数据集ATn,采用直接选择检测用测试点、直接选择隔离用测试点的方法获取最终设计采用的检测、隔离测试点,形成软/硬件故障模式模块检测测试点、模块隔离逻辑。
获取最终设计采用的检测测试点方法如下:
第一步:根据综合测试数据集ATn计算每个测试点Tn的故障检测权值
Figure BDA0002902272730000051
Figure BDA0002902272730000052
即ATn中每一个测试点Tn对应集合要素的累加。
第二步:选择各测试点中故障检测权值WFD最大的为第一个设计采用的检测测试点,对于本示例,故障检测权值WFDn={1,1,2,3,4,1,5},因此选择测试点T7为第一个设计采用的检测测试点,根据T7检测的实际情况,将ATn(n不包括7)分为维度缩短的两组综合测试数据集:
Figure BDA0002902272730000053
Figure BDA0002902272730000054
Figure BDA0002902272730000055
Figure BDA0002902272730000056
第三步,针对T7=0不能检测的6个维度为2的综合测试数据集组,重复第一步、第二步,获取第二个设计采用的检测测试点,拆分该不能检测的综合测试数据集组。因T6与T4权重最大且一致,可选取其中实现简单可靠性高、软件实现程度高、测试准确置信度高、测试费用低的测试点,这假定为T6。根据T6拆分后获得的新的不能检测综合测试数据集组如下:
Figure BDA0002902272730000057
该不能检测综合测试数据集组维度为1,此时直接选取最后一个检测测试点T4。如新的不能检测综合测试数据集组维度不为1,继续重复第一步、第二步,获取设计采用的检测测试点、拆分该不能检测的综合测试数据集组,直至维度为1。
最终该示例获取的模块检测测试点为:T7、T6、T4。具体设计时以该3个测试点即可检测全所有故障。
获取最终设计采用的隔离测试点方法同获取最终设计采用的检测测试点方法类似,区别在于以下两点:
1、不同于故障检测权值,故障隔离权值
Figure BDA0002902272730000061
p为拆分的综合测试数据集组数,第一次为0;
Figure BDA0002902272730000062
为第i个拆分的综合测试数据集组内测试点Tn对应取值为1的集合要素个数;
Figure BDA0002902272730000063
为第i个拆分的综合测试数据集组内测试点Tn对应取值为0的集合要素个数;即每一步中,每一个拆分的综合测试数据集组内,每一个测试点Tn对应取值为1集合要素个数与取值为1集合要素个数进行乘积再累加。
2、不同于检测测试点选取只处理不能检测综合测试数据集组,隔离测试点选取需要针对每次拆分后得到的两组综合测试数据集均进行处理。
同样,选择各测试点中故障检测权值WFI最大的为设计采用的隔离测试点;如单次选取中存在2个以上测试点权重最大且一致,可选取其中实现简单可靠性高、软件实现程度高、测试准确置信度高、测试费用低的测试点;同时,可考虑优先选用检测测试点,压缩最终设计采用的检测、隔离测试点数量。最终该示例获取的隔离测试点为:T4、T5、T1、T2、T7。并根据每一步形成模块隔离逻辑,如图3所示。
步骤5,在软件中设置专用BIT汇集处理输出通道,输出接口设计专有物理通道,与其它功能信息流隔离。专用BIT汇集处理输出通道不设置软/硬件故障模式,统一设置BIT通讯故障事件,该事件优先级高于模块本身功能信息流故障事件,由上级BIT系统根据BIT通讯情况优先判断。根据上一步骤形成的模块检测测试点、模块隔离逻辑,输出故检结果,结果包含原始测试点测试信息及诊断后信息。

Claims (4)

1.一种基于统一功能信息流的测试性设计方法,其特征在于:
步骤1:以模块的顶层功能信息流作为统一设计分析基准,关联软件和硬件设计,构建模块的软/硬件功能细分组成,进行SFMEA与硬件FMEA故障影响分析,确定各细分组成内包含的软/硬件故障模式及硬件;生成初步模块测试性设计过程图;
步骤2:将硬件监测结果接入软件、汇总软件检测结果的软/硬件综合检测判断方式,设置各软/硬件故障模式的测试点;将测试点标入模块测试性设计过程图;
步骤3:按单点功能故障测试、信息流传输测试的测试点分类方法,基于功能信息流的流向及处理流程,综合分析软/硬件故障模式与测试点的关联性,建立每个测试点对对应的软/硬件故障模式综合测试数据集;
步骤4:对产生的所有软/硬件故障模式综合测试数据集进行重复及缺失分析,开展测试点的祛除、补充、优化;采用直接选择检测用测试点、直接选择隔离用测试点的方法获取最终设计采用的测试点,形成软/硬件故障模式模块检测测试点、模块隔离逻辑;
步骤5,在软件中设置专用BIT汇集处理输出通道,根据上一步骤形成的模块检测测试点、模块隔离逻辑,输出故检结果。
2.根据权利要求1所述的一种基于统一功能信息流的测试性设计方法,其特征在于:所述步骤3中,基于单点功能故障测试为针对硬件芯片功能自监测的测试以及针对软件模块功能自检测的测试,信息流传输测试限定为针对信息流传输过程中通断、错误的测试。
3.根据权利要求1所述的一种基于统一功能信息流的测试性设计方法,其特征在于:所述步骤1中,以模块的顶层功能信息流作为统一设计分析基准限定为:采用对功能信息流的处理单元及接口界面划分的方法,构建模块的软/硬件功能细分组成;以导致模块功能信息流断开、错误为影响进行SFMEA与硬件FMEA故障影响分析,确定各细分组成内包含的软/硬件故障模式。
4.根据权利要求1或权利要求3所述的一种基于统一功能信息流的测试性设计方法,其特征在于:所述步骤2中软/硬件综合检测判断方式为直接软件判断、接入硬件监测测结果、软件判断回灌信息流三种。
CN202110060805.5A 2021-01-18 2021-01-18 一种基于统一功能信息流的测试性设计方法 Active CN112882923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110060805.5A CN112882923B (zh) 2021-01-18 2021-01-18 一种基于统一功能信息流的测试性设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110060805.5A CN112882923B (zh) 2021-01-18 2021-01-18 一种基于统一功能信息流的测试性设计方法

Publications (2)

Publication Number Publication Date
CN112882923A CN112882923A (zh) 2021-06-01
CN112882923B true CN112882923B (zh) 2023-02-17

Family

ID=76048851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110060805.5A Active CN112882923B (zh) 2021-01-18 2021-01-18 一种基于统一功能信息流的测试性设计方法

Country Status (1)

Country Link
CN (1) CN112882923B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105786678B (zh) * 2014-12-25 2018-09-25 北京电子工程总体研究所 一种基于相关性模型的测试性预计方法
CN108427778B (zh) * 2017-02-14 2021-07-13 北京国基科技股份有限公司 电子装备的可测试性分析方法及装置
CN108255649B (zh) * 2017-11-30 2021-04-20 中国航空综合技术研究所 一种基于建模仿真协同分析的诊断策略设计方法

Also Published As

Publication number Publication date
CN112882923A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
WO2019205858A1 (zh) 车辆诊断方法、装置及设备
US7844873B2 (en) Fault location estimation system, fault location estimation method, and fault location estimation program for multiple faults in logic circuit
CN102445941B (zh) 列控系统车载设备互联互通测试结果自动判定及分析方法
US8365133B2 (en) Testing apparatus, testing method, and program
CN111339731B (zh) 一种面向SoC的FPGA验证平台和验证方法
CN105786678A (zh) 一种基于相关性模型的测试性预计方法
CN111125052B (zh) 基于动态元数据的大数据智能建模系统及方法
CN116256621B (zh) 芯粒的测试方法、装置、电子设备及存储介质
CN110633905A (zh) 智能车云平台可靠性计算方法
US20020133753A1 (en) Component/Web services Tracking
US20070083804A1 (en) Method and apparatus for analyzing delay in circuit, and computer product
US7380228B2 (en) Method of associating timing violations with critical structures in an integrated circuit design
CN112882923B (zh) 一种基于统一功能信息流的测试性设计方法
JP5525225B2 (ja) 障害原因解析システム及びプログラム
US10613963B2 (en) Intelligent packet analyzer circuits, systems, and methods
CN116774016B (zh) 芯片测试方法、装置、设备及存储介质
CN108427778B (zh) 电子装备的可测试性分析方法及装置
US7467362B2 (en) Failure detection improvement apparatus, failure detection improvement program, failure detection improvement method
US20020053054A1 (en) Method for automatically searching for and sorting failure signatures of wafers
CN116467211A (zh) 一种基于数字化仿真环境的系统级测试验证方法
US10234502B1 (en) Circuit defect diagnosis based on sink cell fault models
CN114185785A (zh) 面向深度神经网络的自然语言处理模型测试用例约简方法
US7689399B1 (en) Automatic extraction of design properties
CN116256620B (zh) Chiplet集成芯片的检测方法、装置、电子设备及存储介质
US20020126581A1 (en) Method of analyzing clock skew between signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant