CN112858873A - 一种基于二端测试的引脚资源分配方法及系统 - Google Patents
一种基于二端测试的引脚资源分配方法及系统 Download PDFInfo
- Publication number
- CN112858873A CN112858873A CN202011638398.3A CN202011638398A CN112858873A CN 112858873 A CN112858873 A CN 112858873A CN 202011638398 A CN202011638398 A CN 202011638398A CN 112858873 A CN112858873 A CN 112858873A
- Authority
- CN
- China
- Prior art keywords
- pin
- graph
- adjacency graph
- test
- connection group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 108
- 238000013468 resource allocation Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000009826 distribution Methods 0.000 claims description 36
- 238000004364 calculation method Methods 0.000 claims description 14
- 239000002699 waste material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种基于二端测试的引脚资源分配方法及系统,利用图论的相关理论来解决多引脚的待测器件进行二端测试时的引脚资源分配问题。可以在自动化测试中减少testbench上测试引脚资源的浪费,另一方面,可以降低空间复杂度,减少对计算机内存的消耗,并减小时间复杂度,从而进一步减少测试时间。
Description
技术领域
本发明涉及半导体设计和生产领域,特别涉及一种基于二端测试的引脚资源分配方法及系统。
背景技术
在芯片测试中,常采用的是二端测试,即只需要将DUT(待测器件)中的两个pin(引脚)进行导通,测试得到相关结果的方法。在实际的测试操作中,需要将DUT上用于两端测试连接的一对引脚连接到外部testbench(测试台)的一对逻辑地址相邻的测试引脚上。图1为一个多引脚的待测器件的电路测试引脚分配示例,Z1、Z2、Z3为分别需要进行两端测试的具体元件,其两端端口分别为A和B、A和C、C和D,Z1、Z2、Z3组成一个DUT,即A、B、C、D为该DUT进行二端测试时需要进行分配的引脚。因此,该DUT总共可以定义三组待分配的引脚连接组PinConnection,分别为:{A;B}、{A;C}、{C;D}。因该DUT待分配的引脚数量较少,通过穷举即可获得该DUT进行二端测试时的最优引脚分配方式,即如图1所示的引脚分配方式{A;B}、{A;C}、{C;D},该种引脚分配方式使DUT只需占用testbench上4个测试引脚。
但是,随着引脚分配场景的复杂度提升,以及应用场景对引脚资源分配的时间要求和引脚分配算法的精度要求,提供一种高效精确的基于二端测试的待测器件引脚资源分配可行算法,用以高效地利用testbench上的测试引脚,是一个关键性的问题。
因此,有必要提供一种高效精确的基于二端测试的待测器件引脚资源分配可行算法。
发明内容
鉴于以上所述现有技术的不足,本发明的目的在于:提供一种利用图论的相关理论来解决多引脚的待测器件进行二端测试时的引脚资源分配方法及其系统。
为实现上述发明目的,本发明提供以下技术方案:
本发明涉及一种基于二端测试的引脚资源分配方法,包括:
获取待测器件上所有待分配的引脚连接组,每个待分配的引脚连接组包括两个引脚集合,分配时从这两个引脚集合中各确定一个引脚用于连接到测试引脚,完成所有引脚连接组的分配后,得到该待测器件的引脚分配方式;根据引脚连接组中不同的引脚分配,得到若干种引脚分配方式;
根据所述引脚分配方式建立邻接图,邻接图中的结点对应待测器件的引脚,邻接图中的边代表引脚关系,即某条边的两个结点对应一个引脚连接组中的两个引脚;并利用邻接图计算每个引脚分配方式的资源数,所述资源数是指该引脚分配方式所需占用测试引脚的数量;
资源数最小的引脚分配方式,即为该待测器件进行二端测试时的最优引脚分配方式。
在本发明中,所述利用邻接图计算每个引脚分配方式的资源数是指:计算邻接图被完整画出所需的最少笔画数,再将该最少笔画数与引脚连接组的数量相加,得到的值即为该引脚分配方式的资源数;其中,邻接图被完整画出所需的最少笔画数S为:S=;所述K是邻接图中所包含的连通图个数,所述Sk是第k个连通图被完整画出所需的最少笔画数。
在本发明中,所述引脚连接组为无向引脚连接组(2 pin connection),无向引脚连接组中分配的两个引脚对于要连接的测试引脚的逻辑地址没有前后顺序要求;分配无向引脚连接组形成的引脚分配方式所构建的邻接图为无向邻接图;当邻接图为无向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,得到该连通图中奇度结点的个数N,则:1)N为0或者2,则Sk=1;2)N>2(N必然为偶数),则Sk=N/2。
在本发明中,所述引脚连接组为有向引脚连接组(2 pin with direction),有向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址有前后顺序要求;有向引脚连接组形成的引脚分配方式所构建的邻接图为有向邻接图;当邻接图为有向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,则:1)每个结点的出度和入度都相等,则Sk=1;2)若出入度之差为正数的所有结点,其出入度之差的和为X,其余所有结点的出入度之差的和为-X,X>1,则Sk=X。
在本发明中,当计算某邻接图被完整画出所需的最少笔画数为1时,则直接将该邻接图对应的引脚分配方式作为待测器件进行二端测试时的最优引脚分配方式,即能最少占用测试引脚的引脚分配方式。
在本发明中,每个测试引脚只能连接待测器件上的一个引脚。
本发明的还涉及一种基于二端测试的引脚资源分配系统,包括整体控制模块、邻接表建立模块、计算资源数模块和更新资源数模块,
所述整体控制模块获取待测器件上所有待分配的引脚连接组,每个待分配的引脚连接组包括两个引脚集合,分配时整体控制模块从这两个引脚集合中各确定一个引脚用于连接到测试引脚,完成所有引脚连接组的分配后,得到该待测器件的引脚分配方式;根据引脚连接组中不同的引脚分配,得到若干种引脚分配方式;
所述邻接图建立模块根据所述引脚分配方式建立邻接图;其中,邻接图中的结点对应待测器件的引脚,邻接图中的边代表引脚关系;
所述计算资源数模块根据引脚分配方式对应的邻接图计算引脚分配方式的资源数;所述资源数是指该引脚分配方式所需占用测试引脚的数量;
所述更新资源数模块比较计算资源数模块计算得出的引脚分配方式的资源数,并将资源数最小的引脚分配方式确定为该待测器件进行二端测试时的最优引脚分配方式。
在本发明中,所述计算资源数模块利用邻接图计算每个引脚分配方式的资源数是指:计算邻接图被完整画出所需的最少笔画数,再将该最少笔画数与引脚连接组的数量相加,得到的值即为该引脚分配方式的资源数;其中,邻接图被完整画出所需的最少笔画数S为:S=;所述K是邻接图中所包含的连通图个数,所述Sk是第k个连通图被完整画出所需的最少笔画数。
在本发明中,所述引脚连接组为无向引脚连接组,无向引脚连接组中分配的两个引脚对于要连接的测试引脚的逻辑地址没有前后顺序要求;分配无向引脚连接组形成的引脚分配方式所构建的邻接图为无向邻接图;当邻接图为无向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,得到该连通图中奇度结点的个数N,则:1)N为0或者2,则Sk=1;2)N>2(N必然为偶数),则Sk=N/2。
在本发明中,所述引脚连接组为有向引脚连接组,有向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址有前后顺序要求;有向引脚连接组形成的引脚分配方式所构建的邻接图为有向邻接图;当邻接图为有向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,则:1)每个结点的出度和入度都相等,则Sk=1;2)若出入度之差为正数的所有结点,其出入度之差的和为X,其余所有结点的出入度之差的和为-X,X>1,则Sk=X。
在本发明中,当计算资源数模块计算某邻接图被完整画出所需的最少笔画数为1时,则直接将该邻接图对应的引脚分配方式作为待测器件进行二端测试时的最优引脚分配方式,即能最少占用测试引脚的引脚分配方式。
与现有技术相比,本发明的有益效果:
1、本发明的基于二端测试的引脚资源分配方法,采取了图论的相关理论,可以降低问题的复杂度,建立邻接图之后,几乎只需要遍历邻接图中的结点,不需要复杂的深度搜索、广度搜索,普遍循环遍历即可,这样可以降低空间复杂度,减少对计算机内存的消耗,同时其所记录利用的变量也十分少,不需要过多的处理,能够减小时间复杂度,加快程序的运行。
2、本发明基于二端测试的引脚资源分配系统,结合图论的相关理论,能对多引脚的待测器件进行二端测试时的最优引脚分配方式进行精确计算,从而在自动化测试中减少testbench上测试引脚资源的浪费,另一方面,可以降低空间复杂度,减少对计算机内存的消耗,并减小时间复杂度,从而进一步减少测试时间。
附图说明
为了更清楚地说明本发明具体实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一个多引脚的待测器件的电路测试引脚示例图。
图2为哥尼斯堡七桥问题示意图。
图3为本发明基于二端测试的引脚资源分配系统的原理框架示意图。
具体实施方式
下面将对本发明具体实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的实施例涉及一种引脚资源分配方法及系统。更为具体地,涉及一种基于二端测试的引脚资源分配方法及其系统。例如,待分配的引脚连接组包括待测器件上的两个引脚集合,从这两个引脚集合中各取一个引脚连接至逻辑地址相邻的两个测试引脚,以用于二端测试。
在一个实施例中,将图论的相关理论应用在引脚资源分配的计算上。例如,根据引脚分配方式建立邻接图,并计算所述邻接图被完整画出所需的笔画数,其中,所述邻接图的结点对应待测器件的引脚,所述邻接图的边代表引脚关系,邻接图的边的两个结点对应一个引脚连接组中的两个引脚。将所述邻接图被完整画出所述的最少笔画数与引脚连接组的数量相加,得到的值为该引脚分配方式的资源数。所述资源数是指该种引脚分配方式所需占用测试引脚的数量。
在有些情况下,引脚分配方式中的引脚连接组为无向引脚连接组,此时,对应建立的邻接图为无向邻接图。无向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址没有前后顺序要求。例如,定义无向引脚连接组{A;B},将引脚A和引脚B连接到testbench的测试引脚时,假定引脚A分配到的testbench上测试引脚的编号为x,则引脚B可以分配到testbench上编号为(x+1)或(x-1)的测试引脚。{A;B}和{B;A}的表现是一致的。
在其他情况下,引脚分配方式中的引脚连接组为有向引脚连接组,此时,对应建立的邻接图为有向邻接图。有向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址有前后顺序要求。例如,定义有向引脚连接组{A;B},将引脚A和引脚B连接到testbench的测试引脚时,假定引脚A分配到的testbench上测试引脚的编号为x,则引脚B只能分配到testbench上编号为(x+1)的测试引脚。{A;B}和{B;A}的表现是不一致的。其中,A分配到x,B只能分配到(x+1),这是在预设置编号增大方向的基础上,且本发明中默认设置为编号增大方向。若预设置编号减少方向,那么A分配到x,B只能分配到(x-1)。
图2示出了哥尼斯堡七桥问题示意图。图论起源于18世纪,1736年瑞士数学家欧拉(Euler)发表了有关图论的第一篇论文“哥尼斯堡七桥问题”。在当时的哥尼斯堡城有一条横贯全市的普雷格尔河,河中的两个岛与两岸用七座桥连结起来。当时那里的居民热衷于一个难题,游人怎样不重复地走遍七桥,最后回到出发点。为了解决这个问题,欧拉用A、B、C、D4个字母代替陆地,作为4个顶点,将联结两块陆地的桥用相应的线段表示,于是哥尼斯堡七桥问题就变成了图2中,是否存在经过每条边一次且仅一次,经过所有的顶点的回路问题了。欧拉在论文中指出,这样的回路是不存在的。
参照图3,示出了基于二端测试的引脚资源分配系统的整体原理框架示意图,用于动态规划多引脚的待测器件基于二端测试的引脚资源分配。
所述基于二端测试的引脚资源分配系统包括:整体控制模块、邻接表建立模块、计算资源数模块和更新资源数模块。
所述整体控制模块可以获取待测器件上所有待分配的引脚连接组。所述待分配的引脚连接组包括待测器件上的两个引脚集合,从这两个引脚集合中各取一个引脚用于二端测试,例如,选取的两个引脚连接逻辑地址相邻的两个测试引脚。
所述整体控制模块对获取的所有引脚连接组进行分配,例如,设待分配的引脚连接组包括集合A{A1,……,Ai+1,Ai}和集合B{B1,……,Bj-1,Bj},其中,A1,……,Ai+1,Ai和B1,……,Bj-1,Bj都是待测器件上引脚,且i、j都是自然数,从集合A和集合B中各取一个引脚用于二端测试,实现对该引脚连接组的分配;完成所有引脚连接组的分配后,得到该待测器件的引脚分配方式。根据引脚连接组中不同的引脚分配,得到若干种引脚分配方式。
在一个实施例中,某个DUT的定义关系如下:{(A1,A2);(B1,B2)}、{C;D},引脚连接组为无向引脚连接组。通过整理控制模块能够得到表1中的4种引脚分配方式,即组合1、组合2、组合3和组合4。
表1当PinConnection中可能会存在多个Pin的组合分配情况
Testbench引脚地址 | 组合1 | 组合2 | 组合3 | 组合4 |
引脚x | A1 | A1 | A2 | A2 |
引脚x+1 | B1 | B2 | B1 | B2 |
引脚x+2 | C | C | C | C |
引脚x+3 | D | D | D | D |
如表1可知,{(A1,A2);(B1,B2)}在定义pin分配规则的时候,只要从(A1,A2)中挑选出一个和(B1,B2)中的任意一个进行相邻分配即完成该PinConnection的分配,所以会产生多种分配组合。
所述邻接图建立模块能根据引脚分配方式建立邻接图。邻接图中的结点对应待测器件的引脚,邻接图中的边代表引脚关系,即某条边的两个结点对应一个引脚连接组中的两个引脚。通过此方法,可以针对每种引脚分配方式建立一个邻接图。
由于引脚连接组有两种类型,所以需要对不同类型的引脚分配方式建立不同的邻接图。若引脚连接组为无向引脚连接组,则建立的是无向边,继而该引脚分配方式建立的是无向图。若引脚连接组为有向引脚连接组,则建立的是有向边,继而该引脚分配方式建立的是有向图。
所述计算资源模块能计算引脚分配方式的资源数。在一个实施例中,计算所述引脚分配方式对应的邻接图被完整画出所需的最少笔画数,再将该最少笔画数与引脚连接组的数量相加,得到的值即为引脚分配方式的资源数,即该引脚分配方式所需占用测试引脚的数量。
在一个实施例中,所述计算资源数模块在计算邻接图被完整画出所需的最少笔画数S时,计算公式为:S=;其中,k是指邻接图中所包含的连通图个数,Sk是第k个连通图被完整画出所需的最少笔画数。在一个实施例中,Sk的计算方式具体为:当邻接图为无向邻接图,遍历第k个连通图中的所有结点,得到该连通图中奇度结点的个数N,则:(1)N为0或者2,则Sk=1;(2)N>2(N必然是偶数),则Sk=N/2;当邻接图为有向邻接图,遍历第k个连通图中的所有结点,则:(1)每个结点的出度和入度都相等,则Sk=1;(2)若出入度之差为正数的所有结点,其出入度之差的和为X,其余所有结点的出入度之差的和为-X,X>1,则Sk=X。
在一个实施例中,所述计算资源数模块利用图论的一笔画问题来计算引脚分配方式资源数的原理。将testbench每两个相邻的测试引脚看作一个整体,其中间拥有一个slot,只要该slot被占用,则就认为此时还占用了该slot对应的两个相邻的引脚。而每个PinConnection实际上是需要占用两个相邻的测试引脚,由此可以发现,实际上整个算法是在进行PinConnection在slot上的分配。于是可以根据抽象,将PinConnection中需要分配的引脚看作图论中的节点,而相邻关系则为边。只要根据引脚及其之间的相邻关系建立出相应的有向图或者无向图,因为地址编号是一维的,即某个引脚的地址x和相邻引脚的地址y的关系,要么是y=x+1,要么是x=y+1,所以在一次连续分配中,某个节点的分配到此次连续地址中的有效边最多有两条,于是正好可以转换为一笔画问题,然后可以根据图论的相关知识得到需要的测试引脚数,也即所谓的资源数。
例如,如果在引脚分配方式中,两个PinConnection有一个共用Pin,则该共用Pin可以分配为中间的testbench引脚,如下表所示,其结果为{A;B}、{B;C}的分配方案。
表 2 当两个PinConnection共享一个pin的组合情况
testbench引脚地址 | 组合 |
引脚x | A |
引脚x+1 | B |
引脚x+2 | C |
由表2,可以生成一个由A-B-C的无向图。该无向图可以一笔画成,其所占的slot数为2,所需要的引脚数为(slot数+1)。
例如,如果某个引脚分配方式中的两个PinConnection没有共用pin,则其分配结果如下表3,其组合的PinConnection为{A;B}、{C;D}。
表 3 当两个PinConnection无共享pin的组合情况
testbench引脚地址 | 组合 |
引脚x | A |
引脚x+1 | B |
引脚x+2 | C |
引脚x+3 | D |
由表3,只能生成两个由A-B,C-D的无向图,需要两笔,其所占的slot数为2,其所需要的引脚数则为(slot数+2)。
以此类推,当建立的图无法一笔画成的时侯,在每个一笔画成的图之间会空一格slot,如表3中的引脚x+1和x+2之间的slot。此时,slot数和引脚数的关系是:引脚数=slot数+1。
因此,可以得到引脚数、PinConnection数和笔画数S之间的关系:引脚数=PinConnection的数量+S。
所述更新资源数模块,能够将当前计算资源数模块计算得到的引脚分配方式的资源数与最优资源数(最优资源数的初始值取一个不小于任意引脚分配方式占用测试引脚的数量,比如初始值取测试台上的测试引脚数目)进行比较,并将数值较小的值更新为新的最优资源数。最终的最优资源数对应的引脚分配方式,即为该待测器件进行二端测试时的最优引脚分配方式,即能最少占用测试引脚的引脚分配方式。
在一个实施例中,当计算任意邻接图被完整画出所需的最少笔画数为1时,则不再进行后续处理,直接将该邻接图对应的引脚分配方式即为待测器件进行二端测试时的最优引脚分配方式。
以上对本发明所提供的基于二端测试的引脚资源分配方法及系统进行了详细介绍,本文中应用了具体个例对本发明的结构及工作原理进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求保护的范围内。
Claims (10)
1.一种基于二端测试的引脚资源分配方法,包括:
获取待测器件上所有待分配的引脚连接组,每个待分配的引脚连接组包括两个引脚集合,分配时从这两个引脚集合中各确定一个引脚用于连接到测试引脚,完成所有引脚连接组的分配后,得到该待测器件的引脚分配方式;根据引脚连接组中不同的引脚分配,得到若干种引脚分配方式;
根据所述引脚分配方式建立邻接图,邻接图中的结点对应待测器件的引脚,邻接图中的边代表引脚关系;并利用邻接图计算每个引脚分配方式的资源数,所述资源数是指该引脚分配方式所需占用测试引脚的数量;
资源数最小的引脚分配方式,即为该待测器件进行二端测试时的最优引脚分配方式。
3.根据权利要求2所述的基于二端测试的引脚资源分配方法,其特征在于,所述引脚连接组为无向引脚连接组,无向引脚连接组中分配的两个引脚对于要连接的测试引脚的逻辑地址没有前后顺序要求;分配无向引脚连接组形成的引脚分配方式所构建的邻接图为无向邻接图;
当邻接图为无向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,得到该连通图中奇度结点的个数N,则:1)N为0或者2,则Sk=1;2)N>2(N必然为偶数),则Sk=N/2。
4.根据权利要求2所述的基于二端测试的引脚资源分配方法,其特征在于,所述引脚连接组为有向引脚连接组,有向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址有前后顺序要求;有向引脚连接组形成的引脚分配方式所构建的邻接图为有向邻接图;
当邻接图为有向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,则:1)每个结点的出度和入度都相等,则Sk=1;2)若出入度之差为正数的所有结点,其出入度之差的和为X,其余所有结点的出入度之差的和为-X,X>1,则Sk=X。
5.根据权利要求2所述的一种基于二端测试的引脚资源分配方法,其特征在于,当计算某邻接图被完整画出所需的最少笔画数为1时,则直接将该邻接图对应的引脚分配方式作为待测器件进行二端测试时的最优引脚分配方式,即能最少占用测试引脚的引脚分配方式。
6.一种基于二端测试的引脚资源分配系统,包括整体控制模块、邻接表建立模块、计算资源数模块和更新资源数模块;
所述整体控制模块获取待测器件上所有待分配的引脚连接组,每个待分配的引脚连接组包括两个引脚集合,分配时整体控制模块从这两个引脚集合中各确定一个引脚用于连接到测试引脚,完成所有引脚连接组的分配后,得到该待测器件的引脚分配方式;根据引脚连接组中不同的引脚分配,得到若干种引脚分配方式;
所述邻接图建立模块根据所述引脚分配方式建立邻接图;其中,邻接图中的结点对应待测器件的引脚,邻接图中的边代表引脚关系;
所述计算资源数模块根据引脚分配方式对应的邻接图计算引脚分配方式的资源数;所述资源数是指该引脚分配方式所需占用测试引脚的数量;
所述更新资源数模块比较计算资源数模块计算得出的引脚分配方式的资源数,并将资源数最小的引脚分配方式确定为该待测器件进行二端测试时的最优引脚分配方式。
8.根据权利要求7所述的一种基于二端测试的引脚资源分配系统,其特征在于,所述引脚连接组为无向引脚连接组,无向引脚连接组中分配的两个引脚对于要连接的测试引脚的逻辑地址没有前后顺序要求;分配无向引脚连接组形成的引脚分配方式所构建的邻接图为无向邻接图;
当邻接图为无向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,得到该连通图中奇度结点的个数N,则:1)N为0或者2,则Sk=1;2)N>2(N必然为偶数),则Sk=N/2。
9.根据权利要求7所述的一种基于二端测试的引脚资源分配系统,其特征在于,所述引脚连接组为有向引脚连接组,有向引脚连接组中的两个引脚对于要连接的测试引脚的逻辑地址有前后顺序要求;有向引脚连接组形成的引脚分配方式所构建的邻接图为有向邻接图;
当邻接图为有向邻接图时,Sk的计算方式为:遍历第k个连通图中所有结点,则:1)每个结点的出度和入度都相等,则Sk=1;2)若出入度之差为正数的所有结点,其出入度之差的和为X,其余所有结点的出入度之差的和为-X,X>1,则Sk=X。
10.根据权利要求7所述的一种基于二端测试的引脚资源分配系统,其特征在于,当计算资源数模块计算某邻接图被完整画出所需的最少笔画数为1时,则直接将该邻接图对应的引脚分配方式作为待测器件进行二端测试时的最优引脚分配方式,即能最少占用测试引脚的引脚分配方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011638398.3A CN112858873B (zh) | 2020-12-31 | 2020-12-31 | 一种基于二端测试的引脚资源分配方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011638398.3A CN112858873B (zh) | 2020-12-31 | 2020-12-31 | 一种基于二端测试的引脚资源分配方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112858873A true CN112858873A (zh) | 2021-05-28 |
CN112858873B CN112858873B (zh) | 2024-05-17 |
Family
ID=76000483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011638398.3A Active CN112858873B (zh) | 2020-12-31 | 2020-12-31 | 一种基于二端测试的引脚资源分配方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112858873B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114152822A (zh) * | 2021-11-08 | 2022-03-08 | 上海纳恩汽车技术股份有限公司 | 一种自动化测试设备资源配置系统及方法 |
CN114814528A (zh) * | 2021-12-31 | 2022-07-29 | 杭州广立微电子股份有限公司 | 一种基于奇偶分配的测试引脚资源分配方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040009415A (ko) * | 2002-07-23 | 2004-01-31 | 삼성전자주식회사 | 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법 |
CN1559008A (zh) * | 2001-10-10 | 2004-12-29 | 特拉华资本形成公司 | 测试高频电路板的同轴倾斜引脚卡具 |
CN102944831A (zh) * | 2012-11-22 | 2013-02-27 | 复旦大学 | 自动化测试中扩展输入输出通道的方法 |
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
CN109901050A (zh) * | 2019-02-25 | 2019-06-18 | 哈尔滨师范大学 | 一种三维系统芯片测试资源优化方法及系统 |
-
2020
- 2020-12-31 CN CN202011638398.3A patent/CN112858873B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1559008A (zh) * | 2001-10-10 | 2004-12-29 | 特拉华资本形成公司 | 测试高频电路板的同轴倾斜引脚卡具 |
KR20040009415A (ko) * | 2002-07-23 | 2004-01-31 | 삼성전자주식회사 | 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법 |
CN102944831A (zh) * | 2012-11-22 | 2013-02-27 | 复旦大学 | 自动化测试中扩展输入输出通道的方法 |
CN108241765A (zh) * | 2016-12-26 | 2018-07-03 | 杭州广立微电子有限公司 | 一种芯片晶体管测试芯片设计方法 |
CN109901050A (zh) * | 2019-02-25 | 2019-06-18 | 哈尔滨师范大学 | 一种三维系统芯片测试资源优化方法及系统 |
Non-Patent Citations (1)
Title |
---|
任桂锋: "《A Novel Process Variation Model for Test Cost Reduction in Wafers with Addressable Monitoring Structures》", 《2020 IEEE 15TH INTERNATIONAL CONFERENCE ON SOLID-STATE & INTEGRATED CIRCUIT TECHNOLOGY (ICSICT)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114152822A (zh) * | 2021-11-08 | 2022-03-08 | 上海纳恩汽车技术股份有限公司 | 一种自动化测试设备资源配置系统及方法 |
CN114814528A (zh) * | 2021-12-31 | 2022-07-29 | 杭州广立微电子股份有限公司 | 一种基于奇偶分配的测试引脚资源分配方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112858873B (zh) | 2024-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070260668A1 (en) | Methods and apparatus to perform process placement for distributed applications | |
Jeannot et al. | Near-optimal placement of MPI processes on hierarchical NUMA architectures | |
CN112858873A (zh) | 一种基于二端测试的引脚资源分配方法及系统 | |
CN110555700B (zh) | 区块链智能合约执行方法、装置、计算机可读存储介质 | |
Balaji et al. | Mapping communication layouts to network hardware characteristics on massive-scale blue gene systems | |
CN109726441B (zh) | 体和面混合gpu并行的计算电磁学dgtd方法 | |
CN108228442A (zh) | 一种异常节点的检测方法及装置 | |
Huang et al. | Application-specific network-on-chip synthesis with topology-aware floorplanning | |
CN106033442A (zh) | 一种基于共享内存体系结构的并行广度优先搜索方法 | |
CN117785490B (zh) | 一种图神经网络模型的训练架构、方法、系统及服务器 | |
CN105589749A (zh) | 云计算环境下的网络ip资源分配方法及装置 | |
CN116522844B (zh) | 电路划分方法、电路节点电压计算方法、终端及存储介质 | |
Kutten et al. | Distributed symmetry breaking in hypergraphs | |
CN110780992B (zh) | 一种云计算平台优化部署方法、系统、终端及存储介质 | |
CN104778088A (zh) | 一种基于减少进程间通信开销的并行i/o优化方法与系统 | |
CN108876874A (zh) | 图顶点着色方法、处理设备和存储介质 | |
WO2022141344A1 (zh) | 执行程序的编译方法、芯片、电子设备及计算机可读存储介质 | |
Yu | Implementation of polygonal mesh refinement in MATLAB | |
CN109766268B (zh) | 一种顺序汇编指令程序验证方法与系统 | |
Weiss et al. | Computation of matrix chain products on parallel machines | |
CN114691142A (zh) | 执行程序的编译方法、芯片、电子设备及计算机可读存储介质 | |
Lin et al. | An O*(1.1939 n) time algorithm for minimum weighted dominating induced matching | |
CN112653765B (zh) | 一种基于社区重叠和内嵌分析的资源配置的方法和装置 | |
CN107608237B (zh) | 一种基于光伏系统半实物仿真的硬件资源优化控制方法 | |
CN112257376A (zh) | 馈通路径的规划方法及装置、电子设备、存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |