CN112836397A - 连续微流控生物芯片下存储最小化的高级综合设计方法 - Google Patents

连续微流控生物芯片下存储最小化的高级综合设计方法 Download PDF

Info

Publication number
CN112836397A
CN112836397A CN202110337815.9A CN202110337815A CN112836397A CN 112836397 A CN112836397 A CN 112836397A CN 202110337815 A CN202110337815 A CN 202110337815A CN 112836397 A CN112836397 A CN 112836397A
Authority
CN
China
Prior art keywords
scheduling
priority
component
binding
preparation time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110337815.9A
Other languages
English (en)
Other versions
CN112836397B (zh
Inventor
刘耿耿
林泓星
黄兴
徐赛娟
郭文忠
陈国龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202110337815.9A priority Critical patent/CN112836397B/zh
Publication of CN112836397A publication Critical patent/CN112836397A/zh
Application granted granted Critical
Publication of CN112836397B publication Critical patent/CN112836397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/08—Fluids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)

Abstract

本发明涉及一种连续微流控生物芯片下存储最小化的高级综合设计方法，基于路径调度算法,其特征在于，包括以下步骤：步骤S1:根据给定时序图，遍历计算所有操作的优先权，确定操作的调度顺序；步骤S2:优先调度具有较小优先权的操作，计算特定组件的准备时间，选择准备时间最早的组件，绑定并执行所调度的操作；步骤S3:调度该操作优先权最小且就绪的子操作，进行绑定；步骤S4:调度执行给定时序图中所有的操作，得到一组绑定和调度解，以及组件之间的流体运输任务，完成高级综合设计。本发明能获得具有较少存储次数的连续微流控生物芯片的高级综合设计方案。

Description

连续微流控生物芯片下存储最小化的高级综合设计方法
技术领域
本发明属于微流控生物芯片设计技术领域，具体涉及一种连续微流控生物芯片下存储最小化的高级综合设计方法。
背景技术
连续微流控生物芯片将样品和试剂的消耗量从毫升降至微升，甚至纳升级别，可以有效降低实验成本。随着制造工艺的不断进步，可以在单一芯片中集成数千个阀门和大规模的微通道网络，甚至更多，使得连续微流控生物芯片具有微型化、集成化等优点。同时，随着连续微流控生物芯片的集成度和设计复杂性的提高,最初的设计方法出现了新的难点，即使是使用现有的计算机辅助设计和电子设计自动化工具都很难应付。
因此，研究人员提出了连续微流控生物芯片自上而下的自动化体系架构综合设计方法，将其分成流层物理设计与控制层物理设计。在连续微流控生物芯片的流层物理设计中，包括两个主要设计阶段：(1)高级综合阶段，将生化操作序列图中的操作按照特定的调度顺序绑定到组件库中对应的组件上执行，以确定所需的组件以及组件之间的流体运输任务。(2)物理设计阶段，将分配的组件布置到生物芯片中的确切位置，同时通过流通道在组件之间建立有效的连接。
在整个连续微流控生物芯片的流层物理设计阶段中，研究人员需要预先知道所需要的组件以及组件之间的流体运输任务，以最大化连续微流控生物芯片的执行效率，因此高级综合阶段成为了整个流层物理设计中极其重要的一个环节。高级综合阶段需要完成以下两个目标：(1)寻找一个绑定函数，将每一个生化反应操作绑定到特定的组件上执行。(2)生成一个调度方案，使得时序图中所有的生化反应操作都能执行。高级综合阶段的结果将决定后续连续微流控生物芯片的物理设计难度，进而影响到整个物理设计的结果。因此，高级综合阶段是生物芯片流层物理设计过程中非常关键的阶段。
在连续微流控生物芯片的流层上，有一种特殊的组件，即专用存储器(如图2所示)，用于存储暂时不需要进行生化反应操作的中间流体。由于生物芯片面积有限，可能会出现芯片上专用存储器内存储单元的数量少于需要同时存储的中间流体数量的情况，进而影响芯片的执行效率。因此，如果可以减少高级综合阶段中的存储次数和所需要的存储单元，则可以将图2(b)所示的专用存储器放置在生物芯片上，进而减少生物芯片的面积和流通道总长度。
发明内容
有鉴于此，本发明的目的在于提供一种连续微流控生物芯片下存储最小化的高级综合设计方法，以减少存储次数、减少存储单元为目标，最终可得到较好的高级综合结果。
为实现上述目的，本发明采用如下技术方案：
一种连续微流控生物芯片下存储最小化的高级综合设计方法，基于路径调度算法,其特征在于，包括以下步骤：
步骤S1:根据给定时序图，遍历计算所有操作的优先权，确定操作的调度顺序；
步骤S2:优先调度具有较小优先权的操作，计算特定组件的准备时间，选择准备时间最早的组件，绑定并执行所调度的操作；
步骤S3:调度该操作优先权最小且就绪的子操作，进行绑定；
步骤S4:调度执行给定时序图中所有的操作，得到一组绑定和调度解，以及组件之间的流体运输任务，完成高级综合设计。
进一步的，所述每一个操作均具有两级优先权，将每一个操作节点的第一级优先权设置为独立路径优先权，即该操作节点到收集槽的路径数量；每一操作节点的第二级优先权为关键路径优先权，该优先权为时序图中该操作节点到收集槽的最长路径的长度。
进一步的，所述步骤S3具体为：优先调度优先权较小的操作，计算特定组件的准备时间，选择准备时间最早的特定组件，将操作绑定至该组件并执行，完成该操作。然后绑定和调度该操作优先权最小且就绪的子操作。
进一步的，所述每一个组件ci∈C的准备时间tready(ci)，表示组件ci可用，其计算公式如公式(1)所示：
tready(ci)＝tremove(oj) (1)
其中，操作oj为先前绑定在组件ci的操作，tremove(oj)是操作oj从组件ci输出的时间点。
本发明与现有技术相比具有以下有益效果：
本发明每一个操作都有两级优先权，第一级为独立路径优先权，第二级为关键路径优先权；其次优先调度具有较小优先权的操作，将其绑定到特定的组件上，然后调度该操作优先权最小且就绪的子操作，进行绑定；最终得到一组绑定和调度解，获得具有较少存储次数的连续微流控生物芯片的高级综合设计方案。
附图说明
图1是本发明一实施例中存储最小化高级综合设计方法流程图；
图2是本发明一实施例中专用存储器示例图；
图3是本发明一实施例中生化操作时序图；
图4是本发明一实施例中两种高级综合设计方案结果对比图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
请参照图1，本发明提供一种连续微流控生物芯片下存储最小化的高级综合设计方法，基于路径调度算法,其特征在于，包括以下步骤：
步骤S1:根据给定时序图，遍历计算所有操作的优先权，确定操作的调度顺序；
本实施例中，时序图中每一个操作都有两级优先权。将每一个操作节点的第一级优先权设置为独立路径优先权，即该操作节点到收集槽的路径数量；每一操作节点的第二级优先权为关键路径优先权，该优先权为时序图中该操作节点到收集槽的最长路径的长度。通过优先权来确认时序图中操作调度的前后顺序，以确保可以执行所有的操作；
步骤S2:优先调度具有较小优先权的操作，计算特定组件的准备时间，选择准备时间最早的组件，绑定并执行所调度的操作；
步骤S3:调度该操作优先权最小且就绪的子操作，进行绑定；
步骤S4:调度执行给定时序图中所有的操作，得到一组绑定和调度解，以及组件之间的流体运输任务，完成高级综合设计。
在本实施例中，所述步骤S3具体为：优先调度优先权较小的操作，计算特定组件的准备时间，选择准备时间最早的特定组件，将操作绑定至该组件并执行，完成该操作。然后绑定和调度该操作优先权最小且就绪的子操作。
优选的，每一个组件ci∈C的准备时间tready(ci)，表示组件ci可用，其计算公式如公式(1)所示：
tready(ci)＝tremove(oj) (1)
其中，操作oj为先前绑定在组件ci的操作，tremove(oj)是操作oj从组件ci输出的时间点。
实施例1：
本实施例，以图3的时序图为例，图4显示了两种高级综合设计方案，分配了五个组件(包括一个混合器、一个加热器、一个过滤器、一个检测器、一个存储器)来执行该生化反应。图4(a)的调度顺序为o3→o1→o2→o4→o5→o6→o7→o8，当操作o3执行完成后，其生成的中间流体会被传输到专用存储器中，以空出加热器来执行操作o1。同时操作o2和操作o3的生成的中间流体需要同时存储在专用存储器，因此，需要2个存储单元。图4(b)为本实施例方法的调度结果，其调度顺序为o2→o1→o4→o6→o3→o5→o7→o8，该调度顺序并不产生存储操作。因此，在后续的流层物理设计中，不需要考虑在生物芯片上放置专用存储器，从而减少生物芯片的面积和流通道的总长度。
算法采用C++编写，并在CPU为3.00GHz和RAM为8.00GB的Windows 10环境执行。
本实施例用三个实际生化反应基准测试和四个合成基准测试(P.Pop,W.H.Minhass and J.Madsen,“Microfluidic Very Large-Scale Integration(VLSI).”Springer International Publishing,2016.)作为测试用例用以验证所提出算法的有效性。表1显示了测试用例的详细信息，其中第2列是每个用例中包含的操作数，第3列为每个用例中包含的边数，第4列表示了以下格式的已分配组件列表：(混合器，加热器，过滤器，探测器，存储器)。
为了验证本文高级综合设计算法的优越性，将本发明方法跟文献(W.H.Minhass,P.Pop and J.Madsen,"System-level modeling and synthesis of flow-basedmicrofluidic biochips,"2011Proceedings of the14th International Conference onCompilers,Architectures and Synthesis for Embedded Systems(CASES).2011,pp.225-233.)提出的高级综合算法(LS)进行对比，用以验证所提算法的有效性。结果如表2所示。以存储次数和存储单元为优化目标，我们的方法在每个测试用例在存储次数和存储单元方面都有较大的优化，分别优化了74.7％和61.4％的存储次数和存储单元。可见我们算法对最小化存储次数和存储单元十分有效。
表1测试实例的详细信息
测试用例 操作数 边数 组件数
PCR 7 15 (2,0,0,0,1)
IVD 12 24 (2,0,0,2,1)
CPA 55 110 (4,0,0,2,1)
Synthetic1 20 33 (2,1,1,1,1)
Synthetic2 30 48 (2,2,2,2,1)
Synthetic3 40 62 (4,2,2,3,1)
Synthetic4 50 77 (5,3,3,2,1)
表2本发明方法与LS[文献1]的实验结果对比情况
Figure BDA0002998261500000071
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (4)

1.一种连续微流控生物芯片下存储最小化的高级综合设计方法，基于路径调度算法,其特征在于，包括以下步骤：
步骤S1:根据给定时序图，遍历计算所有操作的优先权，确定操作的调度顺序；
步骤S2:优先调度具有较小优先权的操作，计算特定组件的准备时间，选择准备时间最早的组件，绑定并执行所调度的操作；
步骤S3:调度该操作优先权最小且就绪的子操作，进行绑定；
步骤S4:调度执行给定时序图中所有的操作，得到一组绑定和调度解，以及组件之间的流体运输任务，完成高级综合设计。
2.根据权利要求1所述的连续微流控生物芯片下存储最小化的高级综合设计方法，其特征在于，所述每一个操作均具有两级优先权，将每一个操作节点的第一级优先权设置为独立路径优先权，即该操作节点到收集槽的路径数量；每一操作节点的第二级优先权为关键路径优先权，该优先权为时序图中该操作节点到收集槽的最长路径的长度。
3.根据权利要求1所述的连续微流控生物芯片下存储最小化的高级综合设计方法，其特征在于，所述步骤S3具体为：优先调度优先权较小的操作，计算特定组件的准备时间，选择准备时间最早的特定组件，将操作绑定至该组件并执行，完成该操作。然后绑定和调度该操作优先权最小且就绪的子操作。
4.根据权利要求3所述的连续微流控生物芯片下存储最小化的高级综合设计方法，其特征在于，所述每一个组件ci∈C的准备时间tready(ci)，表示组件ci可用，其计算公式如公式(1)所示：
tready(ci)＝tremove(oj) (1)
其中，操作oj为先前绑定在组件ci的操作，tremove(oj)是操作oj从组件ci输出的时间点。
CN202110337815.9A 2021-03-30 2021-03-30 连续微流控生物芯片下存储最小化的高级综合设计方法 Active CN112836397B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110337815.9A CN112836397B (zh) 2021-03-30 2021-03-30 连续微流控生物芯片下存储最小化的高级综合设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110337815.9A CN112836397B (zh) 2021-03-30 2021-03-30 连续微流控生物芯片下存储最小化的高级综合设计方法

Publications (2)

Publication Number Publication Date
CN112836397A true CN112836397A (zh) 2021-05-25
CN112836397B CN112836397B (zh) 2023-02-21

Family

ID=75930750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110337815.9A Active CN112836397B (zh) 2021-03-30 2021-03-30 连续微流控生物芯片下存储最小化的高级综合设计方法

Country Status (1)

Country Link
CN (1) CN112836397B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114091386A (zh) * 2021-11-16 2022-02-25 福州大学 分布式存储下微流控芯片应用映射与控制系统设计方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013937A1 (en) * 1999-02-17 2002-01-31 Ostanevich Alexander Y. Register economy heuristic for a cycle driven multiple issue instruction scheduler
US20060038811A1 (en) * 2004-07-15 2006-02-23 Owens John D Fast multi-pass partitioning via priority based scheduling
US20140011707A1 (en) * 2011-03-22 2014-01-09 Tsinghua University Biological chip hybridization system
CA2883052A1 (en) * 2015-02-24 2016-08-24 Euan Ramsay Continuous flow microfluidic system
CN106886843A (zh) * 2017-03-24 2017-06-23 哈尔滨工业大学 基于改进粒子群算法的数字微流控芯片故障检测方法及系统
CN109117497A (zh) * 2018-06-25 2019-01-01 中国地质大学（武汉） 数字微流控生物芯片计算机辅助设计布局的时间优化方法
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法
CN111558404A (zh) * 2020-05-12 2020-08-21 南方科技大学 微流控芯片液滴路径规划方法、装置、设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013937A1 (en) * 1999-02-17 2002-01-31 Ostanevich Alexander Y. Register economy heuristic for a cycle driven multiple issue instruction scheduler
US20060038811A1 (en) * 2004-07-15 2006-02-23 Owens John D Fast multi-pass partitioning via priority based scheduling
US20140011707A1 (en) * 2011-03-22 2014-01-09 Tsinghua University Biological chip hybridization system
CA2883052A1 (en) * 2015-02-24 2016-08-24 Euan Ramsay Continuous flow microfluidic system
CN106886843A (zh) * 2017-03-24 2017-06-23 哈尔滨工业大学 基于改进粒子群算法的数字微流控芯片故障检测方法及系统
CN109117497A (zh) * 2018-06-25 2019-01-01 中国地质大学（武汉） 数字微流控生物芯片计算机辅助设计布局的时间优化方法
CN110956012A (zh) * 2019-11-28 2020-04-03 福州大学 一种新型的流动型生物芯片流动层架构合成设计方法
CN111558404A (zh) * 2020-05-12 2020-08-21 南方科技大学 微流控芯片液滴路径规划方法、装置、设备及存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
温金开: "微纳流控芯片制作方法及其富集应用", 《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》 *
王钦: "微流控生物芯片流体与控制协同物理设计算法研究", 《中国优秀博硕士学位论文全文数据库(博士)信息科技辑》 *
蒋陈: "基于演化算法的数字微流控芯片三维模块布局方法研究", 《基于演化算法的数字微流控芯片三维模块布局方法研究》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114091386A (zh) * 2021-11-16 2022-02-25 福州大学 分布式存储下微流控芯片应用映射与控制系统设计方法

Also Published As

Publication number Publication date
CN112836397B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
Lagnese et al. Architectural partitioning for system level synthesis of integrated circuits
Liu et al. Transport or store? Synthesizing flow-based microfluidic biochips using distributed channel storage
Brewer et al. Chippe: A system for constraint driven behavioral synthesis
Goossens et al. Loop optimization in register-transfer scheduling for DSP-systems
Chen et al. Physical synthesis of flow-based microfluidic biochips considering distributed channel storage
Minhass et al. System-level modeling and synthesis of flow-based microfluidic biochips
Minhass et al. Control synthesis for the flow-based microfluidic large-scale integration biochips
KR20100089350A (ko) 재구성 가능 어레이의 스케줄러, 스케줄링 방법 및 이를 이용한 컴퓨팅 장치
CN112836397B (zh) 连续微流控生物芯片下存储最小化的高级综合设计方法
Mattson et al. Communication scheduling
Huang et al. Flow-based microfluidic biochips with distributed channel storage: Synthesis, physical design, and wash optimization
Kapasi et al. Stream scheduling
Adams et al. Multiple-process behavioral synthesis for mixed hardware-software systems
Sllame et al. An efficient list-based scheduling algorithm for high-level synthesis
Huang et al. PathDriver+: Enhanced path-driven architecture design for flow-based microfluidic biochips
Huang et al. PathDriver: A path-driven architectural synthesis flow for continuous-flow microfluidic biochips
Timmer et al. Module selection and scheduling using unrestricted libraries
Gupta et al. Processor evaluation in an embedded systems design environment
Bringmann et al. Resource sharing in hierarchical synthesis
Gutberlet et al. Automatic module allocation in high level synthesis
Pardey et al. Logic synthesis of synchronous parallel controllers
Tseng et al. A network-flow based valve-switching aware binding algorithm for flow-based microfluidic biochips
Potkonjak et al. Cost optimization in ASIC implementation of periodic hard-real time systems using behavioral synthesis techniques
CN113836842B (zh) 考虑流体操作和通道存储的连续微流控生物芯片设计方法
Lee et al. Passive-active flowgraphs for efficient modeling and design of signal processing systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant