CN112799977B - 计算机的缓存分区和缓存访问实时性保护方法及装置 - Google Patents

计算机的缓存分区和缓存访问实时性保护方法及装置 Download PDF

Info

Publication number
CN112799977B
CN112799977B CN202110217370.0A CN202110217370A CN112799977B CN 112799977 B CN112799977 B CN 112799977B CN 202110217370 A CN202110217370 A CN 202110217370A CN 112799977 B CN112799977 B CN 112799977B
Authority
CN
China
Prior art keywords
cache
rtos
memory
gpos
mapped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110217370.0A
Other languages
English (en)
Other versions
CN112799977A (zh
Inventor
董攀
杨攀
黄辰林
谭郁松
丁滟
任怡
谭霜
李宝
王晓川
张建锋
阳国贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202110217370.0A priority Critical patent/CN112799977B/zh
Publication of CN112799977A publication Critical patent/CN112799977A/zh
Application granted granted Critical
Publication of CN112799977B publication Critical patent/CN112799977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871Allocation or management of cache space

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种计算机的缓存分区和缓存访问实时性保护方法及装置,方法包括针对将RTOS和GPOS操作系统集成和隔离在同一物理平台上的混合实时系统,确定RTOS用到的内存物理地址范围{M};按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以组号反推出映射到缓存组{A}的内存地址集合{S};制定规则,限制GPOS对于{{S}‑{M}}这部分地址的使用。本发明开销低,实用性强,使得RTOS与GPOS有独立内存的同时也有相互隔离的cache,避免了两个操作系统对cache的争用,在保障RTOS的实时性的同时提高了系统效率。

Description

计算机的缓存分区和缓存访问实时性保护方法及装置
技术领域
本发明涉及计算机操作系统领域,具体涉及一种计算机的缓存分区和缓存访问实时性保护方法及装置。
背景技术
随着实时系统在日常生活中应用得越来越广泛,其上的应用程序逐步趋向多样化,并且这些应用程序在系统中具有不同的安全等级。但是,如果盲目地保证高安全级别应用程序的正确性,让它抢占低优先级任务的时间片,系统重新进行资源分配,则降低了系统的整体效率。例如在汽车领域,隔离安全关键应用程序的一种常见做法是增加硬件发动机控制单元(ECU),这些单元专门用于基本操作,如降低车窗,执行关键任务。但这是一种处理能力的非常低效的方法,因为这些ECU中的许多潜力没有使用。
针对这种对功率、时间、空间敏感的系统,为了降低设备的成本、空间、重量和功耗等非功能性需求,一个重要的趋势是在一个物理平台上集成和隔离多个操作系统,这被称为混合关键度系统。最常见的一种情况就是将实时系统和非实时系统集成在一个平台上来克服操作系统通用性和实时性的矛盾,通用系统中任务在实时系统的空闲时间调度,这样既保障了实时任务的正确性,也提高了系统整体的吞吐率。
混合实时系统的实现主要有三种方法:传统方法是扩展GPOS(General PurposeOperating System)在两个内核中加入多个相互耦合的功能,将两个操作系统集成在一起,使得GPOS和RTOS(Real-Time Operating System)没有逻辑上独立的环境,对彼此的有害干扰也没有有效的防御。并且它需要大量修改GPOS内核,从而导致复杂性和灵活性方面的高额成本。相比之下,基于虚拟化的方法,通过在虚拟机上集成RTOS和GPOS,能提供更好的安全隔离和更低的复杂度,具有开发简单、隔离效果理想的优点。但是,基于虚拟化的方法严重依赖硬件支持,而且,RTOS和GPOS运行开销较大,性能的显着降低。TrustZone技术通过对原有硬件架构进行修改,在处理器层次引入了两个不同权限的保护域——安全世界和普通世界,任何时刻处理器仅在其中的一个环境内运行。TrustZone技术的特性有助于实现指标之间建立全面平衡的混合实时系统。
混合实时系统的正确性取决于运算逻辑的正确性和时间行为是否满足时间约束。因此需要在设计阶段就对系统的时间行为进行分析。由于任务执行会受到各种复杂因素的影响,在所有可能的执行时间中,存在目标最大值和目标最小值,分别称为最佳情况执行时间(best case execution time,BCET)和最差情况执行时间(worst case executiontime,WCET)。混合实时系统时间分析的主要任务是估计最坏情况下的执行时间(WCET)。
分析任务的最差情况执行时间WCET,有必要考虑特定硬件结构下任务的行为以及延迟的原因。在硬件架构中,cache对程序的执行时间影响很大。并且在存储器访问期间cache命中的时间延迟通常比未命中的时间延迟小几十倍。所以cache的精准分析对任务执行时间有决定性的影响。混合实时系统中GPOS和RTOS使用同一个cache,在RTOS任务执行完成之前,共享Cache中的数据或指令会被GPOS中任务替换出Cache,这一现象称为任务间干涉。任务间干涉导致一个任务的WCET不再仅仅依赖任务自身,同时也受到与其并行执行的其他任务的影响,影响了RTOS的实时性和系统效率。
由于涉及硬件开销的优化方法不具有通用性,因此我们需要综合考虑各种问题,设计一种开销低,通用性好的cache优化方法来满足需要。
发明内容
本发明要解决的技术问题:针对混合实时系统因为缺少cache隔离导致两个环境下任务相互干涉,增加访存不确定性的问题,提供一种计算机的缓存分区和缓存访问实时性保护方法及装置,本发明开销低,实用性强,使得RTOS与GPOS有独立内存的同时也有相互隔离的cache,避免了两个操作系统对cache的争用,在保障RTOS的实时性的同时提高了系统效率。
为了解决上述技术问题,本发明采用的技术方案为:
一种计算机的缓存分区和缓存访问实时性保护方法,包括针对将RTOS和GPOS操作系统集成和隔离在同一物理平台上的混合实时系统执行的下述步骤:
1)确定RTOS用到的内存物理地址范围{M};
2)按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};
3)根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以组号反推出映射到缓存组{A}的内存地址集合{S};
4)限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址,构建一个RTOS独立使用的缓存区域,使得RTOS与GPOS之间有相互隔离的缓存。
可选地,步骤2)包括:先基于组数、路数、缓存行大小计算一级缓存L1的容量,再根据一级缓存L1的容量大小确定缓存序号位数m,再通过预设的具体映射规则,根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系,从而得到RTOS用到的内存物理地址范围{M}映射的缓存组{A}。
可选地,所述计算一级缓存L1的容量的表达式为:一级缓存L1的容量=组数×路数×缓存行大小。
可选地,所述根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系是指:根据具体物理地址中m位具体数值确定其对应的缓存组号,从而得到RTOS用到的内存物理地址范围{M}中所有内存物理地址对应的缓存组号构成的缓存组{A}。
可选地,步骤3)中以组号反推出映射到缓存组{A}的内存地址集合{S}具体是指根据具体物理地址中m位具体数值反推出映射到缓存组{A}的内存地址集合{S},限制GPOS对内存物理地址{S}的使用,使得RTOS与GPOS之间有相互隔离的缓存。
可选地,步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在编译阶段建立编译规则,通过修改GPOS内核的链接文件限制GPOS对内存地址{S}的使用,直接为任务指定内存地址{S}以外的存储区域。
可选地,步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在GPOS中利用MEMORY命令限制任务对内存地址[S]的访问。
此外,本发明还提供一种计算机的缓存分区和缓存访问实时性保护装置,包括:
地址划分程序单元,用于确定RTOS用到的内存物理地址范围{M};
缓存组映射程序单元,用于按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};
内存地址反推程序单元,用于根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以组号反推出映射到缓存组{A}的内存地址集合{S};
缓存分配程序单元,用于限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址,构建一个RTOS独立使用的缓存区域,使得RTOS与GPOS之间有相互隔离的缓存。
此外,本发明还提供一种计算机的缓存分区和缓存访问实时性保护装置,包括相互连接的微处理器和存储器,所述微处理器被编程或配置以执行所述计算机的缓存分区和缓存访问实时性保护方法的步骤。
此外,本发明还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有被编程或配置以执行所述计算机的缓存分区和缓存访问实时性保护方法的计算机程序。
和现有技术相比,本发明具有下述优点:
1、页着色是利用了存储器与cache的组相联映射关系,把操作系统的页划分为多种颜色,同种颜色的内存页将会映射到相同的cache区域中,调整任务cache分区的大小是通过改变已经分配的页面颜色实现,这需要将应用的数据拷贝到另一部分颜色集合的物理页上,涉及了大量的数据移动操作,本发明借助页着色原理,利用物理内存与cache的映射关系,构建一个RTOS独立使用的Cache区域,在编译阶段限制GPOS使用映射到此缓存组的内存地址,任务运行期间不涉及大量数据移动操作,降低了开销。RTOS中任务最坏情况下的执行时间WCET仅仅依赖于任务自身,不会受到与其并行执行的GPOS中任务的影响,保障了RTOS的实时性的同时也提升了系统效率。
2、本发明不涉及任何硬件开销,本发明的通用性较好。
3、与页着色技术比较,本发明在任务运行中不涉及数据迁移操作,在编译阶段就间接完成了分区,实时系统运行的开销小。
附图说明
图1为现有技术中任务间干涉的原理示意图。
图2为本发明实施例方法的额基本流程图。
图3为本发明实施例中cache分区方法示意图。
具体实施方式
本发明计算机的缓存分区和缓存访问实时性保护方法及装置重点关注了以下问题:1.在混合实时系统中,RTOS和GPOS如何共享cache资源。2.如何避免RTOS和GPOS两个环境下的任务使用cache时相互干扰。CPU共享地使用各级cache,cache的分配和替换通过Cache替换算法由硬件机制直接完成,而对数据所属应用不予区分,这样的缓存管理无法感知应用语义,不能区分安全环境和普通环境下的应用。从表面看来,它平等的对待两个应用中的数据块,但是实际隐含着不公平性,GPOS将RTOS的缓存块替换从而造成的cache冲突增加了RTOS访存时间的不确定性,影响了RTOS的实时性。混合实时系统的正确性取决于运算逻辑的正确性和时间行为是否满足时间约束。因此需要在设计阶段就需要估计RTOS最坏情况下的执行时间(WCET)。利用TrustZone实现混合实时系统时,TrustZone地址空间控制器(TZASC)对内存进行分区,保证了内存空间隔离。在任务执行过程中,GPOS和RTOS有硬件隔离的内存地址,但他们分时共享同一个cache。在RTOS任务执行完成之前,共享Cache中的数据或指令有可能会被GPOS中任务替换出Cache,由此造成的cache失效,增加了访存时间的不确定性,这一现象称为任务间干涉。如图1所示,此时安全环境下的应用为A,普通环境下的应用为B,其中Ai(Bi)表示应用A(B)的内存块。当安全环境切换到非安全环境的时候,任务B有大量的访存操作,系统中缓存的分配和替换通过缓存替换算法由硬件机制直接完成,无法区分安全环境和普通环境下的应用,使用LRU(Least Recently Used)算法,一旦发生冲突,需要将全局最久未使用的缓存块替换出去(此时为安全环境下应用A的缓存块),但从应用语义上来说,它应该替换属于其应用的最久未被访问的块(B1)。任务间干涉导致一个任务的WCET不再仅仅依赖任务自身,同时也受到与其并行执行的其他任务的影响,影响了RTOS的实时性和系统效率。
下文将以支持TrustZone的ARMv8处理器作为实施平台,讲述本发明计算机的缓存分区和缓存访问实时性保护方法及装置在海思的hikey960开发板上构建过程的实施例。HiKey960开发平台基于华为麒麟960 octa core
Figure BDA0002954339920000051
LITTLETM带有四个ARM
Figure BDA0002954339920000052
和四个Cortex-A53内核的处理器,3GB的LPDDR4 SDRAM内存,32GB的UFS 2.0闪存,以及最新一代的MaliTMG71 MP8图形处理器。
如图2所示,本实施例计算机的缓存分区和缓存访问实时性保护方法包括针对将RTOS和GPOS操作系统集成和隔离在同一物理平台上的混合实时系统执行的下述步骤:
1)确定RTOS用到的内存物理地址范围{M};
2)按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};
3)根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以组号反推出映射到缓存组{A}的内存地址集合{S};
4)限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址,构建一个RTOS独立使用的缓存区域,使得RTOS与GPOS之间有相互隔离的缓存。其中,{{S}-{M}}是物理内存地址,cpu访存时会将这部分内存的内容提前放到缓存里面,而这部分地址会映射到RTOS所在的缓存组,因此会产生冲突。
本实施例中,步骤2)包括:先基于组数、路数、缓存行大小计算一级缓存L1的容量,再根据一级缓存L1的容量大小确定缓存序号位数m,再通过预设的具体映射规则,根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系,从而得到RTOS用到的内存物理地址范围{M}映射的缓存组{A}。
本实施例中,计算一级缓存L1的容量的表达式为:一级缓存L1的容量=组数×路数×缓存行大小。
本实施例中,步骤2)中根据具体物理地址中m位具体数值确定其对应的缓存组号。具体地,本实施例中L1 cache 8路相联,缓存行为64B,64个组,可通过公式1:一级缓存L1的容量=组数×路数×缓存行大小,计算出一级缓存L1的容量为32KB。一级缓存L1的序号一共有12位,其中六位是不受操作系统控制的、且用于决定缓存组号。那么我们最多控制26个缓存组,每个组有8个缓存行(因为L1 cache为8路相连)。假设RTOS的具体地址为00000000~00000FFF(4KB),其中0到5决定cache行中具体的字节,6到11决定缓存组号。通过RTOS的内存地址可知RTOS映射到的缓存组号为{000000,000001..........111111}。并且映射到每组的数据只有一行,此时GPOS没有可以独立使用的缓存组,映射到每个缓存组的数据最多有7个缓存行。如果超过7个缓存行,这个缓存组就会使用缓存替换策略将最久未使用的cache行替换,此时可能为RTOS的数据。最后计算出GPOS不会与RTOS产生冲突的地址为28KB。对L1 cache分区发现GPOS仅可以使用28KB的内存,大部分内存空置,影响了系统效率。因此对L1 cache进行GPOS物理地址划分进而实现cache分区的方法需要改进。有文献指明二级cache缺失造成处理器几十甚至数百个周期的延时,二级高速缓存不命中比一级高速缓存不命中对操作系统性能的影响更大,所以可以实现L2 cache的分区来达到性能的优化。此时L2是256KB,8路相联,缓存行为64B,512个组。则地址低6位决定字节偏移(0~5),6~14位决定组号。由RTOS内存地址可计算出它能映射到64个缓存组。那么剩余的448个缓存组可以由GPOS独立使用,此时GPOS的低15位为001000000000000~111111111111111(约为28KB),这样的组合有2(32-15)个,因此GPOS可使用内存大小为3584MB(217×28KB),远远大于划分L1 cache的时候只能用28KB的内存。L2 cache分区使得两个环境下的任务相互隔离,如图3所示,避免了竞争访问,虽然GPOS仍可以将RTOS在L1 cache的数据替换,但是当RTOS再次运行时,数据可以从L2 cache中获取,降低了访存时延。
本实施例中,根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系是指:根据具体物理地址中m位具体数值确定其对应的缓存组号,从而得到RTOS用到的内存物理地址范围{M}中所有内存物理地址对应的缓存组号构成的缓存组{A}。
本实施例中,步骤3)中以组号反推出映射到缓存组{A}的内存地址集合{S}具体是指根据具体物理地址中m位具体数值反推出映射到缓存组{A}的内存地址集合{S},限制GPOS对内存物理地址{S}的使用,使得RTOS与GPOS之间有相互隔离的缓存。
本实施例中,步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在编译阶段建立编译规则,通过修改GPOS内核的链接文件限制GPOS对内存地址{S}的使用,直接为任务指定内存地址{S}以外的存储区域,以此实现缓存的划分,使得RTOS有相互隔离的缓存,避免了两个操作系统对缓存的争用。具体地,通过串口程序看到混合实时系统调试信息,找到RTOS与GPOS分别使用的内存地址,通过计算得到Linux系统中不会与RTOS产生冲突的物理内存地址。修改Linux内核,将新的虚地址映射规则写入kenel.lds文件中。kenel.lds文件主要用于规定如何把输入文件的section放入输出文件内,并且可以控制输出文件在程序地址空间内的布局。在默认的情况下连接器可以为section分配任意位置的存储区域,也可以使用MEMORY命令定义存储区域。
此外,作为一种可选的实施方式,步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址也可以采用下述方式:在GPOS中利用MEMORY命令限制任务对内存地址[S]的访问。
本实施例中,步骤4)之后还包括编写获得RTOS访存时延的测试程序。修改实时系统RTOS的内核,在内核中加入测试读写内存数据所需cpu周期数的任务Ti代码。当通用操作系统GPOS运行有大量访存行为测试程序时观察cache优化前后Ti输出数据的变化。
综上所述,本实施例具体环境中确定RTOS用到的内存物理地址范围,按照物理内存与缓存的映射规则,计算得到RTOS映射的缓存组。以组号反推出映射的内存地址集合,限制GPOS使用这些内存地址集合。组相联映射中内存映射到的组号是固定的,但映射到组中的行号是任意的。按照改进的页着色技术,使得GPOS的物理内存对应的缓存组和RTOS的缓存组隔离,在替换时不会产生冲突。本实施例基于分配的物理地址范围,通过计算获取编译参数,建立编译规则,修改GPOS内核的链接文件,根据编译规则,为section分配合适存储区域,也可以使用MEMORY命令定义存储区域。修改RTOS内核,在内核中增加可以获得RTOS访存时延的任务。完成编译后加载系统,记录RTOS访存时延的数据。本实施例基于改进页着色技术,利用物理内存与cache的映射关系,构建一个RTOS独立使用的Cache区域,在编译阶段限制GPOS使用映射到此缓存组的内存地址。RTOS中任务的WCET仅仅依赖于任务自身,不会受到与其并行执行的GPOS中任务的影响,保障了RTOS的实时性的同时也提升了系统效率。
此外,本实施例还提供一种计算机的缓存分区和缓存访问实时性保护装置,包括相互连接的微处理器和存储器,所述微处理器被编程或配置以执行前述计算机的缓存分区和缓存访问实时性保护方法的步骤,或者所述存储器中存储有被编程或配置以执行前述计算机的缓存分区和缓存访问实时性保护方法的计算机程序。
此外,本实施例还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有被编程或配置以执行前述计算机的缓存分区和缓存访问实时性保护方法的计算机程序。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可读存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种计算机的缓存分区和缓存访问实时性保护方法,其特征在于,包括针对将RTOS和GPOS操作系统集成和隔离在同一物理平台上的混合实时系统执行的下述步骤:
1)确定RTOS用到的内存物理地址范围{M};
2)按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};
3)根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以缓存组号反推出映射到缓存组{A}的内存地址集合{S};
4)限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址,构建一个RTOS独立使用的缓存区域,使得RTOS与GPOS之间有相互隔离的缓存;
步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在编译阶段建立编译规则,通过修改GPOS内核的链接文件限制GPOS对内存地址{S}的使用,直接为任务指定内存地址{S}以外的存储区域。
2.根据权利要求1所述的计算机的缓存分区和缓存访问实时性保护方法,其特征在于,步骤2)包括:先基于组数、路数、缓存行大小计算一级缓存L1的容量,再根据一级缓存L1的容量大小确定缓存序号位数m,再通过预设的具体映射规则,根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系,从而得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};所述根据缓存序号位数m计算出缓存与RTOS用到的内存物理地址之间的对应关系是指:根据具体物理地址中m位具体数值确定其对应的缓存组号,从而得到RTOS用到的内存物理地址范围{M}中所有内存物理地址对应的缓存组号构成的缓存组{A}。
3.根据权利要求2所述的计算机的缓存分区和缓存访问实时性保护方法,其特征在于,所述计算一级缓存L1的容量的表达式为:一级缓存L1的容量=组数×路数×缓存行大小。
4.根据权利要求2所述的计算机的缓存分区和缓存访问实时性保护方法,其特征在于,步骤3)中以缓存组号反推出映射到缓存组{A}的内存地址集合{S}具体是指根据具体物理地址中m位具体数值反推出映射到缓存组{A}的内存地址集合{S},限制GPOS对内存物理地址{S}的使用,使得RTOS与GPOS之间有相互隔离的缓存。
5.根据权利要求4所述的计算机的缓存分区和缓存访问实时性保护方法,其特征在于,步骤4)中限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在GPOS中利用MEMORY命令限制任务对内存地址[S]的访问。
6.一种计算机的缓存分区和缓存访问实时性保护装置,其特征在于,包括:
地址划分程序单元,用于确定RTOS用到的内存物理地址范围{M};
缓存组映射程序单元,用于按照物理内存与缓存的映射规则,计算得到RTOS用到的内存物理地址范围{M}映射的缓存组{A};
内存地址反推程序单元,用于根据RTOS用到的内存物理地址范围{M}映射的缓存组{A},以缓存组号反推出映射到缓存组{A}的内存地址集合{S};
缓存分配程序单元,用于限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址,构建一个RTOS独立使用的缓存区域,使得RTOS与GPOS之间有相互隔离的缓存;所述限制GPOS使用{{S}-{M}}这部分会映射到RTOS所在缓存组的内存地址是指:在编译阶段建立编译规则,通过修改GPOS内核的链接文件限制GPOS对内存地址{S}的使用,直接为任务指定内存地址{S}以外的存储区域。
7.一种计算机的缓存分区和缓存访问实时性保护装置,包括相互连接的微处理器和存储器,其特征在于,所述微处理器被编程或配置以执行权利要求1~5中任意一项所述计算机的缓存分区和缓存访问实时性保护方法的步骤。
8.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有被编程或配置以执行权利要求1~5中任意一项所述计算机的缓存分区和缓存访问实时性保护方法的计算机程序。
CN202110217370.0A 2021-02-26 2021-02-26 计算机的缓存分区和缓存访问实时性保护方法及装置 Active CN112799977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110217370.0A CN112799977B (zh) 2021-02-26 2021-02-26 计算机的缓存分区和缓存访问实时性保护方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110217370.0A CN112799977B (zh) 2021-02-26 2021-02-26 计算机的缓存分区和缓存访问实时性保护方法及装置

Publications (2)

Publication Number Publication Date
CN112799977A CN112799977A (zh) 2021-05-14
CN112799977B true CN112799977B (zh) 2022-07-19

Family

ID=75815994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110217370.0A Active CN112799977B (zh) 2021-02-26 2021-02-26 计算机的缓存分区和缓存访问实时性保护方法及装置

Country Status (1)

Country Link
CN (1) CN112799977B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115421918B (zh) * 2022-09-16 2023-05-12 河南省职工医院 一种基于RT-Linux的经颅磁刺激设备及系统
CN116455849B (zh) * 2023-06-15 2023-08-11 中国人民解放军国防科技大学 一种面向众核处理器的并发通信方法、装置、设备和介质
CN116610599B (zh) * 2023-07-19 2023-11-10 北京开源芯片研究院 处理器缓存的优化方法、装置、电子设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642494A (en) * 1994-12-21 1997-06-24 Intel Corporation Cache memory with reduced request-blocking
CN1427341A (zh) * 2001-12-20 2003-07-02 中国科学院计算技术研究所 动态索引的微处理器高速缓存方法
CN103455443A (zh) * 2013-09-04 2013-12-18 华为技术有限公司 一种缓存管理方法和装置
CN103678169A (zh) * 2013-11-11 2014-03-26 华中科技大学 一种高效利用固态盘缓存的方法和系统
CN105095105A (zh) * 2014-04-24 2015-11-25 华为技术有限公司 一种Cache分区的方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7478204B2 (en) * 2004-04-29 2009-01-13 International Business Machines Corporation Efficient sharing of memory between applications running under different operating systems on a shared hardware system
EP2416251B1 (en) * 2010-08-06 2013-01-02 Alcatel Lucent A method of managing computer memory, corresponding computer program product, and data storage device therefor
WO2015061965A1 (en) * 2013-10-29 2015-05-07 Hua Zhong University Of Science Technology Mixed cache management

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642494A (en) * 1994-12-21 1997-06-24 Intel Corporation Cache memory with reduced request-blocking
CN1427341A (zh) * 2001-12-20 2003-07-02 中国科学院计算技术研究所 动态索引的微处理器高速缓存方法
CN103455443A (zh) * 2013-09-04 2013-12-18 华为技术有限公司 一种缓存管理方法和装置
CN103678169A (zh) * 2013-11-11 2014-03-26 华中科技大学 一种高效利用固态盘缓存的方法和系统
CN105095105A (zh) * 2014-04-24 2015-11-25 华为技术有限公司 一种Cache分区的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hyunwoo Joe ; Hyungshin Kim.Effects of dynamic isolation for full virtualized RTOS and GPOS guests.《Future Generation Computer Systems》.2016, *

Also Published As

Publication number Publication date
CN112799977A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN112799977B (zh) 计算机的缓存分区和缓存访问实时性保护方法及装置
JP7359837B2 (ja) メモリ・システム内に記憶されているメモリ保護テーブルを使用するメモリ保護ユニット
JP5571208B2 (ja) パフォーマンスカウンタの仮想化
US11720356B2 (en) Range checking instruction for setting a status value indicative of whether a first address and second address identified by the instruction correspond to the same memory attribute entry
US8135936B2 (en) Adaptive address mapping with dynamic runtime memory mapping selection
US7146482B2 (en) Memory mapped input/output emulation
US7552436B2 (en) Memory mapped input/output virtualization
US9026767B2 (en) Adaptive address mapping with dynamic runtime memory mapping selection
KR102269912B1 (ko) 데이터 액세스를 위한 액세스 속성의 처리
JP7397057B2 (ja) メモリ・システム内に記憶されている制御テーブルのための二分探索手順
US20230236925A1 (en) Tag checking apparatus and method
WO2015008112A1 (en) System on chip and method therefor
Gilman et al. Demystifying the placement policies of the NVIDIA GPU thread block scheduler for concurrent kernels
Pan et al. Tintmalloc: Reducing memory access divergence via controller-aware coloring
CN116762068A (zh) 地址映射感知任务分配机制
TW202246989A (zh) 映射分區識別符
US10684900B2 (en) Enhanced message control banks
CN104461928A (zh) 划分高速缓存的方法及装置
CN111045605A (zh) 利用处理器缓存和安全处理器改进系统安全性的技术方案
CN118210622A (zh) 一种内存分配方法及计算设备
US20130262790A1 (en) Method, computer program and device for managing memory access in a multiprocessor architecture of numa type
CN114860439A (zh) 一种内存分配方法、宿主机、分布式系统及程序产品
Freitas Exploring the arm MPAM extension for static partitioning virtualization
CN117667776A (zh) 存储器带宽分配方法及设备
CN115934586A (zh) 一种Sparc V8多核处理器AMP模式下内存分区保护方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant