CN112788816A - 一种闪灯控制方法和装置 - Google Patents

Abstract

本发明实施例提供了一种闪灯控制装置，包括：信号连接电路和至少一种供电连接方式的供电电路；所述信号连接电路包括，第一芯片的DIN引脚电性连接到控制器，DOUT引脚电性连接到下一级芯片的DIN引脚或空置；供电电路包括，第一芯片的VDD引脚电性连接到供电端、GND引脚接地；第一芯片的OUTR引脚和/或OUTG引脚和/或OUTB引脚电性连发光二极管。本方案改良芯片内部电路设计，在芯片内部增加电源管理电路，信号传输处理电路，实现可根据供电电压任意并联、串联、先串联后并联或先并联后串联等方案，实现高低电压供电随意选择，灯供电电压不会因传输距离而出现不同，灯的亮度，颜色一致性更好。

Description

一种闪灯控制方法和装置

技术领域

本发明涉及发光二极管控制技术领域，特别是涉及一种闪灯控制方法和一种闪灯控制装置。

背景技术

灯带是指把发光二极管组装在带状的FPC(挠性线路板)或PCB(印制线路板)硬板上，因其产品形状象一条带子一样而得名。因为使用寿命长(一般正常寿命在8～10万小时)，又非常节能和绿色环保而逐渐在各种装饰行业中崭露头角。

通过连接控制设备可以让灯带以特有频率发光，以及通过多种颜色的同时使用，使灯带装饰效果更好。

目前灯控制芯片只能并联供电方案使用，线路传输损耗较大，线路接近电源位置电压高，离电源远的位置电压低，从而引起灯亮度不一致，线路长时需要多点供电来减小不同灯的电压差，供电方案复杂，不方便布线。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种闪灯控制方法和相应的一种闪灯控制装置。

为了解决上述问题，本发明实施例公开了一种闪灯控制装置，包括：信号连接电路和至少一种供电连接方式的供电电路；

所述信号连接电路包括，第一芯片的DIN引脚电性连接到控制器，DOUT引脚电性连接到下一级芯片的DIN引脚或空置；

所述供电电路包括，基本供电连接方式的供电电路，具体包括，所述第一芯片的VDD引脚电性连接到供电端；所述第一芯片的GND引脚接地；

所述第一芯片的OUTR引脚和/或OUTG引脚和/或OUTB引脚电性连接到第一发光二极光的负极；所述第一发光二极管的正极电性连接到所述第一芯片的VDD引脚。

进一步，所述第一发光二极管至少包含1个发光二极管。

进一步，所述发光二极管包括白光、红光、绿光、蓝光、黄光、紫光中的一种或两种或三种以上组合。

进一步，所述供电电路还包括，第一供电连接方式的供电电路；

所述第一供电连接方式的供电电路，包括N个第一芯片的VDD引脚并联供电端，以及GND端接地。

进一步，所述供电电路还包括，第二供电连接方式的供电电路；

所述第二供电连接方式的供电电路，包括N个基本供电连接方式的供电电路串联构成，具体的，第一芯片的VDD引脚电性连接到所述供电端，第一芯片的GND引脚端电性连接到第二芯片的VDD引脚，依次直到第N芯片的VDD引脚连接到上级GND引脚，第N芯片的GND引脚接地。

进一步，所述供电电路还包括，第三供电连接方式的供电电路；

所述第三供电连接方式的供电电路，包括M个基本供电连接方式的供电电路并联构成第一组电路，再由N个第一组电路串联构成，具体的，M个第一芯片的VDD引脚并联到所述供电端，以及第一芯片的GND引脚并联，构成第一组电路，N个所述第一组电路串联。

进一步，所述供电电路还包括，第四供电连接方式的供电电路；

所述第四供电连接方式的供电电路，包括M个第二供电连接方式的供电电路并联构成。

进一步，所述供电端与所述第一芯片的VDD引脚之间还连接有限流电阻。

本发明实施例还公开了一种闪灯控制方法，包括：

芯片接收PWM控制信号；

判断PWM控制信号中是否接收到RESET信号；

当无RESET信号，OUTR、OUTG、OUTB引脚原输出保持不变；

判断PWM控制信号是否够24bit；

当PWM控制信号够24BIT时，并对PWM控制信号进行整形；

输出整形后的所述PWM控制信号。

进一步，所述判断PWM控制信号中是否接收到RESET信号后还包括如下步骤：

当有RESET信号，根据PWM控制信号，芯片的OUTR、OUTG、OUTB引脚进行输出。

进一步，判断PWM控制信号是否够24bit之后还包括，当PWM控制信号不够24BIT时，返回到接收PWM控制信号的步骤。

进一步，所述PWM控制信号为归一码信号。

本发明实施例包括以下优点：

本方案改良芯片内部电路设计，在芯片内部增加电源管理电路，信号传输处理电路，实现可根据供电电压任意并联、串联、先串联后并联或先并联后串联等方案，实现高低电压供电随意选择，灯供电电压不会因传输距离而出现不同，灯的亮度，颜色一致性更好。

附图说明

图1是本发明的一种闪灯控制方法实施例的步骤流程图；

图2是本发明的一种闪灯控制装置实施例的基本电路结构示意图；

图3是本发明的一种闪灯控制装置实施例的并联电路结构示意图；

图4是本发明的一种闪灯控制装置实施例的串联电路结构示意图；

图5是本发明的一种闪灯控制装置实施例的先并联再串联电路结构示意图；

图6是本发明的一种闪灯控制装置实施例的先串联再并联电路结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加鲜明易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例的核心构思之一在于，本方案改良芯片内部电路设计，在芯片内部增加电源管理电路，信号传输处理电路，实现可根据供电电压任意并联、串联、先串联后并联或先并联后串联等方案，实现高低电压供电随意选择，灯供电电压不会因传输距离而出现不同，灯的亮度，颜色一致性更好。

参照图1，示出了本发明的一种闪灯控制方法实施例的步骤流程图，具体可以包括如下步骤：

步骤S10、接收PWM控制信号；

进一步，所述PWM控制信号为归一码信号；

步骤S20、判断PWM控制信号中是否接收到RESET信号；

步骤S30、当无RESET信号，OUTR、OUTG、OUTB引脚原输出保持不变；

进一步，步骤S31、当有RESET信号，根据PWM控制信号芯片的OUTR、OUTG、OUTB引脚进行输出；

进一步，步骤S32、重置芯片状态，用于使芯片恢复初始状态。

步骤S40、判断PWM控制信号是否够24bit；

进一步，当PWM控制信号不够24BIT时，返回到接收PWM控制信号的步骤。

步骤S50、当PWM控制信号够24BIT时，并对PWM控制信号进行整形；

步骤S60、输出整形后的所述PWM控制信号。

芯片采用单线通讯方式，采用归1码(与归0码相反)的方式发送信号。芯片在上电复位以后，接收DIN端传输来的数据，接收够24bit后，DOUT端口开始转发数据，为下一个芯片提供输入数据。在转发之前，DOUT口一直拉低。此时芯片将不接收新的数据，芯片OUTR、OUTG、OUTB三个PWM输出口根据接收到的24bit数据，发出相应的不同占空比的信号，该信号频率为1kHz。如果DIN端输入信号为RESET信号，芯片将接收到的数据通过发光二极管进行显示，芯片将在该信号结束后重新接收新的数据，在接收完开始的24bit数据后，通过DOUT口转发数据，芯片在没有接收到RESET码前，OUTR、OUTG、OUTB引脚原输出保持不变，当接收到80μs以上低电平RESET码后，芯片将刚才接收到的24bit PWM数据脉宽输出到OUTR、OUTG、OUTB引脚上。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

参照图2-6，示出了本发明的一种闪灯控制装置实施例，具体可以包括：信号连接电路和至少一种供电连接方式的供电电路；所述信号连接电路包括，第一芯片的DIN引脚电性连接到控制器，DOUT引脚电性连接到下一级芯片的DIN引脚或空置；所述供电电路包括，基本供电连接方式的供电电路，具体包括，所述第一芯片的VDD引脚电性连接到供电端；所述第一芯片的GND引脚接地；所述第一芯片的OUTR引脚和/或OUTG引脚和/或OUTB引脚电性连接到第一发光二极光D1的负极；所述第一发光二极管D1的正极电性连接到所述第一芯片的VDD引脚，例如，供电端供电电压为4.5V。

进一步，所述第一发光二极管D1至少包含1个发光二极管D1，也可，是2个发光二极管D1和D2或3个发光二极管D1、D2和D3。

进一步，所述发光二极管D1包括白光、红光、绿光、蓝光、黄光、紫光中的一种或两种或三种组合，例如，优选发红光的发光二极管D1、发绿光的发光二极管D2以及发蓝光的发光二极管D3；

芯片采用自动整形转发技术，使得该芯片的级联个数不受信号传送的限制，仅仅受限刷屏速度要求。

另一实施例中，如图3所示，所述供电电路还包括，第一供电连接方式的供电电路；所述第一供电连接方式的供电电路，包括N个第一芯片的VDD引脚并联供电端，以及GND端接地，也即将基本供电连接方式的供电电路进行并联；控制器的控制信号连接到保持串联，如图3所示的三个芯片串联，也即，从控制器输出的控制信号连接到第一芯片的DIN，经过第一芯片进行控制信号整形后，从第一芯片的DOUT引脚输出该整形后的控制信号到第二芯片的DIN引脚，再由第二芯片对该控制信号再次整形后，由第二芯片的DOUT引脚输出到第三芯片的DIN引脚，依此，直到第连接到第N芯片的DIN引脚，第N芯片的DOUT引脚空置，也即控制信号控制器输出后，对当前芯片控制并整形输出到一下个芯片，直到最后一个芯片，例如，由1024个芯片组成的闪灯，控制器输出控制信号连接的第1个芯片直到第1024个芯片。

另一实施例中，如图4所示，所述供电电路还包括，第二供电连接方式的供电电路；所述第二供电连接方式的供电电路，包括N个基本供电连接方式的供电电路串联构成，具体的，第一芯片的VDD引脚电性连接到所述供电端，第一芯片的GND引脚端电性连接到第二芯片的VDD引脚，依次直到第N芯片的VDD引脚连接到上级GND引脚，第N芯片的GND引脚接地。

在供电端与第一芯片的VDD引脚连接有限流电阻R0，其中，电阻R0的阻值根据供电电源和串联的芯片数量而定，例如，供电端24V供电，串联10组闪灯(包括芯片和发光二极管)可选用10Ω的限流电阻。

另一实施例中，如图5所示，所述供电电路还包括，第三供电连接方式的供电电路；所述第三供电连接方式的供电电路，包括M个基本供电连接方式的供电电路并联构成第一组电路，再由N个第一组电路串联构成，具体的，M个第一芯片的VDD引脚并联到所述供电端，以及第一芯片的GND引脚并联，构成第一组电路，N个所述第一组电路串联，例如，如图5所示的，第一组的3个芯片的VDD引脚并联到限流电阻R0的一端，R0的另一端连接到供电端，第一组的3个芯片的GND引脚并联到第二组的3个芯片的VDD引脚，第三组的3个芯片的VDD引脚连接到第二组的3个芯片的GND引脚，第三组的3个芯片的GND引脚接地；本实施例中不限于每组3个以及三组的连接方式。

另一实施例中，如图6所示，所述供电电路还包括，第四供电连接方式的供电电路；所述第四供电连接方式的供电电路，包括M个第二供电连接方式的供电电路并联构成。

另一实施例中，所述供电端与所述第一芯片的VDD引脚之间还连接有限流电阻R0，限流电阻R0也可以是保险电阻，当电路中的芯片损坏时不防止局部电压过高使回路电流过大，对整个电路造成损伤。

芯片采用单线通讯方式，采用归1码的方式发送信号。芯片在上电复位以后，接收DIN引脚端传输来的数据，接收够24bit后，DOUT引脚端开始转发数据，为下一个芯片提供输入数据。在转发之前，DOUT引脚端一直拉低。此时芯片将不接收新的数据，芯片OUTR、OUTG、OUTB三个PWM输出引脚根据接收到的24bit数据，发出相应的不同占空比的信号，该信号频率为1kHz。如果DIN引脚端输入信号为RESET信号，芯片将接收到的数据发光二极管进行显示，芯片将在该信号结束后重新接收新的数据，在接收完开始的24bit数据后，通过DOUT引脚端转发数据，芯片在没有接收到RESET码前，OUTR、OUTG、OUTB引脚原输出保持不变，当接收到80μs以上低电平RESET码后，芯片将刚才接收到的24bit PWM数据脉宽输出到OUTR、OUTG、OUTB引脚上。24bit数据从高位到低位依次发送，例如，按照RGB的顺序依次从R7-R0、G7-G0、B7-B0的数据位顺序进行发送。

芯片采用自动整形转发技术，使得该芯片的级联个数不受信号传送的限制，仅仅受限刷屏速度要求。例如，设计一个1024级联，它的刷屏时间为1024×0.4×2＝0.8192ms(芯片的数据延迟时间为0.4μs)，不会有任何闪烁的现象。

本发明有益果还包括，通过差分信号归1码传输使信号具有较强抗干扰能力。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种闪灯控制方法和一种闪灯控制装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种闪灯控制装置，其特征在于，包括：信号连接电路和至少一种供电连接方式的供电电路；

所述信号连接电路包括，第一芯片的DIN引脚电性连接到控制器，DOUT引脚电性连接到下一级芯片的DIN引脚或空置；

所述供电电路包括，基本供电连接方式的供电电路，具体包括，所述第一芯片的VDD引脚电性连接到供电端；所述第一芯片的GND引脚接地；

所述第一芯片的OUTR引脚和/或OUTG引脚和/或OUTB引脚电性连接到第一发光二极光的负极；所述第一发光二极管的正极电性连接到所述第一芯片的VDD引脚。

2.根据权利要求1所述的装置，其特征在于，所述第一发光二极管至少包含1个发光二极管。

3.根据权利要求1所述的装置，其特征在于，所述供电电路还包括，第一供电连接方式的供电电路；

所述第一供电连接方式的供电电路，包括N个第一芯片的VDD引脚并联供电端，以及GND端接地。

4.根据权利要求1所述的装置，其特征在于，所述供电电路还包括，第二供电连接方式的供电电路；

所述第二供电连接方式的供电电路，包括N个基本供电连接方式的供电电路串联构成，具体的，第一芯片的VDD引脚电性连接到所述供电端，第一芯片的GND引脚端电性连接到第二芯片的VDD引脚，依次直到第N芯片的VDD引脚连接到上级GND引脚，第N芯片的GND引脚接地。

5.根据权利要求1所述的装置，其特征在于，所述供电电路还包括，第三供电连接方式的供电电路；

所述第三供电连接方式的供电电路，包括M个基本供电连接方式的供电电路并联构成第一组电路，再由N个第一组电路串联构成，具体的，M个第一芯片的VDD引脚并联到所述供电端，以及第一芯片的GND引脚并联，构成第一组电路，N个所述第一组电路串联。

6.根据权利要求1所述的装置，其特征在于，所述供电电路还包括，第四供电连接方式的供电电路；

所述第四供电连接方式的供电电路，包括M个第二供电连接方式的供电电路并联构成。

7.根据权利要求1所述的装置，其特征在于，所述供电端与所述第一芯片的VDD引脚之间还连接有限流电阻。

8.一种闪灯控制方法，其特征在于，包括：

芯片接收PWM控制信号，其中，所述PWM控制信号为归一码信号；

判断PWM控制信号中是否接收到RESET信号；

当无RESET信号，OUTR、OUTG、OUTB引脚原输出保持不变；

判断PWM控制信号是否够24bit；

当PWM控制信号够24BIT时，并对PWM控制信号进行整形；

输出整形后的所述PWM控制信号。

9.根据权利要求8所述的方法，其特征在于，所述判断PWM控制信号中是否接收到RESET信号后还包括如下步骤：

当有RESET信号，根据PWM控制信号，芯片的OUTR、OUTG、OUTB引脚进行输出。

10.根据权利要求9所述的方法，其特征在于，判断PWM控制信号是否够24bit之后还包括，当PWM控制信号不够24BIT时，返回到接收PWM控制信号的步骤。

Images