CN112787664B - 一种基于多时钟源的asic自动分频方法及装置 - Google Patents
一种基于多时钟源的asic自动分频方法及装置 Download PDFInfo
- Publication number
- CN112787664B CN112787664B CN202110187163.5A CN202110187163A CN112787664B CN 112787664 B CN112787664 B CN 112787664B CN 202110187163 A CN202110187163 A CN 202110187163A CN 112787664 B CN112787664 B CN 112787664B
- Authority
- CN
- China
- Prior art keywords
- divided
- peripheral clock
- group
- target peripheral
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000002093 peripheral effect Effects 0.000 claims abstract description 642
- 238000004364 calculation method Methods 0.000 claims abstract description 29
- 230000008859 change Effects 0.000 claims description 4
- 238000004458 analytical method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 11
- 238000003860 storage Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010979 ruby Substances 0.000 description 1
- 229910001750 ruby Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本说明书实施例公开了一种基于多时钟源的ASIC自动分频方法及装置,方案包括:预先分析配置文件,得到所有不重复的待分频目标外设时钟频率;以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率;进行多轮迭代计算,迭代计算分组后时钟源时钟频率,使得各外设分频误差绝对值总和最小,得到待分频目标外设时钟频率的最优分组,然后对不同组内的时钟进行配置。本发明技术方案基于配置文件自动分组,自动计算最优分组源的时钟频率,且计算结果精确度高,能够科学地解决SoC多时钟源时各外设时钟自动化分频问题。
Description
技术领域
本申请涉及集成电路技术领域,尤其涉及一种基于多时钟源的ASIC自动分频方法及装置。
背景技术
在SoC芯片规模越来越大、集成IP越来越多的情况下,单个时钟源分频不能满足所有外设时钟的分频需求,所以很多SoC开始采用多个时钟源,以满足需求。在拥有多个时钟源时,如何精确将时钟分组以及确定各外设分频后误差绝对值最小的时钟源时钟频率成为关键问题。目前均为根据需求采用手动计算的方式进行分组以及计算源时钟频率,具有过程繁琐且误差不可控的缺点。因此需要一种在SoC芯片具有多个时钟源的情况下,自动化程度高,且精确度足够高的能够将时钟进行分组,且确定各组中时钟的时钟源频率的方法。
发明内容
本说明书实施例提供一种基于多时钟源的ASIC自动分频方法及装置,以解决现有技术中需采用手动计算的方式解决SoC多时钟源时各外设时钟自动化科学分频存在过程繁琐、误差不可控缺点。
为解决上述技术问题,本说明书实施例是这样实现的:本发明首先提供一种基于多时钟源的ASIC自动分频方法,具体包括:
S1:分析配置文件,得到所有不重复的待分频目标外设时钟频率;
S2:根据第一预设规则,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率;
S3:计算所述第一组待分频目标外设时钟频率的第一初选基准频率(1);
S4:根据第二预设规则,将所述第一组待分频目标外设时钟频率中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1);
S5:根据第三预设规则,将所述第二组待分频目标外设时钟频率(1)中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2);
S6:根据第四预设规则,计算所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1);
S7:根据第五预设规则,计算所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2);
S8:根据第六预设规则,将所述第一组待分频目标外设时钟频率(2)中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3);
S9:根据第七预设规则,计算所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2);
S10:根据第八预设规则,将所述第二组待分频目标外设时钟频率(3)中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3),得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4);
S11:循环运行所述步骤S3至所述步骤S10,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率(final)和最终的第二组待分频目标外设时钟频率(final);
S12:重复所述步骤S3,得到所述第一组待分频目标外设时钟频率(final)的第一组的最终基准频率(final);
重复所述步骤S7,得到所述第二组待分频目标外设时钟频率(final)的第二组的最终基准频率(final);
S13、根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置;
S14、根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置。
优选的,步骤S2具体包括:
预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率;
步骤S3具体包括:
预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率(1);
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
步骤S4具体包括:
计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1)。
优选的,步骤S5具体包括:
计算所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率(1),进行迭代计算,每当所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),直至所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2);
步骤S6具体包括:
基于所述第一组待分频目标外设时钟频率(2),分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1)。
优选的,步骤S7具体包括:
预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2);
步骤S8具体包括:
分别计算所述第一初选基准频率(2)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率(1)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率(2)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3)。
优选的,步骤S9具体包括:
基于所述第二组待分频目标外设时钟频率(2),分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2);
步骤S10具体包括:
分别计算所述第二初选基准频率(1)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率(2)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率(3)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3);得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4)。
优选的,所述步骤S2中的所述整除误差百分比的计算方法为:
计算所述待分频目标外设时钟频率和所述第一基准频率的商值Quotient1,其中所述待分频目标外设时钟频率的数值大于或等于所述第一基准频率的数值;
对所述商值Quotient1进行取整,得到商值Quotient2,其中如果所述商值Quotient1的小数点后第一位小于数值5,则对所述商值Quotient1进行向下取整得到所述商值Quotient2;如果所述商值Quotient1的小数点后第一位大于或等于数值5,则对所述商值Quotient1进行向上取整得到所述商值Quotient2;
按如下公式计算所述整除误差百分比res:
。
优选的,所述步骤S10中的所述预先设定的计算要求为成员不发生变动或者循环运行所述步骤S3至所述步骤S10的次数达到预先设定的次数,所述预先设定的次数范围为80-150。
优选的,所述步骤S13中,所述根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率,将所述第一组的最终基准频率(final)分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第一组待分频目标外设时钟频率(final)内的所有待分频目标外设时钟频率进行配置。
优选的,所述步骤S14中,所述根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率,将所述第二组的最终基准频率(final)分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第二组待分频目标外设时钟频率(final)内的所有待分频目标外设时钟频率进行配置。
同时,本说明书实施例提供一种基于多时钟源的ASIC自动分频装置,包括:
配置文件分析模块,用于分析配置文件,得到所有不重复的待分频目标外设时钟频率;
第一轮分组模块,用于预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率;
第一初选基准频率(1)计算模块,预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率(1);
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
第二轮分组模块,用于计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1);
第三轮分组模块,用于计算所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率(1),进行迭代计算,每当所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),直至所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2);
第二初选基准频率(1)计算模块,用于基于所述第一组待分频目标外设时钟频率(2),分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1);
第一初选基准频率(2)计算模块,用于预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2);
第四轮分组模块,用于分别计算所述第一初选基准频率(2)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率(1)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率(2)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3);
第二初选基准频率(2)计算模块,用于基于所述第二组待分频目标外设时钟频率(2),分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2);
第五轮分组模块,用于分别计算所述第二初选基准频率(1)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率(2)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率(3)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3);得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4);
第六轮分组模块,用于循环运行所述步骤S3至所述步骤S10,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率(final)和最终的第二组待分频目标外设时钟频率(final);
第二组的最终基准频率(final)计算模块,用于得到所述第一组待分频目标外设时钟频率(final)的第一组的最终基准频率(final);
用于得到所述第二组待分频目标外设时钟频率(final)的第二组的最终基准频率(final);
第一待分频目标外设时钟频率配置模块,根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置;
第二待分频目标外设时钟频率配置模块,用于根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置。
本说明书一个实施例实现了能够达到以下有益效果:本发明技术方案通过预先分析配置文件,得到所有不重复的待分频目标外设时钟频率;以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率;进行多轮迭代计算,迭代计算分组后时钟源时钟频率,使得各外设分频误差绝对值总和最小,得到待分频目标外设时钟频率的最优分组,然后对不同组内的时钟进行配置。本发明技术方案,基于配置文件自动分组,自动计算最优分组源的时钟频率,且计算结果精确度高,能够科学地解决SoC多时钟源时各外设时钟自动化分频问题。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本说明书实施例提供的一种基于多时钟源的ASIC自动分频方法的示意图。
图2是本说明书实施例提供的一种基于多时钟源的ASIC自动分频装置的示意图。
具体实施方式
为使本说明书一个或多个实施例的目的、技术方案和优点更加清楚,下面将结合本说明书具体实施例及相应的附图对本说明书一个或多个实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本说明书的一部分实施例,而不是全部的实施例。基于本说明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本说明书一个或多个实施例保护的范围。
以下结合附图,详细说明本说明书各实施例提供的技术方案。
现有技术中,在SoC芯片规模越来越大、集成IP越来越多的情况下,单个时钟源分频不能满足所有外设时钟的分频需求,所以很多SoC开始采用多个时钟源,以满足需求。在拥有多个时钟源时,如何精确将时钟分组以及确定各外设分频后误差绝对值最小的时钟源时钟频率成为关键问题。目前均为根据需求采用手动计算的方式进行分组以及计算源时钟频率,具有过程繁琐,不能自动化分频、误差不可控等缺点。因此需要一种在SoC芯片具有多个时钟源的情况下,自动化程度高,且精确度足够高的能够将时钟进行分组,且确定各组中时钟的时钟源频率的方法。
为了解决现有技术中的缺陷,本方案给出了以下实施例:
接下来,将针对说明书实施例提供的一种基于多时钟源的ASIC自动分频方法结合附图进行具体说明:
本说明书实施例首先提供一种基于多时钟源的ASIC自动分频方法。从程序角度而言,流程的执行主体可以为搭载于应用服务器的程序或应用客户端,具体内容包括:
S1:分析配置文件,得到所有不重复的待分频目标外设时钟频率。
Soc芯片集成了若干个外部设备,配置文件中包含所有待分频目标外设的时钟频率信息,其中有部分外设的时钟频率信息可能相同,从这些时钟频率信息中筛选出所有不重复的待分频目标外设时钟频率信息。
S2:根据第一预设规则,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率。
预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率。
需要说明的是,步骤S1中通过SoC芯片的配置文件已经得到了所有待分频目标外设的时钟频率信息,并从这些时钟频率信息中筛选出了所有不重复的待分频目标外设时钟频率信息。本步骤中,预先设定第一基准频率,将步骤S1中得到的所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率。需要说明的是,分至第一组的待分频目标外设时钟频率包括待分频目标外设时钟频率中小于所述第一基准频率的待分频目标外设时钟频率、被所述第一基准频率整除、整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率,即前文中词语“或者”从含义上应该理解为包括“或者”后面所陈述的客体,举例说明,“集合A或者集合B中满足特定条件的元素分至集合C”,应该理解为集合A中满足此特定条件的元素以及集合B中满足此特定条件的元素都应分至集合C。
S3:计算所述第一组待分频目标外设时钟频率的第一初选基准频率(1)。
具体内容包括:预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率(1);
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
S4:根据第二预设规则,将所述第一组待分频目标外设时钟频率中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1)。
具体内容包括:计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1)。
S5:根据第三预设规则,将所述第二组待分频目标外设时钟频率(1)中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2)。
具体内容包括:计算所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率(1),进行迭代计算,每当所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),直至所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2)。
S6:根据第四预设规则,计算所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1)。
具体内容包括:基于所述第一组待分频目标外设时钟频率(2),分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1)。
S7:根据第五预设规则,计算所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2)。
具体内容包括:预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2)。
S8:根据第六预设规则,将所述第一组待分频目标外设时钟频率(2)中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3)。
具体内容包括:分别计算所述第一初选基准频率(2)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率(1)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率(2)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3)。
S9:根据第七预设规则,计算所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2)。
具体内容包括:基于所述第二组待分频目标外设时钟频率(2),分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2)。
S10:根据第八预设规则,将所述第二组待分频目标外设时钟频率(3)中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3),得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4)。
具体内容包括:分别计算所述第二初选基准频率(1)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率(2)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率(3)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3);得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4)。
S11:循环运行所述步骤S3至所述步骤S10,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率(final)和最终的第二组待分频目标外设时钟频率(final)。
S12:重复所述步骤S3,得到所述第一组待分频目标外设时钟频率(final)的第一组的最终基准频率(final);
重复所述步骤S7,得到所述第二组待分频目标外设时钟频率(final)的第二组的最终基准频率(final)。
S13、根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置。
S14、根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置。
进一步优化方案,所述步骤S2中的所述整除误差百分比的计算方法为:
计算所述待分频目标外设时钟频率和所述第一基准频率的商值Quotient1,其中所述待分频目标外设时钟频率的数值大于或等于所述第一基准频率的数值;
对所述商值Quotient1进行取整,得到商值Quotient2,其中如果所述商值Quotient1的小数点后第一位小于数值5,则对所述商值Quotient1进行向下取整得到所述商值Quotient2;如果所述商值Quotient1的小数点后第一位大于或等于数值5,则对所述商值Quotient1进行向上取整得到所述商值Quotient2;
按如下公式计算所述整除误差百分比res:
。
进一步优化方案,所述步骤S10中的所述预先设定的计算要求为成员不发生变动或者循环运行所述步骤S3至所述步骤S10的次数达到预先设定的次数,所述预先设定的次数范围为80-150。
进一步优化方案,所述步骤S13中,所述根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率,将所述第一组的最终基准频率(final)分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第一组待分频目标外设时钟频率(final)内的所有待分频目标外设时钟频率进行配置。
进一步优化方案,所述步骤S14中,所述根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率,将所述第二组的最终基准频率(final)分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第二组待分频目标外设时钟频率(final)内的所有待分频目标外设时钟频率进行配置。
应当理解,本说明书一个或多个实施例所述的方法其中部分步骤的顺序可以根据实际需要相互交换,或者其中的部分步骤也可以省略或删除。
基于同样的思路,本说明书实施例还提供了上述方法对应的装置。图2是本说明书实施例提供的一种基于多时钟源的ASIC自动分频装置示意图。如图2所示,该装置可以包括:
配置文件分析模块,用于分析配置文件,得到所有不重复的待分频目标外设时钟频率;
第一轮分组模块,用于预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率;
第一初选基准频率(1)计算模块,预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率(1);
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
第二轮分组模块,用于计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率(1)和第二组待分频目标外设时钟频率(1);
第三轮分组模块,用于计算所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率(1),进行迭代计算,每当所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率(1),直至所述第二组待分频目标外设时钟频率(1)中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率(2)和第二组待分频目标外设时钟频率(2);
第二初选基准频率(1)计算模块,用于基于所述第一组待分频目标外设时钟频率(2),分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率(2)的第二初选基准频率(1);
第一初选基准频率(2)计算模块,用于预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率(2)的第一初选基准频率(2);
第四轮分组模块,用于分别计算所述第一初选基准频率(2)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率(1)对所述第一组待分频目标外设时钟频率(2)中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率(2)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率(2);得到最新一轮的第一组待分频目标外设时钟频率(3)和最新一轮的第二组待分频目标外设时钟频率(3);
第二初选基准频率(2)计算模块,用于基于所述第二组待分频目标外设时钟频率(2),分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率(2)中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率(3)的第二初选基准频率(2);
第五轮分组模块,用于分别计算所述第二初选基准频率(1)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率(2)对所述第二组待分频目标外设时钟频率(3)中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率(3)中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率(3);得到最新一轮的第一组待分频目标外设时钟频率(4)和最新一轮的第二组待分频目标外设时钟频率(4);
第六轮分组模块,用于循环运行所述步骤S3至所述步骤S10,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率(final)和最终的第二组待分频目标外设时钟频率(final);
第二组的最终基准频率(final)计算模块,用于得到所述第一组待分频目标外设时钟频率(final)的第一组的最终基准频率(final);
用于得到所述第二组待分频目标外设时钟频率(final)的第二组的最终基准频率(final);
第一待分频目标外设时钟频率配置模块,根据所述第一组的最终基准频率(final),对所述第一组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置;
第二待分频目标外设时钟频率配置模块,用于根据所述第二组的最终基准频率(final),对所述第二组待分频目标外设时钟频率(final)中的各个待分频目标外设时钟频率进行配置。
本发明技术方案通过预先分析配置文件,得到所有不重复的待分频目标外设时钟频率;以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率;进行多轮迭代计算,迭代计算分组后时钟源时钟频率,使得各外设分频误差绝对值总和最小,得到待分频目标外设时钟频率的最优分组,然后对不同组内的时钟进行配置。本发明技术方案,基于配置文件自动分组,自动计算最优分组源的时钟频率,且计算结果精确度高,能够科学地解决SoC多时钟源时各外设时钟自动化分频问题。
在20世纪90年代,对于一个技术的改进可以很明显地区分是硬件上的改进(例如,对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而,随着技术的发展,当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此,不能说一个方法流程的改进就不能用硬件实体模块来实现。例如,可编程逻辑器件(Programmable Logic Device, PLD)(例如现场可编程门阵列(Field Programmable GateArray,FPGA))就是这样一种集成电路,其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字符系统“集成”在一片PLD上,而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且,如今,取代手工地制作集成电路芯片,这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现,它与程序开发撰写时所用的软件编译器相类似,而要编译之前的原始代码也得用特定的编程语言来撰写,此称之为硬件描述语言(Hardware Description Language,HDL),而HDL也并非仅有一种,而是有许多种,如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等,目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚,只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中,就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现,例如,控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit,ASIC)、可编程逻辑控制器和嵌入微控制器的形式,控制器的例子包括但不限于以下微控制器:ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20 以及Silicone Labs C8051F320,存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道,除了以纯计算机可读程序代码方式实现控制器以外,完全可以通过将方法S进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至,可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的,计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字符助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作S以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的S。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字符多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带式磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (6)
1.一种基于多时钟源的ASIC自动分频方法,其特征在于,包括:
S1:分析配置文件,得到所有不重复的待分频目标外设时钟频率;
S2:根据第一预设规则,将所述所有不重复的待分频目标外设时钟频率分为第一组待分频目标外设时钟频率和第二组待分频目标外设时钟频率;
S3:计算所述第一组待分频目标外设时钟频率的第一初选基准频率1;
S4:根据第二预设规则,将所述第一组待分频目标外设时钟频率中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率,得到最新的第一组待分频目标外设时钟频率1和第二组待分频目标外设时钟频率1;
S5:根据第三预设规则,将所述第二组待分频目标外设时钟频率1中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率1,得到最新的第一组待分频目标外设时钟频率2和第二组待分频目标外设时钟频率2;
S6:根据第四预设规则,计算所述第一组待分频目标外设时钟频率2的第二初选基准频率1;
S7:根据第五预设规则,计算所述第二组待分频目标外设时钟频率2的第一初选基准频率2;
S8:根据第六预设规则,将所述第一组待分频目标外设时钟频率2中的部分待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率2;得到最新一轮的第一组待分频目标外设时钟频率3和最新一轮的第二组待分频目标外设时钟频率3;
S9:根据第七预设规则,计算所述第二组待分频目标外设时钟频率3的第二初选基准频率2;
S10:根据第八预设规则,将所述第二组待分频目标外设时钟频率3中的部分待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率3,得到最新一轮的第一组待分频目标外设时钟频率4和最新一轮的第二组待分频目标外设时钟频率4;
S11:循环运行所述步骤S3至所述步骤S10,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率final和最终的第二组待分频目标外设时钟频率final;
S12:重复所述步骤S3,得到所述第一组待分频目标外设时钟频率final的第一组的最终基准频率final;
重复所述步骤S7,得到所述第二组待分频目标外设时钟频率final的第二组的最终基准频率final;
S13、根据所述第一组的最终基准频率final,对所述第一组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置;
S14、根据所述第二组的最终基准频率final,对所述第二组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置;
步骤S2具体包括:
预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率;
步骤S3具体包括:
预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率1;
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
步骤S4具体包括:
计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率1和第二组待分频目标外设时钟频率1;
步骤S5具体包括:
计算所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率1,进行迭代计算,每当所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率1,直至所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率2和第二组待分频目标外设时钟频率2;
步骤S6具体包括:
基于所述第一组待分频目标外设时钟频率2,分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率2的第二初选基准频率1;
步骤S7具体包括:
预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率2的第一初选基准频率2;
步骤S8具体包括:
分别计算所述第一初选基准频率2对所述第一组待分频目标外设时钟频率2中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率1对所述第一组待分频目标外设时钟频率2中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率2中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率2;得到最新一轮的第一组待分频目标外设时钟频率3和最新一轮的第二组待分频目标外设时钟频率3;
步骤S9具体包括:
基于所述第二组待分频目标外设时钟频率2,分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率3的第二初选基准频率2;
步骤S10具体包括:
分别计算所述第二初选基准频率1对所述第二组待分频目标外设时钟频率3中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率2对所述第二组待分频目标外设时钟频率3中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率3中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率3;得到最新一轮的第一组待分频目标外设时钟频率4和最新一轮的第二组待分频目标外设时钟频率4。
2.根据权利要求1所述的基于多时钟源的ASIC自动分频方法,其特征在于,所述步骤S2中的所述整除误差百分比的计算方法为:
计算所述待分频目标外设时钟频率和所述第一基准频率的商值Quotient1,其中所述待分频目标外设时钟频率的数值大于或等于所述第一基准频率的数值;
对所述商值Quotient1进行取整,得到商值Quotient2,其中如果所述商值Quotient1的小数点后第一位小于数值5,则对所述商值Quotient1进行向下取整得到所述商值Quotient2;如果所述商值Quotient1的小数点后第一位大于或等于数值5,则对所述商值Quotient1进行向上取整得到所述商值Quotient2;
按如下公式计算所述整除误差百分比res:
。
3.根据权利要求1所述的基于多时钟源的ASIC自动分频方法,其特征在于,所述步骤S10中的所述预先设定的计算要求为成员不发生变动或者循环运行所述步骤S3至所述步骤S10的次数达到预先设定的次数,所述预先设定的次数范围为80-150。
4.根据权利要求1所述的基于多时钟源的ASIC自动分频方法,其特征在于,所述步骤S13中,所述根据所述第一组的最终基准频率final,对所述第一组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第一组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率,将所述第一组的最终基准频率final分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第一组待分频目标外设时钟频率final内的所有待分频目标外设时钟频率进行配置。
5.根据权利要求1所述的基于多时钟源的ASIC自动分频方法,其特征在于,所述步骤S14中,所述根据所述第二组的最终基准频率final,对所述第二组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置具体包括:
对于所述第二组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率,将所述第二组的最终基准频率final分别除以各个待分频目标外设时钟频率,得到相应的若干个分频因子,然后根据所述若干个分频因子对所述第二组待分频目标外设时钟频率final内的所有待分频目标外设时钟频率进行配置。
6.一种基于多时钟源的ASIC自动分频装置,其特征在于,包括:
配置文件分析模块,用于分析配置文件,得到所有不重复的待分频目标外设时钟频率;
第一轮分组模块,用于预先设定第一基准频率,以所述第一基准频率为基准,将所述所有不重复的待分频目标外设时钟频率中小于所述第一基准频率或者被所述第一基准频率整除,或者整除误差百分比小于预先设定的容忍误差的待分频目标外设时钟频率分至第一组待分频目标外设时钟频率,其余待分频目标外设时钟频率分至第二组待分频目标外设时钟频率;
第一初选基准频率1计算模块,预先设定第一最小源可选时钟频率、第一最大源可选时钟频率和第一时钟频率步长;以所述第一时钟频率步长为步长,得到从所述第一最小源可选时钟频率到所述第一最大源可选时钟频率之间的所有第一可选时钟频率;
分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第一可选时钟频率作为所述第一组待分频目标外设时钟频率的第一初选基准频率1;
其中所述最大源可选时钟频率的数值大于所述最小源可选时钟频率的数值;
第二轮分组模块,用于计算所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值,如果所述第一比值大于预先设定的第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率;进行迭代计算,每当所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值大于所述第一分频因子,则将所述第一组待分频目标外设时钟频率中的最小目标外设时钟频率移至所述第二组待分频目标外设时钟频率,直至所述第一组待分频目标外设时钟频率中的最大目标外设时钟频率和最小目标外设时钟频率的第一比值小于所述第一分频因子,得到最新的第一组待分频目标外设时钟频率1和第二组待分频目标外设时钟频率1;
第三轮分组模块,用于计算所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值,如果所述第二比值大于预先设定的第二分频因子,则将所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率移至所述第二组待分频目标外设时钟频率1,进行迭代计算,每当所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值大于所述第二分频因子,则将所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率移至所述第一组待分频目标外设时钟频率1,直至所述第二组待分频目标外设时钟频率1中的最大目标外设时钟频率和最小目标外设时钟频率的第二比值小于所述第二分频因子,得到最新的第一组待分频目标外设时钟频率2和第二组待分频目标外设时钟频率2;
第二初选基准频率1计算模块,用于基于所述第一组待分频目标外设时钟频率2,分别计算所述所有第一可选时钟频率中的各个可选时钟频率对所述第一组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第一组待分频目标外设时钟频率2的第二初选基准频率1;
第一初选基准频率2计算模块,用于预先设定第二最小源可选时钟频率、第二最大源可选时钟频率和第二时钟频率步长;以所述第二时钟频率步长为步长,得到从所述第二最小源可选时钟频率到所述第二最大源可选时钟频率之间的所有第二可选时钟频率;
分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述第二可选时钟频率作为所述第二组待分频目标外设时钟频率2的第一初选基准频率2;
第四轮分组模块,用于分别计算所述第一初选基准频率2对所述第一组待分频目标外设时钟频率2中所有待分频目标外设时钟频率的整除误差百分比,得到第一若干个整除误差百分比序列;
分别计算所述第二初选基准频率1对所述第一组待分频目标外设时钟频率2中所有待分频目标外设时钟频率的整除误差百分比,得到第二若干个整除误差百分比序列;
如果所述第一若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第二若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第一组待分频目标外设时钟频率2中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第二组待分频目标外设时钟频率2;得到最新一轮的第一组待分频目标外设时钟频率3和最新一轮的第二组待分频目标外设时钟频率3;
第二初选基准频率2计算模块,用于基于所述第二组待分频目标外设时钟频率2,分别计算所述所有第二可选时钟频率中的各个可选时钟频率对所述第二组待分频目标外设时钟频率2中的各个待分频目标外设时钟频率的整除误差百分比的绝对值的总和,选取所有所述整除误差百分比的绝对值的总和中的最小值对应的所述可选时钟频率作为所述第二组待分频目标外设时钟频率3的第二初选基准频率2;
第五轮分组模块,用于分别计算所述第二初选基准频率1对所述第二组待分频目标外设时钟频率3中所有待分频目标外设时钟频率的整除误差百分比,得到第三若干个整除误差百分比序列;
分别计算所述第二初选基准频率2对所述第二组待分频目标外设时钟频率3中所有待分频目标外设时钟频率的整除误差百分比,得到第四若干个整除误差百分比序列;
如果所述第三若干个整除误差百分比序列中某个整除误差百分比的数值小于所述第四若干个整除误差百分比序列中与所述某个整除误差百分比相同序号的整除误差百分比,则将所述第二组待分频目标外设时钟频率3中的所述某个整除误差百分比对应的待分频目标外设时钟频率移至所述第一组待分频目标外设时钟频率3;得到最新一轮的第一组待分频目标外设时钟频率4和最新一轮的第二组待分频目标外设时钟频率4;
第六轮分组模块,用于循环运行所述第一初选基准频率1计算模块的步骤至所述第五轮分组模块的步骤,直至循环运行的结果满足预先设定的计算要求,得到最终的第一组待分频目标外设时钟频率final和最终的第二组待分频目标外设时钟频率final;
第二组的最终基准频率final计算模块,用于得到所述第一组待分频目标外设时钟频率final的第一组的最终基准频率final;
用于得到所述第二组待分频目标外设时钟频率final的第二组的最终基准频率final;
第一待分频目标外设时钟频率配置模块,根据所述第一组的最终基准频率final,对所述第一组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置;
第二待分频目标外设时钟频率配置模块,用于根据所述第二组的最终基准频率final,对所述第二组待分频目标外设时钟频率final中的各个待分频目标外设时钟频率进行配置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110187163.5A CN112787664B (zh) | 2021-02-18 | 2021-02-18 | 一种基于多时钟源的asic自动分频方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110187163.5A CN112787664B (zh) | 2021-02-18 | 2021-02-18 | 一种基于多时钟源的asic自动分频方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112787664A CN112787664A (zh) | 2021-05-11 |
CN112787664B true CN112787664B (zh) | 2024-01-26 |
Family
ID=75761530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110187163.5A Active CN112787664B (zh) | 2021-02-18 | 2021-02-18 | 一种基于多时钟源的asic自动分频方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112787664B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114740948A (zh) * | 2022-04-18 | 2022-07-12 | 西安全志科技有限公司 | 一种时钟分频方法及装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366174B1 (en) * | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
JP2007082001A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | クロック生成回路、およびそれを搭載した電子機器 |
CN102904706A (zh) * | 2012-09-26 | 2013-01-30 | 烽火通信科技股份有限公司 | 分组传送网络中的系统频率同步装置及方法 |
US8847637B1 (en) * | 2012-05-24 | 2014-09-30 | Massachusetts Institute Of Technology | Time-interleaved multi-modulus frequency divider |
CN106131947A (zh) * | 2016-09-14 | 2016-11-16 | 潘进 | 一种无线网络设备间时钟同步的方法 |
CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子(广州)股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
CN111709201A (zh) * | 2020-06-18 | 2020-09-25 | 上海安路信息科技有限公司 | Fpga配置模块及其测试信号分组输出的实现方法、电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084679B2 (en) * | 2004-04-15 | 2006-08-01 | International Business Machines Corporation | Method and apparatus for ensuring synchronization of clocks in a multiple clock system |
US8116314B2 (en) * | 2007-03-29 | 2012-02-14 | Nec Corporation | Apparatus for processing packets and method of doing the same |
-
2021
- 2021-02-18 CN CN202110187163.5A patent/CN112787664B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6366174B1 (en) * | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
JP2007082001A (ja) * | 2005-09-15 | 2007-03-29 | Rohm Co Ltd | クロック生成回路、およびそれを搭載した電子機器 |
US8847637B1 (en) * | 2012-05-24 | 2014-09-30 | Massachusetts Institute Of Technology | Time-interleaved multi-modulus frequency divider |
CN102904706A (zh) * | 2012-09-26 | 2013-01-30 | 烽火通信科技股份有限公司 | 分组传送网络中的系统频率同步装置及方法 |
CN106131947A (zh) * | 2016-09-14 | 2016-11-16 | 潘进 | 一种无线网络设备间时钟同步的方法 |
CN110308762A (zh) * | 2019-06-21 | 2019-10-08 | 广芯微电子(广州)股份有限公司 | 一种芯片内部时钟源的时钟频率校准方法 |
CN111709201A (zh) * | 2020-06-18 | 2020-09-25 | 上海安路信息科技有限公司 | Fpga配置模块及其测试信号分组输出的实现方法、电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112787664A (zh) | 2021-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108845936B (zh) | 一种基于海量用户的ab测试方法及系统 | |
CN111581230B (zh) | 一种数据分析报告的生成方法、设备及介质 | |
CN110263050B (zh) | 数据处理方法、装置、设备及存储介质 | |
CN116860259B (zh) | 一种模型训练和编译器自动调优的方法、装置及设备 | |
CN112787664B (zh) | 一种基于多时钟源的asic自动分频方法及装置 | |
CN116225669B (zh) | 一种任务执行方法、装置、存储介质及电子设备 | |
CN116663618A (zh) | 一种算子优化方法、装置、存储介质及电子设备 | |
CN110119381A (zh) | 一种索引更新方法、装置、设备及介质 | |
CN116932175B (zh) | 一种基于序列生成的异构芯片任务调度方法以及装置 | |
CN110019187B (zh) | 一种数据分配方法、装置及设备 | |
CN116384505A (zh) | 一种数据处理的方法、装置、存储介质及电子设备 | |
CN116136952A (zh) | 一种针对元器件的仿真测试方法及装置 | |
CN115391426A (zh) | 一种数据查询方法、装置、存储介质及电子设备 | |
CN114461466A (zh) | 一种闪存芯片参考电路的微调方法、装置、设备及存储介质 | |
CN114722972A (zh) | 一种异常检测的方法及装置 | |
CN107645541B (zh) | 数据存储方法、装置及服务器 | |
CN116107636B (zh) | 一种硬件加速方法、装置、存储介质及电子设备 | |
CN111651450B (zh) | 一种基于区块链的区块复制方法、装置、设备及介质 | |
CN117118523B (zh) | 一种信息传输系统、方法、装置、存储介质及电子设备 | |
CN116243885B (zh) | 一种全加器电路及多位全加器 | |
CN115098271B (zh) | 一种多线程数据处理方法、装置、设备及介质 | |
CN117171577B (zh) | 一种高性能算子选择的动态决策方法及装置 | |
CN114205829B (zh) | 一种基于mr数据的移动通信网络覆盖率的计算方法 | |
CN117952074A (zh) | 一种数据导入方法、设备及介质 | |
CN117193786A (zh) | 一种信息处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |