CN112748929A - 基于risc-v的格密码处理系统、方法、设备及存储介质 - Google Patents

基于risc-v的格密码处理系统、方法、设备及存储介质 Download PDF

Info

Publication number
CN112748929A
CN112748929A CN202110052948.1A CN202110052948A CN112748929A CN 112748929 A CN112748929 A CN 112748929A CN 202110052948 A CN202110052948 A CN 202110052948A CN 112748929 A CN112748929 A CN 112748929A
Authority
CN
China
Prior art keywords
instruction
unit
assembly
calculation
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110052948.1A
Other languages
English (en)
Inventor
邹晓峰
李拓
李仁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202110052948.1A priority Critical patent/CN112748929A/zh
Publication of CN112748929A publication Critical patent/CN112748929A/zh
Priority to PCT/CN2021/134144 priority patent/WO2022151854A1/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification

Abstract

本发明公开了一种基于RISC‑V的格密码处理系统、方法、设备及存储介质。所在系统包括：编译器，配置为从应用程序接收待处理任务，对待处理任务进行编译以得到汇编指令并存储至DRAM中；取值单元，配置为从DRAM中加载汇编指令；译码单元，配置为从取值单元获取汇编指令并进行指令译码，以及获取汇编指令的类型，指令的类型包括基础指令和格密码指令；第一计算执行模块配置为接收并处理基础指令的指令译码以得到计算结果，第二计算执行模块配置为接收并处理格密码指令的指令译码以得到计算结果；写回单元，配置为将计算结果写入到第一数据缓冲存储器中。本发明的方案具有紧耦合特点，提高了计算资源利用效率。

Description

基于RISC-V的格密码处理系统、方法、设备及存储介质
技术领域
本发明属于格密码处理系统，尤其涉及一种基于RISC-V的格密码处理系统、方法、设备及存储介质。
背景技术
现代加密算法一般都是基于复杂数学困难问题提出的，基于数学困难问题来设计加密算法，完成信息的加密。要求解相应的数学困难问题，以当前计算机的算力，无法在多项式时间内完成，也就无法破解加密算法。Shor量子算法为多项式时间内的求解此类数学困难问题提供了方法，随着量子计算机逐步成熟，其强大的并行计算能力和相应的量子攻击算法，对传统的公钥加密算法构成了严重威胁。基于格的加密算法目前没有量子算法可以破解，具有抗量子特性，是当前最有潜力成为后量子时代加密标准的算法。格密码是一种基于格上困难问题提出的加密算法，目前最常用的两个困难问题是短整数问题和错误学习问题(Learning with Error，简称LWE)，其中最具可行性的是基于R-LWE(Ring-LearningWith Error)问题的加密算法，该算法主要的计算开销为环多项式乘法计算，其计算过程主要包括数论转换(Number Theoretic Transforms，简称NTT)、向量乘法、逆NTT以及求模计算等。
目前，基于R-LWE问题的格密码加密算法通常以软件方式实现，软件实现算法的程序通过编译器转化为汇编指令和可执行程序后，在通用处理器进行计算，软件实现相对硬件实现效率低下。目前学术界有部分原型设计通过设计专用的硬件计算单元，作为总线外设模块，实现专用的加密计算。该类设计存在的主要问题是：硬件加密计算单元由于需要适配特定的格密码加密算法，计算结构固定不变，可配置性差，功能非常单一，灵活度相对低；硬件计算单元在非加密计算时间完全闲置，而且加解密计算属于计算密集型算法，占用逻辑资源往往比较大，计算单元的长期空闲造成了硬件资源的浪费。
发明内容
有鉴于此，有必要针对以上技术问题提供兼顾基础指令和格密码指令处理的一种基于RISC-V的格密码处理系统、方法、设备及存储介质。
根据本发明的第一方面，提供了一种基于RISC-V的格密码处理系统，所述系统包括：
编译器，配置为从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
取值单元，配置为从所述DRAM中加载所述汇编指令；
译码单元，配置为从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
执行单元，包括第一计算执行模块和第二计算执行模块，所述第一计算执行模块配置为接收并处理基础指令的指令译码以得到计算结果，所述第二计算执行模块配置为接收并处理格密码指令的指令译码以得到计算结果；
写回单元，配置为将所述计算结果写入到第一数据缓冲存储器中。
在其中一个实施例中，所述系统还包括第二数据缓冲存储器和访问单元；
所述访问单元配置为将处理格密码指令的指令译码过程中产生的向量数据写入到所述第二数据缓冲存储器中。
在其中一个实施例中，所述系统还包括寄存器；
所述访问单元配置为将处理基础指令的指令译码过程中产生的中间数据写入到所述寄存器中。
在其中一个实施例中，所述系统还包含指令计数器和指令缓冲存储器；
所述指令缓冲存储器配置对DRAM中的所述汇编指令进行缓存；
所述取值单元配置为从所述指令缓冲存储器中取出缓存的汇编指令并传递给指令计数器；
所述指令计数器配置为对所述取值单元取出的数据进行计数。
在其中一个实施例中，所述格密码指令包括向量访存指令、数论转换指令、向量乘法指令、逆数论转换指令以及求模计算指令、规约和混洗指令。
在其中一个实施例中，所述系统还包括外设单元，所述外设单元包括以下任意一种或多种：I2C、UART、SD、QSPI、USB、I2S。
在其中一个实施例中，所述应用程序包括物联网的应用程序、人工智能物联网的应用程序、区块链的应用程序。
根据本发明的第二方面，提供了一种基于RISC-V的格密码处理方法，所述方法包括基于以上所述的系统执行以下步骤：
通过编译器从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
通过取值单元从所述DRAM中加载所述汇编指令；
通过译码单元从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
通过执行单元的第一计算执行模块接收并处理基础指令的指令译码以得到计算结果，以及通过执行单元的第二计算执行模块接收并处理格密码指令的指令译码以得到计算结果；
通过写回单元将所述计算结果写入到第一数据缓冲存储器中。
根据本发明的第三方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的基于RISC-V的格密码处理方法。
根据本发明的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的基于RISC-V的格密码处理方法。
上述一种基于RISC-V的格密码处理系统，首先利用编译器从应用程序接收待处理任务，对待处理任务进行编译以得到汇编指令并存储至DRAM中，进而利用取值单元从DRAM中加载汇编指令再从取值单元获取汇编指令并进行指令译码，以及获取汇编指令的类型，从而利用执行单元的第一计算执行模块接收并处理基础指令的指令译码以得到计算结果，或者执行单元的第二计算执行模块接收并处理格密码指令的指令译码以得到计算结果，最后利用写回单元将所述计算结果写入到第一数据缓冲存储器中，实现了将通用处理器功能与格密码计算功能一体化，即利用RISC-V架构实现将基础指令和格密码指令在一套指令集中实现，具有紧耦合特点，有效减少和降低应用程序执行过程中频繁访问总线的延迟，具有较佳的通用性，提高了计算资源利用效率。
此外，本发明还提供了一种基于RISC-V的格密码处理方法、一种计算机设备和一种计算机可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例提供的一种基于RISC-V的格密码处理系统的拓扑结构示意图；
图2为本发明另一个实施例提供的基于RISC-V的格密码处理方法的流程示意图；
图3为本发明另一个实施例中算机设备的内部结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图1所示，本发明提供了一种基于RISC-V的格密码处理系统，所述系统包括：
编译器，配置为从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
其中，RISC-V处理器架构是一种开放的全新精简指令集架构，该指令集架构基于BSD License协议(全开放型)，允许用户在其标准指令集的基础上，扩展自定义指令，并将自定义指令设计实现，以实现面向某种计算的特殊功能定制或计算的加速，但扩展自定义指令需要对相应的编译器进行指令扩充，以支持新增自定义指令；对于RISC-V基础处理器的生成，可以利用RISC-V的开源生态工具链快速设计实现RISC-V指令集处理器，也可以直接利用开源的RISC-V处理器核，并在此基础上设计实现扩展指令功能。
取值单元，配置为从所述DRAM中加载所述汇编指令；
译码单元，配置为从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
执行单元，包括第一计算执行模块和第二计算执行模块，所述第一计算执行模块配置为接收并处理基础指令的指令译码以得到计算结果，所述第二计算执行模块配置为接收并处理格密码指令的指令译码以得到计算结果；
其中，第二计算执行模块为扩展指令计算模块(Lattice Based Cryptography，简称LBC)主要通过分析格密码加密计算结构，设计相应的处理指令和计算单元，扩展指令主要包括：向量访存指令、NTT(Number Theoretic Transforms)数论转换指令、向量乘法指令、逆数论转换指令以及求模计算指令、规约指令和混洗指令等。
写回单元，配置为将所述计算结果写入到第一数据缓冲存储器中。
上述一种基于RISC-V的格密码处理系统，首先利用编译器从应用程序接收待处理任务，对待处理任务进行编译以得到汇编指令并存储至DRAM中，进而利用取值单元从DRAM中加载汇编指令再从取值单元获取汇编指令并进行指令译码，以及获取汇编指令的类型，从而利用执行单元的第一计算执行模块接收并处理基础指令的指令译码以得到计算结果，或者执行单元的第二计算执行模块接收并处理格密码指令的指令译码以得到计算结果，最后利用写回单元将所述计算结果写入到第一数据缓冲存储器中，实现了将通用处理器功能与格密码计算功能一体化，即利用RISC-V架构实现将基础指令和格密码指令在一套指令集中实现，具有紧耦合特点，有效减少和降低应用程序执行过程中频繁访问总线的延迟，具有较佳的通用性，提高了计算资源利用效率。
在又一个实施例中，降低通用寄存器(GPR)的访存效率请再次参照图1所示，降低通用寄存器(GPR)的访存效率，所述系统还包括第二数据缓冲存储器和访问单元；
所述访问单元配置为将处理格密码指令的指令译码过程中产生的向量数据写入到所述第二数据缓冲存储器中(即缓存格密码计算处理过程产生的向量)，其中，所述访问单元即LSU(即Load S Store Unit)；
在又一个实施例中，所述系统还包括寄存器；
所述访问单元配置为将处理基础指令的指令译码过程中产生的中间数据写入到所述寄存器中。
在又一个实施例中，所述系统还包含指令计数器(即PC)和指令缓冲存储器；
所述指令缓冲存储器配置对DRAM中的所述汇编指令进行缓存；
所述取值单元配置为从所述指令缓冲存储器中取出缓存的汇编指令并传递给指令计数器；
所述指令计数器配置为对所述取值单元取出的数据进行计数。
在又一个实施例中，所述系统还包括外设单元，所述外设单元包括以下任意一种或多种：I2C、UART、SD、QSPI、USB、I2S。
在又一个实施例中，所述应用程序包括物联网的应用程序、人工智能物联网的应用程序、区块链的应用程序。举例来说，前述的系统可以直接作为嵌入式、人工智能物联网(即AIoT)、边缘计算、区块链等应用场景中端侧主处理器使用，在满足端侧通用处理器基本功能的同时(运行嵌入式操作系统)，还可以实现数据的高速加解密计算，满足端侧场景下加解密应用对实时性、性能的要求。
在又一个实施例中，请参照图2所示，本发明提供了采用以上所述系统的一种基于RISC-V的格密码处理方法，所述方法包括以下步骤：
S100，通过编译器从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
S200，通过取值单元从所述DRAM中加载所述汇编指令；
S300，通过译码单元从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
S400，通过执行单元的第一计算执行模块接收并处理基础指令的指令译码以得到计算结果，以及通过执行单元的第二计算执行模块接收并处理格密码指令的指令译码以得到计算结果；
S500，通过写回单元将所述计算结果写入到第一数据缓冲存储器中。
为了便于理解本发明的技术方案，下面以图1输出的系统架构为例，针对抗量子加密算法格密码，基于开放的RISC-V架构处理器，在基础指令集上扩展格密码加解密计算指令，通过设计相应的第二数据缓冲存储器，优化了处理器访存结构来实现专用密码处理器，可以通过修改开源的RISC-V编译器，实现对扩展指令的支持，适配过程相对简单便于实现该系统对指令处理的整个工作过程涉及五个阶段，主要包括程序编译、程序加载、执行调度、计算执行、数据写回；
程序编译是指：应用程序编写，包括格密码加解密计算程序，通过优化后的RISC-V编译器工具链对应用程序进行编译成可执行程序；
程序加载是指：将编译后的可执行程序文件加载到系统DRAM中；
指令译码是指：DRAM程序缓存到指令缓冲存储器中，并按序加载进行指令译码，其中扩展指令译码后派发到第二计算执行模块即扩展指令执行单元(LBC Inst)，基础指令派发到第一计算执行模块即ALU进行处理；
计算执行是指：基础指令和格密码指令在相应的计算执行单元执行计算，其中扩展指令执行过程中的向量数据缓存到第二数据缓冲存储器中；
数据写回是指：指令执行完毕，将数据结果写回程序指定地址。
本发明的方案至少具备以以下有益技术效果：
(1)通用处理器功能与专用计算功能一体化设计，通过指令扩展的形式在一套指令集中实现，采用紧耦合的设计方法能有效减少和降低应用程序执行过程中，频繁访问总线的延迟，以及在嵌入式和边缘计算应用场景中，传统非向量扩展处理器不能满足应用对实时高性能计算需求的问题；
(2)较高的灵活性和计算性能，相比于传统软件格密码处理实现方式，程序编程实现具有最高的灵活性，但计算性能低下；总线挂载专用计算模块的方式，性能相对较高，但对于加密算法支持灵活性不足，采用扩展指令实现的密码处理器在保证计算性能的同时，能够支持更多具有类似计算结构的计算程序，不仅仅局限于加解密计算。
(3)向量计算单元可复用型，通过扩展指令实现格密码的加密计算，扩展指令主要以向量指令为主，向量计算指令除用于加解密计算外，也可用于矩阵计算等高并行度计算。
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图请参照图3所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的基于RISC-V的格密码处理方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于RISC-V的格密码处理系统，其特征在于，所述系统包括：
编译器，配置为从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
取值单元，配置为从所述DRAM中加载所述汇编指令；
译码单元，配置为从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
执行单元，包括第一计算执行模块和第二计算执行模块，所述第一计算执行模块配置为接收并处理基础指令的指令译码以得到计算结果，所述第二计算执行模块配置为接收并处理格密码指令的指令译码以得到计算结果；
写回单元，配置为将所述计算结果写入到第一数据缓冲存储器中。
2.根据权利要求1所述的系统，其特征在于，所述系统还包括第二数据缓冲存储器和访问单元；
所述访问单元配置为将处理格密码指令的指令译码过程中产生的向量数据写入到所述第二数据缓冲存储器中。
3.根据权利要求2所述的系统，其特征在于，所述系统还包括寄存器；
所述访问单元配置为将处理基础指令的指令译码过程中产生的中间数据写入到所述寄存器中。
4.根据权利要求1所述的系统，其特征在于，所述系统还包含指令计数器和指令缓冲存储器；
所述指令缓冲存储器配置对DRAM中的所述汇编指令进行缓存；
所述取值单元配置为从所述指令缓冲存储器中取出缓存的汇编指令并传递给指令计数器；
所述指令计数器配置为对所述取值单元取出的数据进行计数。
5.根据权利要求1所述的系统，其特征在于，所述格密码指令包括向量访存指令、数论转换指令、向量乘法指令、逆数论转换指令以及求模计算指令、规约和混洗指令。
6.根据权利要求1所述的系统，其特征在于，所述系统还包括外设单元，所述外设单元包括以下任意一种或多种：I2C、UART、SD、QSPI、USB、I2S。
7.根据权利要求1所述的系统，其特征在于，所述应用程序包括物联网的应用程序、人工智能物联网的应用程序、区块链的应用程序。
8.一种基于RISC-V的格密码处理方法，其特征在于，所述方法包括基于权利要求1-7任意一项所述的系统执行以下步骤：
通过编译器从应用程序接收待处理任务，对所述待处理任务进行编译以得到汇编指令并存储至DRAM中；
通过取值单元从所述DRAM中加载所述汇编指令；
通过译码单元从所述取值单元获取所述汇编指令并进行指令译码，以及获取所述汇编指令的类型，其中指令的类型包括基础指令和格密码指令；
通过执行单元的第一计算执行模块接收并处理基础指令的指令译码以得到计算结果，以及通过执行单元的第二计算执行模块接收并处理格密码指令的指令译码以得到计算结果；
通过写回单元将所述计算结果写入到第一数据缓冲存储器中。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器中运行的计算机程序，所述处理器执行所述程序时执行权利要求8所述的方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求8所述的方法。
CN202110052948.1A 2021-01-15 2021-01-15 基于risc-v的格密码处理系统、方法、设备及存储介质 Withdrawn CN112748929A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110052948.1A CN112748929A (zh) 2021-01-15 2021-01-15 基于risc-v的格密码处理系统、方法、设备及存储介质
PCT/CN2021/134144 WO2022151854A1 (zh) 2021-01-15 2021-11-29 基于risc-v的格密码处理系统、方法、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110052948.1A CN112748929A (zh) 2021-01-15 2021-01-15 基于risc-v的格密码处理系统、方法、设备及存储介质

Publications (1)

Publication Number Publication Date
CN112748929A true CN112748929A (zh) 2021-05-04

Family

ID=75652093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110052948.1A Withdrawn CN112748929A (zh) 2021-01-15 2021-01-15 基于risc-v的格密码处理系统、方法、设备及存储介质

Country Status (2)

Country Link
CN (1) CN112748929A (zh)
WO (1) WO2022151854A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112988238A (zh) * 2021-05-06 2021-06-18 成都启英泰伦科技有限公司 一种基于可扩展指令集cpu内核的扩展运算装置及方法
CN113626035A (zh) * 2021-07-23 2021-11-09 南方科技大学 基于tvm面向risc-v设备的神经网络编译方法
CN114090209A (zh) * 2021-11-23 2022-02-25 四川启睿克科技有限公司 基于risc-v架构的密码获取方法
CN114416031A (zh) * 2021-12-27 2022-04-29 中国科学院软件研究所 面向AIoT场景支持RISC-V处理器的操作系统
WO2022151854A1 (zh) * 2021-01-15 2022-07-21 苏州浪潮智能科技有限公司 基于risc-v的格密码处理系统、方法、设备及存储介质
CN115470926A (zh) * 2022-02-28 2022-12-13 合肥本源量子计算科技有限责任公司 量子计算任务的处理装置、方法及量子计算机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211256A (zh) * 2006-12-29 2008-07-02 上海贝岭股份有限公司 一种专用双流水线risc指令系统及其操作方法
CN110007961B (zh) * 2019-02-01 2023-07-18 中山大学 一种基于risc-v的边缘计算硬件架构
US11416638B2 (en) * 2019-02-19 2022-08-16 Massachusetts Institute Of Technology Configurable lattice cryptography processor for the quantum-secure internet of things and related techniques
CN111324383B (zh) * 2020-02-28 2022-05-10 西安微电子技术研究所 一种基于risc-v指令扩展的安全协处理器结构
CN112748929A (zh) * 2021-01-15 2021-05-04 苏州浪潮智能科技有限公司 基于risc-v的格密码处理系统、方法、设备及存储介质

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022151854A1 (zh) * 2021-01-15 2022-07-21 苏州浪潮智能科技有限公司 基于risc-v的格密码处理系统、方法、设备及存储介质
CN112988238A (zh) * 2021-05-06 2021-06-18 成都启英泰伦科技有限公司 一种基于可扩展指令集cpu内核的扩展运算装置及方法
CN113626035A (zh) * 2021-07-23 2021-11-09 南方科技大学 基于tvm面向risc-v设备的神经网络编译方法
CN114090209A (zh) * 2021-11-23 2022-02-25 四川启睿克科技有限公司 基于risc-v架构的密码获取方法
CN114090209B (zh) * 2021-11-23 2024-04-12 四川启睿克科技有限公司 基于risc-v架构的密码获取方法
CN114416031A (zh) * 2021-12-27 2022-04-29 中国科学院软件研究所 面向AIoT场景支持RISC-V处理器的操作系统
CN114416031B (zh) * 2021-12-27 2022-09-16 中国科学院软件研究所 面向AIoT场景支持RISC-V处理器的操作系统
CN115470926A (zh) * 2022-02-28 2022-12-13 合肥本源量子计算科技有限责任公司 量子计算任务的处理装置、方法及量子计算机
CN115470926B (zh) * 2022-02-28 2023-12-12 本源量子计算科技（合肥）股份有限公司 量子计算任务的处理装置、方法及量子计算机

Also Published As

Publication number Publication date
WO2022151854A1 (zh) 2022-07-21

Similar Documents

Publication Publication Date Title
CN112748929A (zh) 基于risc-v的格密码处理系统、方法、设备及存储介质
CN109478139B (zh) 用于共享存储器中的访问同步的装置、方法和系统
CN106575215B (zh) 处理指令的系统、设备、方法、处理器、介质和电子设备
Gupta et al. Pqc acceleration using gpus: Frodokem, newhope, and kyber
CN115622684B (zh) 基于全同态加密的隐私计算异构加速方法及装置
US20060026578A1 (en) Programmable processor architecture hirarchical compilation
Fritzmann et al. Towards reliable and secure post-quantum co-processors based on RISC-V
Chacón et al. Thread-cooperative, bit-parallel computation of levenshtein distance on GPU
US8707013B2 (en) On-demand predicate registers
Arnold et al. Instruction set architecture extensions for a dynamic task scheduling unit
Xue et al. Iterational retiming with partitioning: Loop scheduling with complete memory latency hiding
Mochurad et al. Parallelization of Cryptographic Algorithm Based on Different Parallel Computing Technologies.
Lin et al. SPEX: A programming language for software defined radio
CN112256633A (zh) 一种指令驱动的商用密码专用处理器系统
Shao et al. Loop scheduling with timing and switching-activity minimization for VLIW DSP
Muri et al. Embedded Processor-In-Memory architecture for accelerating arithmetic operations
CN114691597A (zh) 自适应远程原子操作
Garcia et al. Mapping of the AES cryptographic algorithm on a Coarse-Grain reconfigurable array processor
Sivanesan et al. Accelerating hash computations through efficient instruction-set customisation
Jungeblut et al. A systematic approach for optimized bypass configurations for application-specific embedded processors
Sepúlveda et al. Super Acceleration of Dilithium in MPSoCs Critical Environments
Yeoh et al. Automated enumeration of block cipher differentials: an optimized branch-and-bound GPU framework
Cheng et al. Lightweight post-quantum key encapsulation for 8-bit AVR microcontrollers
Adomnicai An update on Keccak performance on ARMv7-M
Bansal PRESENT crypto-core as closely-coupled coprocessor for efficient embedded socs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210504