CN112737560B - 一种无频率损耗的集成电路抗单粒子瞬态加固方法 - Google Patents

一种无频率损耗的集成电路抗单粒子瞬态加固方法 Download PDF

Info

Publication number
CN112737560B
CN112737560B CN202011573585.8A CN202011573585A CN112737560B CN 112737560 B CN112737560 B CN 112737560B CN 202011573585 A CN202011573585 A CN 202011573585A CN 112737560 B CN112737560 B CN 112737560B
Authority
CN
China
Prior art keywords
data path
stage
integrated circuit
last
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011573585.8A
Other languages
English (en)
Other versions
CN112737560A (zh
Inventor
宋睿强
邵津津
吴振宇
刘必慰
梁斌
池雅庆
陈建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202011573585.8A priority Critical patent/CN112737560B/zh
Publication of CN112737560A publication Critical patent/CN112737560A/zh
Application granted granted Critical
Publication of CN112737560B publication Critical patent/CN112737560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种无频率损耗的集成电路抗单粒子瞬态加固方法，步骤包括：S1.获取目标集成电路中各条数据路径的最后一级组合电路单元；S2.对获取的各最后一级组合电路单元进行静态时序分析，得到通过各最后一级组合电路单元的最大数据通路，并计算最大数据通路的时序余量；S3.根据计算出的各最大数据通路的时序余量对应确定具有匹配滤波参数的滤波单元；S4.将确定得到的滤波单元对应插入至各条数据路径中最后一级组合电路单元的输出端，得到加固后的集成电路。本发明能够抗单粒子瞬态，同时能够保持集成电路工作频率不变，实现无频率损耗。

Description

一种无频率损耗的集成电路抗单粒子瞬态加固方法
技术领域
本发明涉及大规模集成电路设计技术领域，尤其涉及一种无频率损耗的集成电路抗单粒子瞬态加固方法。
背景技术
在宇宙空间中，存在大量高能粒子。集成电路受到这些高能粒子轰击后，会产生单粒子瞬态脉冲。单粒子瞬态脉冲将影响集成电路的正常工作，例如，当单粒子瞬态脉冲传播至时序电路单元数据端口时，如果满足时序单元的时序约束条件，就会改变时序单元所存储的数据值，使得所存储的数据发生错误。
为了抑制单粒子瞬态脉冲传播到触发器的输入端，需要采用加固方法对集成电路进行加固，其中最常用的加固方法即为采用滤波电路的加固方法，该滤波电路通常由延时单元和判决电路组成，数据信号分别从两条路径到达判决电路，其中第一条路径直接到达判决电路，第二条路径则经过延时单元后再到达判决电路；当两条路径上数据信号结果相同时，判决电路则输出相同的数据值，当两条路径上数据信号结果不同时，判决电路则保持上一个时钟周期的数据值。当单粒子瞬态脉冲传播进入滤波单元后，由于延时单元的存在，会造成两条路径上瞬态脉冲到达判决电路的时间不一样，判决电路仍会保持上一个时钟的数据值，从而抑制单粒子瞬态脉冲传播到时序单元的输入端。
但是采用上述传统滤波电路的加固方法时，由于引入了延时电路和判决电路，会在数据路径上引入单元延时，从而降低整条数据路径所能工作的最高频率，而对于大规模集成电路，其最高工作频率决定于电路中的关键数据路径。在集成电路设计阶段，关键数据路径上通常配置为刚好能够满足电路的时序要求，并不会剩余较多的时序余量。此时如果仍采用上述传统滤波电路的加固方法，会引发关键数据路径时序违反，从而降低整个集成电路的工作频率，这对于频率敏感性集成电路来说是不可接受的。因此，亟需提供一种集成电路抗单粒子瞬态加固方法，以使得能够抗单粒子瞬态，同时能够保持集成电路工作频率不变，实现无频率损耗。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现方法简单、能够抗单粒子瞬态，同时能够保持集成电路工作频率不变，实现无频率损耗的集成电路抗单粒子瞬态加固方法。
为解决上述技术问题，本发明提出的技术方案为：
一种无频率损耗的集成电路抗单粒子瞬态加固方法，步骤包括：
S1.组合电路获取：获取目标集成电路中各条数据路径的最后一级组合电路单元；
S2.时序余量计算：对获取的各所述最后一级组合电路单元进行静态时序分析，得到通过各所述最后一级组合电路单元的最大数据通路，并计算所述最大数据通路的时序余量；
S3.滤波单元确定：根据计算出的各所述最大数据通路的时序余量，为各所述最后一级组合电路单元对应确定具有匹配滤波参数的滤波单元；
S4.集成电路加固：将确定得到的所述滤波单元对应插入至各条数据路径中所述最后一级组合电路单元的输出端，得到加固后的集成电路。
进一步的，所述步骤S1中，对于一条目标数据路径，具体以当前级触发器为数据路径起点、下一级触发器为数据路径终点，得到与下一级触发器直接相连的最后一级组合电路单元。
进一步的，所述步骤S2中计算最大数据通路的时序余量的步骤包括：
S21.计算当前最大数据通路的延时参数；
S22.根据计算得到的所述延时参数，计算当前最大数据通路的数据传播到下一级触发器的到达时间Ti，arrive；
S23.获取数据传播到下一级触发器必须要满足的到达时间Ti，require；
S24.根据所述数据传播到下一级触发器的到达时间Ti，arrive以及所述数据传播到下一级触发器必须要满足的到达时间Ti，require，得到当前最大数据通路的时序余量。
进一步的，所述延时参数包括电路单元延时和互连线延时参数。
进一步的，步骤S23中具体将所述数据传播到下一级触发器必须要满足的到达时间Ti，require减去所述数据传播到下一级触发器的到达时间Ti，arrive，得到当前最大数据通路的时序余量。
进一步的，所述最后一级组合电路单元具体为各条数据路径中与下一级触发器直接相连的组合电路单元。
与现有技术相比，本发明的优点在于：
1、本发明通过对集成电路中各条数据路径的时序余量进行分析，根据不同数据路径的时序余量选择不同滤波参数的滤波单元，能够保证在插入滤波单元后，集成电路每一级数据通路仍满足静态时序要求，从而能够确保集成电路在原有的频率下仍能够正常工作，同时提高集成电路抗单粒子瞬态的能力，从而实现无频率损耗。
2、本发明能够在大规模集成电路的物理设计过程中选择性地插入滤波单元，从而可适用于大规模集成电路时序余量较少的特性，在保持集成电路工作频率不变的基础上，提高集成电路抗单粒子瞬态的能力。
附图说明
图1为本实施例中无频率损耗的集成电路抗单粒子瞬态加固方法的实现流程示意图。
图2为在具体应用实施例中第N级触发器到第N+1级触发器的电路结构示意图。
图3为本发明在具体应用实施例中加固后第N级触发器到第N+1级触发器的电路结构示意图。
具体实施方式
以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
如图1所示，本实施例无频率损耗的集成电路抗单粒子瞬态加固方法的步骤包括：
S1.组合电路获取：获取目标集成电路中各条数据路径的最后一级组合电路单元；
S2.时序余量计算：对获取的各最后一级组合电路单元进行静态时序分析，得到通过各最后一级组合电路单元的最大数据通路，并计算最大数据通路的时序余量；
S3.滤波单元确定：根据计算出的各最大数据通路的时序余量，为各最后一级组合电路单元对应确定具有匹配滤波参数的滤波单元；
S4.将确定得到的滤波单元对应插入至各条数据路径中最后一级组合电路单元的输出端，得到加固后的集成电路。
本实施例通过对集成电路中各条数据路径的时序余量进行分析，根据不同数据路径的时序余量选择不同滤波参数的滤波单元，能够保证在插入滤波单元后，集成电路每一级数据通路仍满足静态时序要求，从而能够确保集成电路在原有的频率下仍能够正常工作，同时提高集成电路抗单粒子瞬态的能力，从而实现无频率损耗。
本实施例步骤S1中，对于一条目标数据路径，具体以当前级触发器为数据路径起点、下一级触发器为数据路径终点，得到与下一级触发器直接相连的最后一级组合电路单元。
在具体应用实施例中，在集成电路物理设计阶段，以第N级触发器作为数据路径起点、以第N+1级触发器为数据路径终点，N＝0,1,2…，通过集成电路物理设计工具即可得到与第N+1级触发器直接相连的最后一级组合电路单元名称，按照上述方法依次获取所有数据路径的最后一级组合电路单元名称。
获取到最后一级组合电路单元后，通过静态时序分析得到通过最后一级组合电路单元的最大数据通路，由该最大数据通路来确定最大数据通路的时序余量。本实施例步骤S2中计算最大数据通路的时序余量的步骤包括：
S21.计算当前最大数据通路的延时参数；
S22.根据计算得到的延时参数，计算当前最大数据通路的数据传播到下一级触发器的到达时间Ti，arrive；
S23.获取数据传播到下一级触发器必须要满足的到达时间Ti，require；
S24.根据数据传播到下一级触发器的到达时间Ti，arrive以及数据传播到下一级触发器必须要满足的到达时间Ti，require，得到当前最大数据通路的时序余量。
上述延时参数具体包括电路单元延时和互连线延时参数，根据最大数据通路中的电路单元延时和互连线延时参数得到数据传播到下一级触发器的到达时间Ti，arrive，根据电路的工作频率通过静态时序分析计算出数据传播到第N+1级触发器必须要满足的到达时间Ti，require，将数据传播到下一级触发器必须要满足的到达时间Ti，require减去数据传播到下一级触发器的到达时间Ti，arrive，即得到当前最大数据通路的时序余量。后续依据该时序余量值，选择不同滤波参数的滤波单元。
参见图1，本实施例无频率损耗的集成电路抗单粒子瞬态加固方法的详细步骤如下：
步骤S1：在集成电路物理设计阶段，遍历所有的触发器，每次以第N级触发器为数据路径起点、以第N+1级触发器为数据路径终点，通过集成电路物理设计工具得到与第N+1级触发器直接相连的最后一级组合电路单元名称，转入步骤S2；
步骤S2：静态分析
步骤S21.通过静态时序分析工具得到通过最后一级组合电路单元的最大数据通路，并计算该数据通路的电路单元延时和互连线延时，得到数据传播到第N+1级触发器的到达时间Ti，arrive；
步骤S22.根据电路的工作频率，通过静态时序分析工具计算出数据传播到第N+1级触发器必须要满足的到达时间Ti，require；
步骤S23.将Ti，require参数减去Ti，arrive参数，即得到最大数据通路的时序余量；
步骤S24.依据计算得到的时序余量值，为各数据路径选择不同滤波参数的滤波单元；
步骤S3.将所选择的滤波单元插入到与第N+1级触发器直接相连的最后一级组合电路单元的输出端；
步骤S4.判断是否遍历完所有的触发器，如果是则转入步骤S5，否则提取下一个最后一级组合电路单元，返回步骤S2；
步骤S5.通过集成电路物理设计工具完成插入滤波单元的物理放置及物理连接，最终得到插入滤波单元后的集成电路版图数据，完成集成电路抗单粒子瞬态加固。
以下以在具体应用实施例中采用本发明上述方法实现集成电路抗单粒子瞬态加固为例，对本发明进行进一步说明，详细实现步骤为：
步骤1)首先通过集成电路物理设计工具获得与第N+1级触发器FF4直接相连的组合逻辑单元名U5，获得与第N+1级触发器FF5直接相连的组合逻辑单元名U6；
步骤2)通过U5的数据通路共有四条，分别为FF1/U2/U5，FF2/U1/U2/U5，FF2/U1/U3/U5以及FF3/U3/U5。从单元数量上可以看出，第二条数据通路FF2/U1/U2/U5以及第三条数据通路FF2/U1/U3/U5上单元数量最多，并且由于U3异或门单元的延时要大于U2与门单元延时，因此通过U5的最大延时数据通路为FF2/U1/U3/U5。
为了便于计算，假设触发器FF2单元延时为100皮秒，U1单元延时为50皮秒，U3单元延时为150皮秒，U5单元延时为100皮秒，那么数据到达第N+1级触发器FF4时的到达时间为上述单元延时之和，即400皮秒。采用同样的方法，可以得到通过U6的最大延时数据通路为FF3/U4/U6。假设触发器FF3单元延时为100皮秒，U4单元延时为100皮秒，U6单元延时为100皮秒，那么数据到达第N+1级触发器FF5时的到达时间为上述单元延时之和，即300皮秒。
步骤3)假设图2电路的工作频率为2GHz，即一个时钟周期为500皮秒，同时假设触发器FF4和FF5的建立时间均为50皮秒。那么通过U5和U6单元的数据必须要满足的到达时间为450皮秒。
步骤4)将上述两个步骤所计算出的时间相减，可得到通过U5单元的时序余量为50皮秒，通过U6单元的时序余量为100皮秒，与U5单元输出端匹配的即为滤波参数为50皮秒的滤波单元，与U6单元的输出端匹配的即为滤波参数为100皮秒的滤波单元，因此可在U5单元的输出端插入一个滤波参数为50皮秒的滤波单元，在U6单元的输出端插入一个滤波参数为100皮秒的滤波单元。
上述仅是为更直观体现本发明方案而采用的一种理想化计算方法，在实际应用中可采用静态时序分析工具得到通过U5和U6单元的精确数据到达时间、数据必须满足的到达时间。
步骤5)通过集成电路物理设计工具，将上述两个滤波单元分别插入到U5的输出端以及U6的输出端。插入完成后的电路图如图3所示。然后采用集成电路物理设计工具完成插入单元的物理摆放和物理连线，最终完成整个电路抗单粒子瞬态的加固。
本发明通过基于集成电路中数据路径的时序余量选择对应的滤波单元，能够在大规模集成电路的物理设计过程中选择性地插入滤波单元，从而可适用于大规模集成电路时序余量较少的特性，在保持集成电路工作频率不变的基础上，提高集成电路抗单粒子瞬态的能力。
上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (4)

1.一种无频率损耗的集成电路抗单粒子瞬态加固方法，其特征在于，步骤包括：
S1.组合电路获取：获取目标集成电路中各条数据路径的最后一级组合电路单元；
S2.时序余量计算：对获取的各所述最后一级组合电路单元进行静态时序分析，得到通过各所述最后一级组合电路单元的最大数据通路，并计算所述最大数据通路的时序余量，其中将所述数据传播到下一级触发器必须要满足的到达时间Ti，require减去所述数据传播到下一级触发器的到达时间Ti，arrive，得到当前最大数据通路的时序余量；
S3.滤波单元确定：根据计算出的各所述最大数据通路的时序余量，为各所述最后一级组合电路单元对应确定具有匹配滤波参数的滤波单元；
S4.集成电路加固：将确定得到的所述滤波单元对应插入至各条数据路径中所述最后一级组合电路单元的输出端，得到加固后的集成电路；
所述步骤S1中，对于一条目标数据路径，具体以当前级触发器为数据路径起点、下一级触发器为数据路径终点，得到与下一级触发器直接相连的最后一级组合电路单元。
2.根据权利要求1所述的无频率损耗的集成电路抗单粒子瞬态加固方法，其特征在于，所述步骤S2中计算最大数据通路的时序余量的步骤包括：
S21.计算当前最大数据通路的延时参数；
S22.根据计算得到的所述延时参数，计算当前最大数据通路的数据传播到下一级触发器的到达时间Ti，arrive；
S23.获取数据传播到下一级触发器必须要满足的到达时间Ti，require；
S24.将所述数据传播到下一级触发器必须要满足的到达时间Ti，require减去所述数据传播到下一级触发器的到达时间Ti，arrive，得到当前最大数据通路的时序余量。
3.根据权利要求2所述的无频率损耗的集成电路抗单粒子瞬态加固方法，其特征在于，所述延时参数包括电路单元延时和互连线延时参数。
4.根据权利要求1～3中任意一项所述的无频率损耗的集成电路抗单粒子瞬态加固方法，其特征在于，所述最后一级组合电路单元具体为各条数据路径中与下一级触发器直接相连的组合电路单元。
CN202011573585.8A 2020-12-24 2020-12-24 一种无频率损耗的集成电路抗单粒子瞬态加固方法 Active CN112737560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011573585.8A CN112737560B (zh) 2020-12-24 2020-12-24 一种无频率损耗的集成电路抗单粒子瞬态加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011573585.8A CN112737560B (zh) 2020-12-24 2020-12-24 一种无频率损耗的集成电路抗单粒子瞬态加固方法

Publications (2)

Publication Number Publication Date
CN112737560A CN112737560A (zh) 2021-04-30
CN112737560B true CN112737560B (zh) 2022-09-13

Family

ID=75605973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011573585.8A Active CN112737560B (zh) 2020-12-24 2020-12-24 一种无频率损耗的集成电路抗单粒子瞬态加固方法

Country Status (1)

Country Link
CN (1) CN112737560B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090399B (zh) * 2023-04-06 2023-06-16 中国人民解放军国防科技大学 基于数据输出端建立时间裕量的触发器转换方法及装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060267653A1 (en) * 2005-05-25 2006-11-30 Honeywell International Inc. Single-event-effect hardened circuitry
US7327197B2 (en) * 2005-10-20 2008-02-05 Honeywell International, Inc. Radiation hardened phase locked loop
US8191021B2 (en) * 2008-01-28 2012-05-29 Actel Corporation Single event transient mitigation and measurement in integrated circuits
US9013219B2 (en) * 2013-09-11 2015-04-21 The Boeing Company Filtered radiation hardened flip flop with reduced power consumption
CN106936426A (zh) * 2016-12-29 2017-07-07 北京时代民芯科技有限公司 一种基于锁相环的三模冗余抗辐射加固时钟生成电路
CN107124176A (zh) * 2017-04-28 2017-09-01 中国电子科技集团公司第五十八研究所 单粒子瞬态扰动加固锁存电路

Also Published As

Publication number Publication date
CN112737560A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US6216256B1 (en) Semiconductor integrated circuit and method of designing the same
US7278126B2 (en) Method and apparatus for fixing hold time violations in a circuit design
US8074190B1 (en) Integrated circuit design systems for replacing flip-flops with pulsed latches
US8773160B2 (en) Critical-path circuit for performance monitoring
JP2626920B2 (ja) スキャンテスト回路およびそれを用いた半導体集積回路装置
US6799308B2 (en) Timing analysis of latch-controlled digital circuits with detailed clock skew analysis
CN112737560B (zh) 一种无频率损耗的集成电路抗单粒子瞬态加固方法
CN113781354B (zh) 图像噪点抑制方法、装置、计算设备及存储介质
US7634748B2 (en) Special engineering change order cells
US20030084414A1 (en) Timing resynthesis in a multi-clock emulation system
CN112671378B (zh) 一种无频率损耗的集成电路抗单粒子翻转加固方法
Liu et al. Interconnection fabric design for tracing signals in post-silicon validation
US20090327980A1 (en) System and method for evaluating a dynamic power consumption of a block
US7028273B2 (en) Delay optimization designing system and delay optimization designing method for a logic circuit and control program
US7983891B1 (en) Receiver dependent selection of a worst-case timing event for static timing analysis
Chan et al. Synthesis of SI circuits from burst-mode specifications
EP2320565A1 (en) A delay component
Sokolovic et al. Using VHDL simulator to estimate logic path delays in combinational and embedded sequential circuits
Kwon et al. An approximated soft error analysis technique for gate-level designs
EP4227843A1 (en) Hardware information flow tracking
JP2002259488A (ja) クロックスキュー検証方法
Chatzivangelis et al. Simulation-Based Maximum Coverage Hazard Detection and Elimination Analysis, Supporting Combinational Logic Loops
Aydin et al. Implementation of a programmable phased logic cell [FPGA]
CN114448416A (zh) 数字处理电路
JP3430056B2 (ja) ディレイテスト容易化回路を内蔵した集積回路および集積回路のパスディレイテスト方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant