CN112736396B - Ka波段的慢波多路功分器芯片 - Google Patents
Ka波段的慢波多路功分器芯片 Download PDFInfo
- Publication number
- CN112736396B CN112736396B CN202011598110.4A CN202011598110A CN112736396B CN 112736396 B CN112736396 B CN 112736396B CN 202011598110 A CN202011598110 A CN 202011598110A CN 112736396 B CN112736396 B CN 112736396B
- Authority
- CN
- China
- Prior art keywords
- microstrip line
- slow
- switching
- wave
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种Ka波段的慢波多路功分器芯片，包括功分电路；所述功分电路包括：第一电路、第二电路、第三电路以及第四电路；其中，所述第一电路与第三电路、第二电路与第四电路均以第一T型转接微带线为对称轴对称设置；所述第三慢波微带线与第四慢波微带线以第二T型转接微带线为对称轴对称设置，所述第五慢波微带线与第六慢波微带线以第三T型转接微带线为对称轴对称设置；本发明采用慢波微带线结构代替传统功分器的四分之一波长微带线，结合芯片工艺，使得本发明的慢波微带线的物理长度约为传统的四分之一波长微带线的物理长度的八分之一，在达到功分器芯片各项指标的前提下，使得功分器芯片面积缩减到传统功分器芯片面积的五分之一以下。
Description
技术领域
本发明属于射频芯片技术领域，具体涉及一种Ka波段的慢波多路功分器芯片。
背景技术
小型化的功分器芯片在微波通信、雷达、电子对抗等领域有着广泛的运用。功分器可将一路输入信号分成两路或者多路能量等分或者不等分输出信号，目前的功分器主要可分为三种形式：空气板线网络形式、微带网络形式和波导形式。波导形式和空气板线网络形式有着较高的功率容量，但是体积、重量都较为庞大，不利于小型化集成。微带网络形式的功分器成为小型化研究的焦点，传统的威尔金森功分器由于两路电长度为90°的传输线需要占据较大的版面。目前已有多种方法来实现功分器的小型化，较为常见的有：四分之一波长传输线的容性加载、复合左右手传输线结构、高低阻抗谐振结构、π型耦合微带线结构。
相关技术中，功分器由于两路电长度为90°的传输线需要占据较大的版面。目前已有多种方法来实现功分器的小型化，较为常见的有：四分之一波长传输线的容性加载、复合左右手传输线结构、高低阻抗谐振结构、π型耦合微带线结构。但是，上述芯片的微带传输线大都为常规微带线结构，1/4波长线的长度导致整个芯片面积较大，不便于小型化设计。
发明内容
有鉴于此，本发明的目的在于克服现有技术的不足，提供一种Ka波段的慢波多路功分器芯片，以解决现有技术中采用的1/4波长线的长度导致整个芯片面积较大，不便于小型化设计的问题。
为实现以上目的，本发明采用如下技术方案：一种Ka波段的慢波多路功分器芯片，包括：GaAs基片，所述GaAs基片上设有功分电路；所述功分电路包括：第一电路、第二电路、第三电路以及第四电路；
所述第一电路包括：依次串联连接的输入端、第一T型转接微带线、第一慢波微带线、第一转接微带线、第二T型转接微带线、第三慢波微带线以及第一输出端；
所述第二电路包括：依次串联连接的输入端、第一T型转接微带线、第一慢波微带线、第一转接微带线、第二T型转接微带线、第四慢波微带线以及第二输出端；
所述第三电路包括：依次串联连接的输入端、第一T型转接微带线、第二慢波微带线、第二转接微带线、第三T型转接微带线、第五慢波微带线以及第三输出端；
所述第四电路包括：依次串联连接的输入端、第一T型转接微带线、第二慢波微带线、第二转接微带线、第三T型转接微带线、第六慢波微带线以及第四输出端；
其中，所述第一电路与第三电路、第二电路与第四电路均以第一T型转接微带线为对称轴对称设置；所述第三慢波微带线与第四慢波微带线以第二T型转接微带线为对称轴对称设置，所述第五慢波微带线与第六慢波微带线以第三T型转接微带线为对称轴对称设置。
进一步的，还包括：第一隔离电阻、第二隔离电阻以及第三隔离电阻；
所述第一隔离电阻的一端与所述第一慢波微带线的输出端相连，其另一端与第二慢波微带线的输出端相连；所述第一转接微带线的一端与第一慢波微带线靠近第一隔离电阻处相连，另一端与第二T型转接微带线的输入端相连；所述第二转接微带线的一端与第二慢波微带线靠近第一隔离电阻处相连，另一端与第三T型转接微带线的输入端相连；
所述第二隔离电阻的一端与所述第三慢波微带线的输出端相连，其另一端与第四慢波微带线的输出端相连；所述第一输出端、第二输出端分别通过第三转接微带线、第四转接微带线连接于第三慢波微带线、第四慢波微带线靠近第二隔离电阻处；
所述第三隔离电阻的一端与所述第五慢波微带线的输出端相连，其另一端与第六慢波微带线的输出端相连；所述第三输出端、第四输出端分别通过第五转接微带线、第六转接微带线连接于第五慢波微带线、第六慢波微带线靠近第三隔离电阻处。
进一步的，所述输入端采用GSG输入端，第一输出端、第二输出端、第三输出端以及第四输出端均采用GSG输出端；
其中，所述第一输出端与第二输出端同向，所述第三输出端与第四输出端同向。
进一步的，所述第一转接微带线与第二转接微带线以所述第一隔离电阻为对称轴对称设置；所述第三转接微带线、第四转接微带线以所述第二隔离电阻为对称轴对称设置；所述第五转接微带线、第六转接微带线以所述第三隔离电阻为对称轴对称设置。
进一步的，所述第一T型转接微带线、第二T型转接微带线、第三T型转接微带线的宽度为70um，特性阻抗为50欧姆。
进一步的，所述第一慢波微带线、第二慢波微带线、第三慢波微带线、第四慢波微带线、第五慢波微带线、第六慢波微带线均呈曲折微带线结构，其宽度为50um，特性阻抗为70欧姆。
进一步的，所述第一隔离电阻、第二隔离电阻以及第三隔离电阻均采用薄膜电阻，阻值为100Ω。
进一步的，所述第一T型转接微带线包括：
输入微带线，所述输入微带线的宽度为12μm，长度为150μm，使得GSG输入端端口阻抗为50Ω。
进一步的，所述第一转接微带线、第二转接微带线、第三转接微带线、第四转接微带线、第五转接微带线、第六转接微带线的长度为170μm、宽度为20μm，使得GSG输出端端口阻抗为50Ω。
本发明采用以上技术方案，能够达到的有益效果包括：
本发明采用慢波微带线结构代替传统功分器的四分之一波长微带线，结合芯片工艺，使得本发明的慢波微带线的物理长度约为传统的四分之一波长微带线的物理长度的八分之一，在达到功分器芯片各项指标的前提下，使得功分器芯片面积缩减到传统功分器芯片面积的五分之一以下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种Ka波段的慢波多路功分器芯片的结构示意图；
图2为本发明提供的T型转接微带线的结构示意图；
图3为本发明提供的曲折慢波微带线和传统的微带线的示意图；
图4为本发明提供的输入GSG与输入微带线连接示意图；
图5为本发明提供的转接微带线与输出GSG连接示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将对本发明的技术方案进行详细的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本发明所保护的范围。
下面结合附图介绍本申请实施例中提供的一个具体的Ka波段的慢波多路功分器芯片。
如图1所示，本申请实施例中提供的Ka波段的慢波多路功分器芯片，包括，GaAs基片1，所述GaAs基片1上设有功分电路；所述功分电路包括：第一电路、第二电路、第三电路以及第四电路；
所述第一电路包括：依次串联连接的输入端21、第一T型转接微带线411、第一慢波微带线421、第一转接微带线431、第二T型转接微带线412、第三慢波微带线423以及第一输出端22；
所述第二电路包括：依次串联连接的输入端21、第一T型转接微带线411、第一慢波微带线421、第一转接微带线431、第二T型转接微带线412、第四慢波微带线424以及第二输出端23；
所述第三电路包括：依次串联连接的输入端21、第一T型转接微带线411、第二慢波微带线422、第二转接微带线432、第三T型转接微带线413、第五慢波微带线425以及第三输出端24；
所述第四电路包括：依次串联连接的输入端21、第一T型转接微带线411、第二慢波微带线422、第二转接微带线432、第三T型转接微带线413、第六慢波微带线426以及第四输出端25；
其中，所述第一电路与第三电路、第二电路与第四电路均以第一T型转接微带线411为对称轴对称设置；所述第三慢波微带线423与第四慢波微带线424以第二T型转接微带线412为对称轴对称设置，所述第五慢波微带线425与第六慢波微带线426以第三T型转接微带线413为对称轴对称设置。
本申请在芯片中设置多个对称的电路，采用T型转接微带线与慢波微带线连接的方式构成稳定的拓扑结构，对称结构以及慢波微带线能够使芯片整个版图的面积更加紧凑，更利于小型化设计。慢波微带线也可以称为慢波结构。如图2所示，T型转接微带线包括一个输入端和两个输出端。
本发明提供的一种Ka波段的慢波多路功分器芯片，与传统的功分器芯片相比，本申请采用慢波微带线结构代替传统的功分器的四分之一波长微带线，结合芯片工艺，使得本发明的慢波微带线的物理长度约为传统的四分之一波长微带线的物理长度的八分之一，在达到功分器芯片各项指标的前提下，整体的功分器芯片面积缩减到传统功分器芯片面积的五分之一以下。
为更清晰说明本发明，先对本发明一种Ka波段的慢波小型化多路功分芯片涉及的慢波相关内容进行说明。
具体的，如图3所示，慢波结构可以理解为电磁波在该传输结构中相速度远小于光速的一种传输线结构。在图2中，电磁波沿着微带线以恒定速率V进行传播，那么电磁波在曲折结构慢波微带线421中从A端到B端走的路径长度为5a1+4a2，相比电磁波在传统微带线45(传统的微带线为直线结构)中从A端到B端走的路径长度a3＝3a1更长，因此，电磁波在相同频率和相速度下，电磁波在曲折结构慢波微带线421上传输花费的时间要多于在传统微带线42上传输花费的时间，根据公式
公式(1)中，相速度Vp是指电磁波等相位面传播的速度，在此指电磁波从A端到B端传输的速度。a3为A端到B端的距离，当a3恒定下，传播时间t增大，Vp会减小，因此达到了慢波的目的。根据公式
Vp＝λf (2)
在频率f不变时，Vp变小，信号传输波长λ也会减小，根据公式
A端到B端传输直线距离a3不变时，波长λ减小，信号传输相位
增大，达到了在传输距离a3不变的情况下增大传输相位的目的。同样，可以理解为，在传输相位不变时，利用慢波结构可以在较小的传输直线距离下达到所需传输相位的要求。可见，慢波结构能通过调整加载的特殊电路结构尺寸，本发明的慢波微带线加载1/4λ的物理长度约为传统微带线的八分之一。
一些实施例中，还包括：第一隔离电阻31、第二隔离电阻32以及第三隔离电阻33；
所述第一隔离电阻31的一端与所述第一慢波微带线421的输出端相连，其另一端与第二慢波微带线422的输出端相连；所述第一转接微带线431的一端与第一慢波微带线421靠近第一隔离电阻31处相连，另一端与第二T型转接微带线412的输入端21相连；所述第二转接微带线432的一端与第二慢波微带线422靠近第一隔离电阻31处相连，另一端与第三T型转接微带线413的输入端21相连；
所述第二隔离电阻32的一端与所述第三慢波微带线423的输出端相连，其另一端与第四慢波微带线424的输出端相连；所述第一输出端22、第二输出端23分别通过第三转接微带线433、第四转接微带线434连接于第三慢波微带线423、第四慢波微带线424靠近第二隔离电阻32处；
所述第三隔离电阻33的一端与所述第五慢波微带线425的输出端相连，其另一端与第六慢波微带线426的输出端相连；所述第三输出端24、第四输出端25分别通过第五转接微带线435、第六转接微带线436连接于第五慢波微带线425、第六慢波微带线426靠近第三隔离电阻33处。
一些实施例中，所述输入端21采用GSG输入端，第一输出端22、第二输出端23、第三输出端24以及第四输出端25均采用GSG输出端；
其中，所述第一输出端22与第二输出端23同向，所述第三输出端24与第四输出端25同向。
优选的，所述第一转接微带线431与第二转接微带线432以所述第一隔离电阻31的轴心线为对称轴对称设置；所述第三转接微带线433、第四转接微带线434以所述第二隔离电阻32为对称轴对称设置；所述第五转接微带线435、第六转接微带线436以所述第三隔离电阻33为对称轴对称设置。
优选的，所述第一T型转接微带线411、第二T型转接微带线412、第三T型转接微带线413的宽度为70um，特性阻抗为50欧姆。
优选的，所述第一慢波微带线421、第二慢波微带线422、第三慢波微带线423、第四慢波微带线424、第五慢波微带线425、第六慢波微带线426均呈曲折微带线结构，其宽度为50um，特性阻抗为70欧姆。
优选的，所述第一隔离电阻31、第二隔离电阻32以及第三隔离电阻33均采用薄膜电阻，阻值为100Ω。
优选的，所述第一T型转接微带线411包括：
输入微带线，所述输入微带线的宽度为12μm，长度为150μm，使得GSG输入端21端口阻抗为50Ω。
优选的，所述第一转接微带线431、第二转接微带线432、第三转接微带线433、第四转接微带线434、第五转接微带线435、第六转接微带线436的长度为170μm、宽度为20μm，使得GSG输出端端口阻抗为50Ω。
具体的，本实施例主要通过ADS仿真软件进行，通过版图仿真选取合适的微带线宽、线长等。如图1所示，由于芯片以轴心线对称分布。所述介质基板为砷化镓，依据本实施例的工艺，50Ω微带线的线宽为70μm。该芯片输入、输出GSG由于结构特性，都呈现容性效应，通过减小如图5中的输入微带线44、转接微带线433、434的宽度改善容性效应，再调节长度，使得各个GSG端口为50Ω。在Ka波段，传输波长为8mm，按照威尔金森功分器的设计方法，1/4波长应为2mm。在本申请中，采取如图2所示的慢波微带线进行曲折布线，a3仅为0.25mm，极大的缩小了长度，慢波微带线的宽度为50μm，特征阻抗约为70Ω，符合功分器的设计理论。
在本实施例中，如图4所示通过仿真优化，得到输入微带线的宽度为12μm，长度为150μm，使得输入GSG的端口阻抗为50Ω。如图5所示，通过仿真输出GSG，弯曲线的半径为40μm，转接微带线长度为170μm、宽度为20μm，得到50Ω的输出GSG。
在本实施例中，隔离电阻采用大小为80x40μm的薄膜电阻，阻值为100Ω。本申请提供的技术方案通过版图仿真，得到的结果为本申请提供的Ka波段的慢波多路功分器芯片的插损约为6dB，各个端口隔离度都大于30dB。
综上所述，本发明提供一种Ka波段的慢波多路功分器芯片，本发明提供的一种Ka波段的慢波多路功分器芯片，与传统的功分器芯片相比，采用慢波微带线结构代替传统威尔金森功分器的四分之一波长微带线，结合芯片工艺，使得本发明的慢波微带线的物理长度约为传统的四分之一波长微带线的物理长度的1/8，在达到功分器芯片各项指标的前提下，整体的功分器芯片面积缩减到传统功分器芯片面积的五分之一以下。
可以理解的是，上述提供的系统实施例与上述的方法实施例对应，相应的具体内容可以相互参考，在此不再赘述。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令方法的制造品，该指令方法实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种Ka波段的慢波多路功分器芯片，其特征在于，包括：GaAs基片，所述GaAs基片上设有功分电路；所述功分电路包括：第一电路、第二电路、第三电路以及第四电路；
所述第一电路包括：依次串联连接的输入端、第一T型转接微带线、第一慢波微带线、第一转接微带线、第二T型转接微带线、第三慢波微带线以及第一输出端；
所述第二电路包括：依次串联连接的输入端、第一T型转接微带线、第一慢波微带线、第一转接微带线、第二T型转接微带线、第四慢波微带线以及第二输出端；
所述第三电路包括：依次串联连接的输入端、第一T型转接微带线、第二慢波微带线、第二转接微带线、第三T型转接微带线、第五慢波微带线以及第三输出端；
所述第四电路包括：依次串联连接的输入端、第一T型转接微带线、第二慢波微带线、第二转接微带线、第三T型转接微带线、第六慢波微带线以及第四输出端；
其中，所述第一电路与第三电路、第二电路与第四电路均以第一T型转接微带线为对称轴对称设置；所述第三慢波微带线与第四慢波微带线以第二T型转接微带线为对称轴对称设置，所述第五慢波微带线与第六慢波微带线以第三T型转接微带线为对称轴对称设置。
2.根据权利要求1所述的Ka波段的慢波多路功分器芯片，其特征在于，还包括：第一隔离电阻、第二隔离电阻以及第三隔离电阻；
所述第一隔离电阻的一端与所述第一慢波微带线的输出端相连，其另一端与第二慢波微带线的输出端相连；所述第一转接微带线的一端与第一慢波微带线靠近第一隔离电阻处相连，另一端与第二T型转接微带线的输入端相连；所述第二转接微带线的一端与第二慢波微带线靠近第一隔离电阻处相连，另一端与第三T型转接微带线的输入端相连；
所述第二隔离电阻的一端与所述第三慢波微带线的输出端相连，其另一端与第四慢波微带线的输出端相连；所述第一输出端、第二输出端分别通过第三转接微带线、第四转接微带线连接于第三慢波微带线、第四慢波微带线靠近第二隔离电阻处；
所述第三隔离电阻的一端与所述第五慢波微带线的输出端相连，其另一端与第六慢波微带线的输出端相连；所述第三输出端、第四输出端分别通过第五转接微带线、第六转接微带线连接于第五慢波微带线、第六慢波微带线靠近第三隔离电阻处。
3.根据权利要求1所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述输入端采用GSG输入端，第一输出端、第二输出端、第三输出端以及第四输出端均采用GSG输出端；
其中，所述第一输出端与第二输出端同向，所述第三输出端与第四输出端同向。
4.根据权利要求2所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述第一转接微带线与第二转接微带线以所述第一隔离电阻为对称轴对称设置；所述第三转接微带线、第四转接微带线以所述第二隔离电阻为对称轴对称设置；所述第五转接微带线、第六转接微带线以所述第三隔离电阻为对称轴对称设置。
5.根据权利要求1所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述第一T型转接微带线、第二T型转接微带线、第三T型转接微带线的宽度为70um，特性阻抗为50欧姆。
6.根据权利要求1所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述第一慢波微带线、第二慢波微带线、第三慢波微带线、第四慢波微带线、第五慢波微带线、第六慢波微带线均呈曲折微带线结构，其宽度为50um，特性阻抗为70欧姆。
7.根据权利要求2所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述第一隔离电阻、第二隔离电阻以及第三隔离电阻均采用薄膜电阻，阻值为100Ω。
8.根据权利要求3所述的Ka波段的慢波多路功分器芯片，其特征在于，所述第一T型转接微带线包括：
输入微带线，所述输入微带线的宽度为12μm，长度为150μm，使得GSG输入端端口阻抗为50Ω。
9.根据权利要求3所述的Ka波段的慢波多路功分器芯片，其特征在于，
所述第一转接微带线、第二转接微带线、第三转接微带线、第四转接微带线、第五转接微带线、第六转接微带线的长度为170μm、宽度为20μm，使得GSG输出端端口阻抗为50Ω。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011598110.4A CN112736396B (zh) | 2020-12-29 | 2020-12-29 | Ka波段的慢波多路功分器芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011598110.4A CN112736396B (zh) | 2020-12-29 | 2020-12-29 | Ka波段的慢波多路功分器芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736396A CN112736396A (zh) | 2021-04-30 |
| CN112736396B true CN112736396B (zh) | 2022-01-07 |
Family
ID=75611412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011598110.4A Active CN112736396B (zh) | 2020-12-29 | 2020-12-29 | Ka波段的慢波多路功分器芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736396B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106972233A (zh) * | 2017-05-10 | 2017-07-21 | 厦门大学 | 一种基于三线耦合结构的四路滤波型功分器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI375500B (en) * | 2008-11-04 | 2012-10-21 | Univ Nat Taiwan | Mutilayer complementary-conducting-strip transmission line structure |
| KR101271532B1 (ko) * | 2011-07-13 | 2013-06-05 | 금오공과대학교 산학협력단 | 전력 분배기 |
| CN205303640U (zh) * | 2016-01-26 | 2016-06-08 | 广东工业大学 | 基于慢波结构的双频等分威尔金森功分器 |
| CN105514561A (zh) * | 2016-01-26 | 2016-04-20 | 广东工业大学 | 基于慢波结构的等分威尔金森功分器及其设计方法 |
-
2020
- 2020-12-29 CN CN202011598110.4A patent/CN112736396B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106972233A (zh) * | 2017-05-10 | 2017-07-21 | 厦门大学 | 一种基于三线耦合结构的四路滤波型功分器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736396A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101656343B (zh) | 一种功分器 | |
| Wu et al. | Miniaturization of rat-race coupler with dual-band arbitrary power divisions based on stepped-impedance double-sided parallel-strip line | |
| CN103199323B (zh) | 一种多层双模双通带带通滤波器 | |
| CN112993507B (zh) | 小型化t型分支波导宽带功分器 | |
| CN111370834A (zh) | 宽带非对称多节定向耦合器 | |
| US5075647A (en) | Planar slot coupled microwave hybrid | |
| Karimov et al. | Planar implementation of a compact directional coupler | |
| CN112736396B (zh) | Ka波段的慢波多路功分器芯片 | |
| Ali et al. | Miniaturized grounded co-planar waveguide based x-band equal split Wilkinson power divider for aesa application | |
| Nwajana et al. | Practical Approach to Substrate Integrated Waveguide (SIW) Diplexer: Emerging Research and Opportunities: Emerging Research and Opportunities | |
| Karimov et al. | Crossover Implementation of Intersecting Lines | |
| CN111403882A (zh) | 超宽带一分四功分器 | |
| CN113904088B (zh) | 一种基于垂直安装基板的超宽带功分器的设计方法 | |
| CN107039717B (zh) | 一种空间耦合差分介质波导滤波器 | |
| Hung | Maritime Communications Uses Directional Coupler Topology Based on Artificial Transmission Lines | |
| CN112786407B (zh) | Ka波段的慢波结构开关芯片 | |
| RU2392702C2 (ru) | Полосковый делитель мощности | |
| CN115064854B (zh) | 一种基于反射式矢量合成方法的双峰增益均衡器 | |
| Gatti et al. | A new wide-band six-port junction based on substrate integrated coaxial line (SICL) technology | |
| CN114759336B (zh) | 基于耦合线的四频功分器及其设计方法 | |
| Yan et al. | Design of Microstrip Type Broadband Directional Coupler | |
| Zobeyri et al. | Design and fabrication of novel single-and dual-band bandpass filters with modern zero-degree feed structure for wireless communications | |
| CN106684517A (zh) | 新型宽带3dB90°电桥 | |
| Begimov et al. | 1 GHz Power Divider with Reduced Board Dimensions | |
| Karimov et al. | A Diagram-Forming Scheme Implemented According to the Butler Matrix Scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Ka band slow wave multiplexer chip Effective date of registration: 20220623 Granted publication date: 20220107 Pledgee: Zheshang Bank Co.,Ltd. Chengdu Branch Pledgor: CHENGDU TIANCHENG DIANKE TECHNOLOGY CO.,LTD. Registration number: Y2022510000170 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |