CN1127137C - 高密度动态随机存取存储器的电容器结构的制造方法 - Google Patents
高密度动态随机存取存储器的电容器结构的制造方法 Download PDFInfo
- Publication number
- CN1127137C CN1127137C CN98109314A CN98109314A CN1127137C CN 1127137 C CN1127137 C CN 1127137C CN 98109314 A CN98109314 A CN 98109314A CN 98109314 A CN98109314 A CN 98109314A CN 1127137 C CN1127137 C CN 1127137C
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating barrier
- polysilicon
- silicon nitride
- dust
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000003990 capacitor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims description 87
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 77
- 229920005591 polysilicon Polymers 0.000 claims description 76
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 60
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 60
- 238000003860 storage Methods 0.000 claims description 38
- 239000000428 dust Substances 0.000 claims description 33
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000008021 deposition Effects 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- -1 phosphonium ion Chemical class 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 239000007788 liquid Substances 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 2
- 238000000227 grinding Methods 0.000 claims 1
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种高密度DRAM电容器结构的制造方法，在一半导体基底上形成一深口袋(pocket)COB结构，以增加电容器表面积，达到电容量增加的目的。而且为避免HSG残留在存储节点接触孔洞外，无法获得最小化节点间距，本发明将提出在存储节点结构与位线结构间形成绝缘间隙壁，有助于改善绝缘的问题与生产的结果。
Description
本发明涉及一种动态随机存取存储器(DRAM)元件的制造方法，特别是涉及一种DRAM元件电容器结构的制造方法。
高密度DRAM元件的发展常受限于其电容器结构，新的电容器设计，必须以增加电容器面积使电容量增加为目的。例如Kim的第5,447,882号美国专利便描述一种适用于堆叠电容器，形状为皇冠状的新存储节点外形(storage node configuration)，其特征包含利用多晶硅突出的结构，以增加电容器的表面积，然而，此方法将增加工艺的复杂性，且不能提供高密度DRAM单元所需的表面积。
另一增加电容器表面积的方法为使用“先形成位线再形成电容器(capacitor over bit line)”的COB结构，提供DRAM单元在最小化的同时亦能增加DRAM的电容量。例如Iwasa的第5,478,768号美国专利便描述一种应用于存储节点接触孔洞(storage node contact hole)，使用新工艺以增加存储节点电容的COB结构。此发明描述一深口袋(deep pocket)的COB电容器结构，其特征为半圆球硅晶粒(Hemispherical Silicon Grained，HSG)层仅形成于存储节点接触孔洞的内表面，使表面积增加，然而为避免HSG残留在存储节点接触孔洞外，因此无法获得最小化节点间距。本发明将提出在存储节点结构与位线结构间形成绝缘间隙壁，有助于改善绝缘的问题与生产的结果。
因此，本发明的目的在于增加电容器表面积，以应用在高密度的DRAM单元中。
本发明的另一目的在于形成一深口袋COB结构，使用一HSG多晶硅层形成于存储节点接触孔洞的内表面上。
本发明的又一目的在于使用两个氮化硅层，一个形成于位线结构上，另一个形成于置于位线的氧化硅层上，以提供存储节点接触孔洞形成时所需的蚀刻选择性。
本发明的再一目的在于存储节点与位线结构间使用氧化硅间隙壁，以增加隔离的产生。
为实现上述目的，本发明提供一种高密度DRAM电容器结构的制造方法，其在一半导体基底上形成底层的一转移栅极晶体管、多晶硅位线结构及一位于该多晶硅位线结构上的堆叠式电容结构，该方法包括以下步骤：形成以一氮化硅层包覆的该晶体管栅极结构；在该转移栅极晶体管上沉积一第一绝缘层；形成该多晶硅位线结构，覆于该第一绝缘层上，及以在该第一绝缘层中形成一接触窗孔洞与该第一源/漏极区接触；在该多晶硅位线结构上，以及该第一绝缘层的上表面沉积一第一层间氮化硅层；在该第一层间氮化硅层上沉积一系列薄膜层，包括一第二绝缘层、一第二层间氮化硅层、一第三绝缘层以及一第二多晶硅层；在该系列薄膜层中，界于该多晶硅位线结构间形成一第一存储节点开口；在该第一存储节点开口中，该第三绝缘层与该第二绝缘层的曝露侧边形成凹穴；沉积一第四绝缘层；以该第一存储节点开口为一掩模形成一存储节点接触窗孔洞，其经由该第四绝缘层、该第一层间氮化硅层与该第一绝缘层的移除，使一第二源/漏极区曝露出来，以及藉由该第四绝缘层在该第二绝缘层与该多晶硅位线结构的曝露侧边，形成绝缘间隙壁；沉积一第三多晶硅层，以一致地涂覆在该存储节点接触窗孔洞；在该第三多晶硅层上沉积一半球型晶粒硅层；从该第三绝缘层上表面去除该半球型晶粒硅层、该第三多晶硅层及该第二多晶硅层；从该第二层间氮化硅层上表面移除该第三绝缘层，以形成一存储节点结构，包括上层的该半球型晶粒硅层与下层的该第三多晶硅层，在该存储节点接触窗孔洞中形成包括该半球型晶粒硅层与该第三多晶硅层，从该第二层间氮化硅层表面向外扩伸的突出形状；在该存储节点结构上形成一电容器介电层；以及形成一上电极，以完成置于该多晶硅位线结构上方的该堆叠电容结构。
本发明另一方面还提供一种制造高密度DRAM电容器结构的方法，其在一半导体基底上形成一深口袋COB结构，该方法包括以下步骤：在该半导体基底上提供一转移栅极晶体管；形成该多晶硅位线结构，覆于该第一绝缘层上，以及以在该第一绝缘层中的一接触窗孔洞与该第一源/漏极区接触；沉积一第一层间氮化硅层，以完全覆盖该多晶硅位线结构；在该第一层间氮化硅层上沉积一第二绝缘层；平坦化该第二绝缘层；在该第二绝缘层上沉积一第二层间氮化硅层；在该第二层间氮化硅层上沉积一第三绝缘层；在该第三绝缘层上沉积一第一多晶硅层；在该第一多晶硅层、该第三绝缘层、该第二层间氮化硅层、以及该第二绝缘层中，止于该第一层间氮化硅层上表面，且界于该多晶硅位线结构间形成一第一存储节点开口；在该第一存储节点开口中，在该第三绝缘层与该第二绝缘层的曝露侧边形成凹穴；沉积一第四绝缘层，以填满该第三绝缘层与该第二绝缘层中的凹穴；在该第一存储节点开口内，各向同性蚀刻该第一层间氮化硅层与该第一绝缘层的该第四绝缘层，以形成一深口袋存储节点接触孔洞，使该转移晶体管的一第二源/漏极区在绝缘间隙壁形成时曝露出来，包括覆盖在多晶硅位线的氮化硅侧边上的该第四绝缘层；在该第一多晶硅层表面上沉积一第二多晶硅层，并一致地涂覆在该深口袋存储节点接触窗孔洞，使之与该第二源/漏极区接触；在该第二多晶硅层上沉积一半球型晶粒硅层；以该第四绝缘层填满该深口袋存储节点接触窗孔洞；从该第三绝缘层上表面移除该半球型晶粒硅层、该第二多晶硅层及该第一多晶硅层；从该深口袋、存储节点接触窗孔洞与该第二层间氮化硅层上表面移除该第四绝缘层，以形成一存储节点结构，包括该半球型晶粒硅层与在该深口袋存储节点接触窗孔洞内的该第二多晶硅层；在该存储节点结构上形成一电容器介电层；在该电容器介电层上沉积一第三多晶硅层；以及限定该第三多晶硅图案，以形成该深口袋COB结构的上电极。
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图作详细说明。附图中：
图1绘示一具有深口袋的COB结构的DRAM单元的上视图；
图2a-11a绘示沿图1中AA′方向，具有深口袋的COB结构DRAM单元的工艺流程剖面图；以及
图2b-11b绘示沿图1中BB′方向，与图2a-11a剖面方向垂直，具有深口袋的COB结构DRAM单元的工艺流程剖面图。
以下所述本发明的深口袋COB结构的DRAM单元形成的方法，将以N型的金属氧化物半导体场效应晶体管(NFET)元件为例，但同样适用于P型金属氧化物半导体场效应晶体管(PFET)元件。
请参照图1，其绘示具有深口袋COB结构的DRAM单元的上视图。字线WL以多晶硅栅极结构制成，横跨在元件区1上且界于场氧化区2间。半导体基底1上位线BL在位线接触孔洞24与硅元件区相接触，其余处则以一厚绝缘层(未绘示)隔离硅元件区与字线BL。而存储节点接触孔洞17a与COB结构25则如图所示。
请同时参照图2a与2b，提供一单晶排列<100>的P型半导体基底，其中图2a为沿图1的AA′线的剖面图，图2b则为沿BB′线的剖面图。图2中的场氧化层(FOX)2用以隔离，可藉由在一氧气环境下以温度约850-1050℃热氧化而获得，厚度约为3000-5000埃，是利用一以氮化硅-氧化硅制成的氧化光掩模限定图案，使基底1上形成场氧化层区2，之后再以热磷酸溶液将上层光掩模的氮化硅去除，及以氢氟酸缓冲溶液去除下层光掩模的氧化硅。
经由一连串湿式清洗之后，一栅极氧化层3在一氧气环境下以温度约850-1050℃形成，厚度约为50-200埃。接着，以低压化学气相沉积(LPCVD)法，在温度约500-700℃下沉积一多晶硅层4，形成约为1500-4000埃的厚度。此多晶硅可藉由生长后再经由砷或磷的离子植入，以能量约30-80KeV，剂量约1×1013-1×1016原子/cm2形成，或藉由同时生长与植入程序，经由加入砷或磷于硅甲烷的环境下形成。之后，一顶盖氧化层5，例如包含一氮化硅层或一下层为氧化硅，上层为氮化硅的组合层，以LPCVD或等离子增强化学气相沉积(PECVD)法形成厚度约1000-3000埃。传统的光刻与反应离子蚀刻(RIE)，使用CHF3为顶盖氧化层5的蚀刻剂，使用Cl2为多晶硅层4的蚀刻剂，以形成如图2a的一DRAM字线的多晶硅栅极结构。图2b则为两多晶硅字线间的剖面，故无此结构。最后，光致抗蚀剂可由等离子氧清洗与彻底的湿式清洗去除。
一轻掺杂源/漏极区6藉由植入磷离子，以能量约20-50KeV，剂量约1×1013-1×1014原子/cm2形成，如图2a所示。一氮化硅边墙绝缘层，或一下层为氧化硅上层为氮化硅的组合层，以LPCVD或PECVD法，在温度约400-700℃形成约为1500-4000埃的厚度，再以各向同性(等向性)RIE工艺，使用Cl2为氮化硅的蚀刻剂(若为组合的边墙绝缘层，需先以CHF3为蚀刻剂蚀刻氧化层)形成图2a位于多晶硅字线边墙的氮化硅间隙壁7。此时的多晶硅字线被氮化硅的顶盖氧化层5与氮化硅间隙壁7包住，再植入砷离子，以能量约30-80KeV，剂量约1×1015-1×1016原子/cm2形成一重掺杂源/漏极区8。结果如图2a、2b所示。
接着形成一第一绝缘层9，包括以LPCVD或PECVD，使用四乙基硅酸盐(TEOS)为气体来源所形成的氧化硅，或同样以LPCVD或PECVD形成的硼磷硅玻璃(BPSG)，厚度约为2000-7000埃。图2a-2b并未绘示出图1中位线接触孔洞24的开口，其是由传统光刻与RIE工艺，使用CHF3为蚀刻剂，蚀刻第一绝缘层9以曝露出重掺杂源/漏极区8而完成。最后，一第一多晶硅层10a以LPCVD法，温度约500-700℃沉积约1000-3000埃的厚度，其中，第一多晶硅层10a可藉由生长后再经由植入砷或磷离子而形成，或藉由同时生长与植入技术，经由加入砷或磷于硅甲烷的环境下形成，且第一多晶硅层10a上也可覆盖一层硅化钨层以增加导电性。
接下来限定第一多晶硅层10a，以传统光刻与各向同性RIE工艺，使用Cl2为蚀刻剂，形成如图3b的位线结构10b。其中由图3a可看出第一多晶硅10a被除去的情形。然后，形成一第一层间氮化硅层11，完全覆盖在图3b的位线结构10b与图3a的第一绝缘层9上。第一层间氮化硅层11是以LPCVD或PECVD法，温度约为500-850℃形成的，沉积厚度约为500-1000埃。
请参照图4a、4b，其绘示制作出本发明存储电极接触孔洞所需陆续形成的绝缘层与多晶硅层。一第二绝缘层12，同样可为包括以TEOS所长成的氧化硅层或BPSG层，使用PEVCD或LPCVD，在第一层间氮化硅层11上沉积厚度约4000-7000埃；利用化学机械研磨(CMP)或RIE法平坦化第二绝缘层12使其具有平坦外观；再使用LPCVD或PECVD工艺，在温度约500-850℃，沉积厚度约500-1000埃的第二层间氮化硅层13；再以LPCVD或PECVD法沉积一第三绝缘层14，同样可为包括以TEOS所长成的氧化硅层或BPSG层，厚度则约为3000-8000埃；最后一第二多晶硅层15以LPCVD法沉积，在温度500-700℃形成，厚度约为500-2000埃。
下一步形成存储节点接触孔洞的第一存储节点开口17a，利用光致抗蚀剂16为掩模，以各向同性RIE法蚀刻掉部分第二多晶硅层15、第三绝缘层14、第二层间氮化硅层13与第二绝缘层12，以曝露出第一层间氮化硅层11，制作出第一存储节点开口17a。此蚀刻采用Cl2为第二多晶硅层15与第二层间氮化硅层13的蚀刻剂，而以CHF3为第三绝缘层14与第二绝层12的蚀刻剂，与第二绝缘层12相比，CHF3对氮化硅蚀刻选择性具有较低的移除率，可避免第一层间氮化硅层11被穿透，结果如图5a所示。图5b同样显示曝露出覆盖位线10b的第一层间氮化硅层11。
接着，第一存储节点开口17a被施以氢氟酸缓冲液的各向同性湿蚀刻，使第一开口17a内曝露的第三绝缘层14与第二绝缘层12表面，分别在第二多晶硅层15与第二层间氮化硅层13底下被蚀刻出一凹穴。之后，形成一第四绝缘层18a，例如以LPCVD或PECVD法，使用TEOS为气体来源，沉积厚度约500-1000埃的氧化硅，以均匀覆盖在第一开口17a内，填入第三绝缘层14与第二绝缘层12的凹穴，结果如图6a、6b所示。
接下来形成深口袋存储节点开口17b。在第一开口17a，藉由一各向同性RIE法，使用CHF3为第四绝缘层18a与第一绝缘层9的蚀刻剂，Cl2为第一层间氮化硅层11的蚀刻剂，使源/漏极区8曝露出来，形成如图7a、7b具有深口袋存储节点开口17b。在去除第四绝缘层18a时，第三绝缘层14的凹穴被去除，而保留第二绝缘层12表面所形成的绝缘间隙壁18b，作为覆盖有氮化硅的多晶硅位线额外钝化(passivation)保护。此外，绝缘间隙壁18b仅形成在与第一绝缘层9交接的区域上，因此产生一逐渐变小的深口袋存储节点接触孔洞，即如图7a、7b所示上部半径比下部半径大的结构。
请参照图8a、8b，其绘示接下来将形成的存储节点结构。先以LPCVD法，于温度约为500-700℃沉积一厚度约700-1500埃的第三多晶硅层19。其可在沉积后再植入砷或磷离子，或同时在沉积时加入砷或磷于硅甲烷环境下形成。使用LPCVD法，在温度约500-600℃，压力约5-10Torr，形成厚度约300-700埃的半球型晶粒(HSG)硅层20。在上述条件下会产生具有凹凸起伏表面的HSG硅层，可使得表面积大为提高。之后，再形成一旋覆玻璃(SOG)层、一BPSG层或一光致抗蚀剂层21，以填满深口袋存储节点接触孔洞17b，并以CMP法选择性地研磨掉第三绝缘层14上的HSG硅层20、第三多晶硅层19与第二多晶硅层15，以限定出存储节点结构30；或以RIE法使用Cl2为蚀刻剂选择性蚀刻上述各层，形成结果如图9a、9b所示。
图10a、10b绘示将SOG层(或BPSG层)21从深口袋节点接触孔洞17b移除，同时再使用氢氟酸溶液将第三绝缘层14移除，产生一存储节点结构30，形成从第二层间氮化硅层13向外伸展的突出形状，使得增加额外的表面积。若填充深口袋存储节点接触孔洞17b为光致抗蚀剂，则需以等离子氧清洗处理移除光致抗蚀剂，再以氢氟酸溶液去除第三绝缘层14。
最终形成的深口袋COB结构23如图11a、11b所示。先以一电容介电层21形成于存储节点结构30上，可为氧化的氮化层(ONO)，等效于一厚度约40-80埃的氧化硅层。其藉由热氧化法先形成一厚度约10-20埃的氧化硅层；沉积厚度约为10-50埃的氮化硅层，再氧化此氮化硅层以转变上层为一氧化氮化硅层。接着，以LPCVD法在温度约500-700℃下，形成一厚度约为1000-3000埃的第四多晶硅层22，同样可在沉积后再植入砷或磷离子，或同时在沉积时加入砷或磷于硅甲烷环境下形成。再利用光刻与RIE工艺，以Cl2为第四多晶硅层22与电容介电层21的蚀刻剂，制作出深口袋COB结构23。光致抗蚀剂去除后再处以等离子清洗与彻底的湿式清理。
虽然本发明已结合一优选实施例披露如上，但是其并非用以限定本发明，本技术领域的技术人员在不脱离本发明的精神和范围内，可作出各种更动与润饰，因此本发明的保护范围应当由后附的权利要求限定。
Claims (14)
1.一种高密度DRAM电容器结构的制造方法，其在一半导体基底上形成底层的一转移栅极晶体管、多晶硅位线结构及一位于该多晶硅位线结构上的堆叠式电容结构，该方法包括以下步骤：
形成以一氮化硅层包覆的该晶体管栅极结构；
在该转移栅极晶体管上沉积一第一绝缘层；
形成该多晶硅位线结构，覆于该第一绝缘层上，及以在该第一绝缘层中形成一接触窗孔洞与该第一源/漏极区接触；
在该多晶硅位线结构上沉积一第一层间氮化硅层，以及该第一绝缘层的上表面；
在该第一层间氮化硅层上沉积一系列薄膜层，包括一第二绝缘层、一第二层间氮化硅层、一第三绝缘层以及一第二多晶硅层；
在该系列薄膜层中，界于该多晶硅位线结构间形成一第一存储节点开口；
在该第一存储节点开口中，该第三绝缘层与该第二绝缘层的曝露侧边形成凹穴；
沉积一第四绝缘层；
以该第一存储节点开口为一掩模形成一存储节点接触窗孔洞，其经由该第四绝缘层、该第一层间氮化硅层与该第一绝缘层的移除，使一第二源/漏极区曝露出来，以及藉由该第四绝缘层在该第二绝缘层与该多晶硅位线结构的曝露侧边，形成绝缘间隙壁；
沉积一第三多晶硅层，以一致地涂覆在该存储节点接触窗孔洞；
在该第三多晶硅层上沉积一半球型晶粒硅层；
从该第三绝缘层上表面去除该半球型晶粒硅层、该第三多晶硅层及该第二多晶硅层；
从该第二层间氮化硅层上表面移除该第三绝缘层，以形成一存储节点结构，包括上层的该半球型晶粒硅层与下层的该第三多晶硅层，在该存储节点接触窗孔洞中形成包括该半球型晶粒硅层与该第三多晶硅层，从该第二层间氮化硅层表面向外扩伸的突出形状；
在该存储节点结构上形成一电容器介电层；以及
形成一上电极，以完成置于该多晶硅位线结构上方的该堆叠电容结构。
2.如权利要求1所述的方法，其中该转移栅极晶体管还包括一多晶硅栅极结构，位于一厚度为50-200埃的栅极氧化层上，覆盖有一氮化硅层及具有N型源/漏极区的氮化硅边墙间隙壁。
3.如权利要求1所述的方法，其中该多晶硅位线结构是藉由LPCVD法，在温度500-700℃，沉积一厚度为1000-3000埃的多晶硅层，再经由RIE工艺以Cl2为蚀刻剂限定图案形成的。
4.如权利要求1所述的方法，其中该第一层间氮化硅层是以LPCVD、PECVD之一，在温度500-850℃，沉积一厚度500-1000埃形成的。
5.如权利要求1所述的方法，其中置于该第一层间氮化硅层上的该系列的薄膜层还包括：以TEOS为气体来源所形成的一氧化层，或以LPCVD、PECVD之一所沉积的厚度为4000-7000埃的一BPSG层，形成一底层的第二绝缘层；以PECVD、LPCVD之一，在温度500-850℃所沉积的厚度500-1000埃的一第二层间氮化硅层；以TEOS为气体源所形成的一氧化层，或以LPCVD、PECVD之一所沉积的厚度为3000-8000埃的一BPSG层，形成一第三绝缘层；以及使用LPCVD法，在温度500-700埃，所沉积的厚度500-2000埃的一第二多晶硅层。
6.如权利要求1所述的方法，其中该第一存储节点开口由该系列薄膜层经RIE工艺而得，分别使用Cl2为该第二多晶硅层与该第二层间氮化硅层的蚀刻剂；以及使用CHF3为该第三绝缘层与该第二绝缘层的蚀刻剂。
7.如权利要求1所述的方法，其中在该第三绝缘层与第二绝缘层的曝露侧边，位于该第一存储节点开口所形成的凹穴是使用一氢氟酸缓冲溶液蚀刻而得。
8.如权利要求1所述的方法，其中位于该第二绝缘层与钝化的氮化硅侧边上的该绝缘间隙壁，在该存储节点接触窗洞孔内的该多晶硅位线结构，是藉由LPCVD、PECVD之一的方法沉积一氧化硅，形成一厚度为500-1000埃的第四绝缘层，之后再使用CHF3为蚀刻剂作各向同性RIE蚀刻。
9.如权利要求1所述的方法，其中该存储节点接触孔洞是藉由各向同性RIE工艺，以CHF3为该第四绝缘层与该第一绝缘层的蚀刻剂，以Cl2为该第一层氮化硅的蚀刻剂所形成。
10.如权利要求1所述的方法，其中该第三多晶硅层是经由LPCVD法，在温度500-700℃，沉积厚度为700-1500埃，使用生长后再经由植入砷、磷离子之一而形成，或藉由同时生长与植入技术，经由加入砷、磷之一于硅甲烷的环境下形成。
11.如权利要求1所述的方法，其中该HSG硅层是使用LPCVD法，在温度500-600℃，压力5-100毫乇，沉积300-700的厚度。
12.如权利要求1所述的方法，其中该存储节点结构是藉由CMP研磨、以Cl2为蚀刻剂的各向同性RIE蚀刻之一，移除不要的HSG硅层、不要的第三多晶硅层所形成。
13.如权利要求1所述的方法，其中该电容器介电层为ONO层，等效于一厚度40-80埃的氧化硅层，是藉由先热氧化形成一厚度10-20埃的氧化硅层；再沉积一厚度10-50埃的氮化硅层；接着热氧化该氮化硅层，形成一上层为氮化的氧化硅层，下层为氧化硅层的结构。
14.如权利要求1所述的方法，其中以该第四多晶硅层形成该堆叠电容器结构的该上电极，是利用LPCVD法，在温度500-700℃，沉积1000-3000埃的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98109314A CN1127137C (zh) | 1998-05-27 | 1998-05-27 | 高密度动态随机存取存储器的电容器结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN98109314A CN1127137C (zh) | 1998-05-27 | 1998-05-27 | 高密度动态随机存取存储器的电容器结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1236991A CN1236991A (zh) | 1999-12-01 |
| CN1127137C true CN1127137C (zh) | 2003-11-05 |
Family
ID=5219989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98109314A Expired - Lifetime CN1127137C (zh) | 1998-05-27 | 1998-05-27 | 高密度动态随机存取存储器的电容器结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1127137C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607647B1 (ko) * | 2003-03-14 | 2006-08-23 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| CN1319153C (zh) * | 2003-07-10 | 2007-05-30 | 南亚科技股份有限公司 | 一种沟槽的制造方法 |
| JP3920827B2 (ja) * | 2003-09-08 | 2007-05-30 | 三洋電機株式会社 | 半導体記憶装置 |
| KR100541682B1 (ko) * | 2004-03-10 | 2006-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| CN101656254B (zh) * | 2008-08-21 | 2012-04-04 | 南亚科技股份有限公司 | 动态随机存取内存结构及其制造方法 |
-
1998
- 1998-05-27 CN CN98109314A patent/CN1127137C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1236991A (zh) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650351A (en) | Method to form a capacitor having multiple pillars for advanced DRAMS | |
| US5913119A (en) | Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure | |
| US5877052A (en) | Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures | |
| US5851876A (en) | Method of manufacturing dynamic random access memory | |
| US6153899A (en) | Capacitor array structure for semiconductor devices | |
| US5930625A (en) | Method for fabricating a stacked, or crown shaped, capacitor structure | |
| US6037220A (en) | Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon | |
| US5972769A (en) | Self-aligned multiple crown storage capacitor and method of formation | |
| US6037219A (en) | One step in situ doped amorphous silicon layers used for selective hemispherical grain silicon formation for crown shaped capacitor applications | |
| US5897352A (en) | Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion | |
| US6300191B1 (en) | Method of fabricating a capacitor under bit line structure for a dynamic random access memory device | |
| US6376303B1 (en) | Method of manufacturing a capacitor having oxide layers with different impurities and method of fabricating a semiconductor device comprising the same | |
| JP2000216356A (ja) | 半導体装置およびその製造方法 | |
| US5451537A (en) | Method of forming a DRAM stack capacitor with ladder storage node | |
| US6153466A (en) | Method for increasing capacitance | |
| US5885866A (en) | Self-registered cylindrical capacitor of high density DRAMs | |
| US6150213A (en) | Method of forming a cob dram by using self-aligned node and bit line contact plug | |
| US6194265B1 (en) | Process for integrating hemispherical grain silicon and a nitride-oxide capacitor dielectric layer for a dynamic random access memory capacitor structure | |
| CN114530419A (zh) | 存储器的形成方法及存储器 | |
| US6090679A (en) | Method for forming a crown capacitor | |
| US6127221A (en) | In situ, one step, formation of selective hemispherical grain silicon layer, and a nitride-oxide dielectric capacitor layer, for a DRAM application | |
| CN1127137C (zh) | 高密度动态随机存取存储器的电容器结构的制造方法 | |
| US5807782A (en) | Method of manufacturing a stacked capacitor having a fin-shaped storage electrode on a dynamic random access memory cell | |
| US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
| US6163047A (en) | Method of fabricating a self aligned contact for a capacitor over bitline, (COB), memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1047078 Country of ref document: HK |
|
| ASS | Succession or assignment of patent right |
Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD. Free format text: FORMER OWNER: WORLD ADVANCED INTEGRATED CIRCUIT STOCK-SHARING CO., LTD. Effective date: 20110406 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 000000 HSINCHU SCIENCE BASED INDUSTRIAL PARK, TAIWAN, CHINA TO: 000000 HSINCHU CITY, TAIWAN, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110406 Address after: 000000 Hsinchu, Taiwan, China Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd. Address before: 000000 Hsinchu Science Industrial Park, Taiwan, China Patentee before: World Advanced Integrated circuit stock-sharing Co., Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20031105 |
|
| CX01 | Expiry of patent term |