CN112713791B - Vienna整流器的处理方法、装置、电子设备及介质 - Google Patents

Vienna整流器的处理方法、装置、电子设备及介质 Download PDF

Info

Publication number
CN112713791B
CN112713791B CN202011345666.2A CN202011345666A CN112713791B CN 112713791 B CN112713791 B CN 112713791B CN 202011345666 A CN202011345666 A CN 202011345666A CN 112713791 B CN112713791 B CN 112713791B
Authority
CN
China
Prior art keywords
phase
pwm
loop output
waveform diagram
phase circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011345666.2A
Other languages
English (en)
Other versions
CN112713791A (zh
Inventor
胡利龙
卢继东
范德育
张梦欢
张丹月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Zhonhen Electric Co ltd
Original Assignee
Hangzhou Zhonhen Electric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Zhonhen Electric Co ltd filed Critical Hangzhou Zhonhen Electric Co ltd
Priority to CN202011345666.2A priority Critical patent/CN112713791B/zh
Publication of CN112713791A publication Critical patent/CN112713791A/zh
Application granted granted Critical
Publication of CN112713791B publication Critical patent/CN112713791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

本发明公开了一种Vienna整流器的处理方法、装置、电子设备及介质，涉及电力电子技术领域，用于解决相关技术中Vienna整流器采用SVPWM处理方法导致处理器成本增加的问题。该方法包括分别生成与各个单相电路的开关状态对应的PWM波形图。生成与任意单相电路的开关状态对应的PWM波形图包括：获取单相电路的输入电压和环路输出曲线；在输入电压为正的情况下，将环路输出曲线与正向载波比较得到第一PWM波形图，在输入电压为负的情况下，将环路输出曲线与负向载波比较得到第二PWM波形图；按照时间顺序结合第一PWM波形图和第二PWM波形图，得到PWM波形图。本方法对处理器的性能要求低，以实现降低处理器成本。

Description

Vienna整流器的处理方法、装置、电子设备及介质
技术领域
本发明涉及电力电子技术领域，尤其是涉及一种Vienna整流器的处理方法、装置、电子设备及介质。
背景技术
Vienna整流器是一种三电平拓扑，具有功率开关承受电压应力低、功率开关数量少、功率密度大、输入电流谐波含量少、对各种类型的PFC控制均具有良好的适应性的优点。
在相关技术中，Vienna整流器通常采用空间矢量脉宽调制(Space Vector PulseWidth Modulation，简称SVPWM)的处理方法，其能够降低Vienna整流器中电感电流纹波，并能提高母线利用率。但是，SVPWM处理方法的算法计算量很大，因此需要高性能的计算器，从而增加了处理器的成本。
目前针对相关技术中Vienna整流器采用SVPWM处理方法导致处理器成本增加的问题，尚未提出有效的解决方案。
发明内容
为了克服相关技术的不足，本发明的目的在于提供一种Vienna整流器的处理方法、装置、电子设备及介质，其算法计算量小，从而对处理器的性能要求低，以实现降低处理器成本。
本发明的目的之一采用如下技术方案实现：
一种Vienna整流器的处理方法，所述Vienna整流器包括三个单相电路，所述方法包括：分别生成与各个单相电路的开关状态对应的PWM波形图；其中，生成与任意单相电路的开关状态对应的PWM波形图包括：
获取所述单相电路的输入电压和环路输出曲线；
在所述输入电压为正的情况下，将所述环路输出曲线与正向载波比较得到第一PWM波形图，在所述输入电压为负的情况下，将所述环路输出曲线与负向载波比较得到第二PWM波形图，所述正向载波和所述负向载波以移相180度设置；
按照时间顺序结合所述第一PWM波形图和所述第二PWM波形图，得到所述PWM波形图，所述PWM波形图的周期与所述单相电路的开关周期相同。
在其中一些实施例中，根据三个PWM波形图得到计算机可读的符号组集合，所述符号组集合中的任意符号组与所述开关周期对应。
在其中一些实施例中，所述符号组集合中的任意符号组为七段式PWM。
在其中一些实施例中，所述Vienna整流器还包括第一电容和第二电容；所述单相电路均包括交流源、电感、第一二极管、第二二极管和开关管，且各个单相电路的交流源的第一端连接；
在任意单相电路中，所述电感连接于所述交流源的第二端和所述第一二极管的阳极之间，所述第一电容的第一端与所述第一二极管的阴极连接，所述开关管连接于所述第一二极管的阳极和所述第一电容的第二端之间，所述第二二极管的阴极与所述第一二极管的阳极连接，所述第二电容连接于所述第二二极管的阳极和所述第一电容的第二端之间。
在其中一些实施例中，在任意单相电路中，所述环路输出曲线为环路输出随时间的变化的曲线，所述环路输出等于占空比与电流环输出之和。
在其中一些实施例中，所述占空比根据第一公式计算得到，所述第一公式为：
Three-h＝-0.5*(max(U1，U2，U3)+min(U1，U2，U3))；
Figure BDA0002799735940000031
Figure BDA0002799735940000032
Dn＝min(Dccm，Ddcm)；
其中，所述U1为第一相单相电路中交流源的电压，所述U2为第二相单相电路中交流源的电压，所述U3为第三相单相电路中交流源的电压，所述Un为第n相单相电路中交流源的电压，所述Vout为所述Vienna整流器的输出电压，所述LS为第n相单相电路中电感的电感量，所述fs为第n相单相电路中开关管的开关频率，所述Gin为第n相单相电路的输入电导，所述Dn为第n相单相电路的占空比。
本发明的目的之二采用如下技术方案实现：
一种Vienna整流器的处理装置，所述Vienna整流器包括三个并联的单相电路，所述装置包括生成模块，所述生成模块用于分别生成与各个单相电路的开关状态对应的PWM波形图；其中，所述生成模块包括：
获取单元，用于获取所述单相电路的输入电压和环路输出曲线；
处理单元，用于在所述输入电压为正的情况下，将所述环路输出曲线与正向载波比较得到第一PWM波形图，在所述输入电压为负的情况下，将所述环路输出曲线与负向载波比较得到第二PWM波形图，所述正向载波和所述负向载波以移相180度设置；
结合单元，用于按照时间顺序结合所述第一PWM波形图和所述第二PWM波形图，得到所述PWM波形图，所述PWM波形图的周期与所述单相电路的开关周期相同。
在其中一些实施例中，所述装置还包括转换模块，所述转换模块用于根据三个PWM波形图得到计算机可读的符号组集合，所述符号组集合中的任意符号组与所述开关周期对应。
本发明的目的之三在于提供执行发明目的之一的电子设备，其包括存储器和处理器，所处存储器中存储有计算机程序，所述处理器被设置为执行所述计算机程序时实现上述的方法。
本发明的目的之四在于提供存储发明目的之一的计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的方法。
相比相关技术，本发明的有益效果在于：根据输入电压的极性将该环路输出曲线配合与正向载波和负向载波进行比较，以得到第一PWM波形图和第二PWM波形图，继而整合第一PWM波形图和第二PWM波形图以得到PWM波形图，而该PWM波形图可以反应单相电路的开关状态，因此Vienna整流器的开关状态可以通过三个PWM波形图得到，其在整体上算法计算量小从而对处理器的性能要求低，以实现降低处理器成本。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请所示Vienna整流器的处理方法的流程图；
图2是本申请所示步骤S101的局部流程图；
图3是本申请所示步骤S101的局部逻辑图；
图4是本申请所示Vienna整流器的部分PWM波形图；
图5是本申请所示Vienna整流器的电路图；
图6是本申请所示Vienna整流器的处理装置的结构框图；
图7是本申请所示电子设备的结构框图；
附图说明：61、生成模块；611、获取单元；612、处理单元；613、结合单元。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
实施例一
本实施例一提供了一种Vienna整流器的处理方法，旨在解决相关技术中Vienna整流器采用SVPWM处理方法导致处理器成本增加的问题。
图1是本申请所示Vienna整流器的处理方法的流程图，图2是本申请所示步骤S101的局部流程图，图3是本申请所示步骤S101的局部逻辑图。参照图1至图3所示，本方法包括步骤S101。
步骤S101、分别生成与各个单相电路的开关状态对应的PWM波形图。可以理解，Vienna整流器包括三个单相电路，三个单相电路呈并联关系，相应地，通过该步骤可以得到三个PWM波形图，在此可以将该三个单相电路分别记为第一单相电路、第二单相电路、第三单相电路。在此值得说明的是，各个单相电路均具有开关管，而相应的PWM波形图便与开关管的开关状态对应。
在步骤S101中，生成与任意单相电路的开关状态对应的PWM波形图可以包括步骤S201至步骤S205。
步骤S201、获取单相电路的输入电压和环路输出曲线。可以理解，该输入电压具有极性，该环路输出曲线是环路输出随时间的变化的曲线。
步骤S202、判断输入电压的极性是否为正，若是，则执行步骤S203，若否，则执行步骤S204。在此值得说明的是，该步骤S202仅是用于判断输入电压的极性，其并不限定具体条件，只要可以使得极性为正的输入电压与正向载波对应和极性为负的输入电压与负向载波对应即可。
步骤S203、将环路输出曲线与正向载波比较得到第一PWM波形图。可以理解，该正向载波的周期与开关周期相同，该正向载波的取值范围和环路输出曲线的取值范围相同，且在一个周期内，正向载波的纵坐标先增大后减小，该正向载波可以为三角波、余弦波等。
步骤S203、将环路输出曲线与负向载波比较得到第二PWM波形图。可以理解，该负向载波的周期与开关周期相同，该负向载波的取值范围和环路输出曲线的取值范围相同，且在一个周期内，负向载波的纵坐标先减小后增大，该正向载波可以为三角波、余弦波等。在此值得说明的是，正向载波和负向载波以移相180度设置。
步骤S204、按照时间顺序结合第一PWM波形图和第二PWM波形图，得到PWM波形图。可以理解，该PWM波形图的周期与单相电路的开关周期相同。在此值得说明的是，第一PWM波形图与第二PWM波形图互补，该PWM波形图呈方波状且在一个周期内仅有一个方波。
综上，通过根据输入电压的极性将该环路输出曲线配合与正向载波和负向载波进行比较，以得到第一PWM波形图和第二PWM波形图，继而整合第一PWM波形图和第二PWM波形图以得到PWM波形图，而该PWM波形图可以反应单相电路的开关状态，因此，Vienna整流器的开关状态可以通过三个PWM波形图得到，即本方法不仅可以降低Vienna整流器中电感电流纹波和提高母线利用率，还在整体上算法计算量小，从而对处理器的性能要求低，以实现降低处理器成本。
值得说明的是，该方法的步骤是基于执行设备完成的。具体地，该执行设备可以为服务器、云服务器、用户端以及处理器等设备，但该执行设备不限于上述类型。
可以理解，在上述流程中或者附图的流程图中示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
作为可选的技术方案，参照图1所示，该方法还可以包括步骤S102。步骤S102、根据三个PWM波形图得到计算机可读的符号组集合。符号组集合中的任意符号组与开关周期对应，即一个开关周期对应一个符号组，该符号组可以反应三个开关状态，以便于计算机进行读取。
进一步地，符号组集合中的任意符号组为七段式PWM。具体地，该七段式PWM与Vienna整流器采用SVPWM处理方法所呈现的结果相同。
图4是本申请所示Vienna整流器的部分PWM波形图，其中由上至下依次为第一相单相电路的部分PWM波形图、第二相单相电路的部分PWM波形图、第三相单相电路的PWM部分波形图，经过步骤S102可以得到010-000-100-101-100-000-010的符号组，例如第一个符号为010，则代表第一相单相电路的开关管断开、第二相单相电路的开关管闭合、第三相单相电路的开关管断开。
通过该技术方案，该方法的结果与SVPWM处理方法的结果相同，均是七段式的符号组，因此本方法的结果可以直接代替SVPWM处理方法的结果，即在降低处理器成本的同时，节省了后续开发的成本。
实施例二
本实施例二提供了一种Vienna整流器的处理方法，本实施例二是在实施例一的基础上进行的。图5是本申请所示Vienna整流器的电路图。
参照图5所示，Vienna整流器还包括第一电容C1和第二电容C2。在此以第一相单相电路为例进行说明，其包括交流源U1、电感L、第一二极管D1、第二二极管D2和开关管S1，且各个单相电路的交流源U1的第一端连接。在第一相单相电路中，电感L连接于交流源U1的第二端和第一二极管D1的阳极之间，第一电容C1的第一端与第一二极管D1的阴极连接，开关管S1连接于第一二极D1管的阳极和第一电容C1的第二端之间，第二二极管D2的阴极与第一二极管D1的阳极连接，第二电容C2连接于第二二极管D2的阳极和第一电容C1的第二端之间。第二单相电路和第三单相电路具体在此不做赘述。当然，该Vienna整流器不限于上述类型。
进一步地，环路输出等于占空比与电流环输出之和。具体地，在此将环路输出记为Duty，占空比记为Dn，电流环输出记为PIout，即Duty＝Dn+PIou。
具体地，占空比根据第一公式计算得到，第一公式为：Three-h＝-0.5*(max(U1，U2，U3)+min(U1，U2，U3))；
Figure BDA0002799735940000091
Figure BDA0002799735940000092
Dn＝min(Dccm，Ddcm)；
其中，U1为第一相单相电路中交流源的电压，U2为第二相单相电路中交流源的电压，U3为第三相单相电路中交流源的电压，Un为第n相单相电路中交流源的电压，Vout为Vienna整流器的输出电压，LS为第n相单相电路中电感的电感量，fs为第n相单相电路中开关管的开关频率，Gin为第n相单相电路的输入电导，Dn为第n相单相电路的占空比。
具体地，电流环输出可以采用以下方法得到：处理器设备将直流母线电压与给定电压进入电压外环，电压外环的输出与输入电压计算得出电感电流的给定，电流给定与实际电感电流进入电流内环，以得到电流环输出。可以理解该输入电压为对应单相电路的交流源的电压。
通过该技术方案，由于占空比与电流环输出均是对应单相电路的，相应地，环路输出曲线也是与单相电路对应，从而可以得到如图4所示的三个PWM波形。根据Vienna整流器的实际运行情况可知，该环路输出曲线、正向载波以及负载载波的数值范围均为[0，1]。
实施例三
本实施例三提供一种Vienna整流器的处理装置，其为上述实施例的虚拟装置结构。图6是本申请所示Vienna整流器的处理装置的结构框图，参照图6所示，该装置包括生成模块61，生成模块61用于分别生成与各个单相电路的开关状态对应的PWM波形图。
其中，生成模块61包括：获取单元611、处理单元612、结合单元613。
获取单元611用于获取单相电路的输入电压和环路输出曲线；
处理单元612用于在输入电压为正的情况下，将环路输出曲线与正向载波比较得到第一PWM波形图，在输入电压为负的情况下，将环路输出曲线与负向载波比较得到第二PWM波形图，正向载波和负向载波以移相180度设置；
结合单元613用于按照时间顺序结合第一PWM波形图和第二PWM波形图，得到PWM波形图，PWM波形图的周期与单相电路的开关周期相同。
进一步地，所述装置还包括转换模块，所述转换模块用于根据三个PWM波形图得到计算机可读的符号组集合，所述符号组集合中的任意符号组与所述开关周期对应。
需要说明的是，上述各个模块可以是功能模块也可以是程序模块，既可以通过软件来实现，也可以通过硬件来实现。对于通过硬件来实现的模块而言，上述各个模块可以位于同一处理器中；或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
实施例四
本实施例四提供了一种电子设备，图7是本申请实施例四所示电子设备的结构框图，参照图7所示，该电子设备包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行实现上述实施例中的任意一种Vienna整流器的处理方法，具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
可选地，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
另外，结合上述实施例中的Vienna整流器的处理方法，本申请实施例四可提供一种存储介质来实现。该存储介质上存储有计算机程序；该计算机程序被处理器执行时实现上述实施例中的任意一种Vienna整流器的处理方法，Vienna整流器包括三个单相电路，该方法包括：分别生成与各个单相电路的开关状态对应的PWM波形图；其中，生成与任意单相电路的开关状态对应的PWM波形图包括：
获取单相电路的输入电压和环路输出曲线；
在输入电压为正的情况下，将环路输出曲线与正向载波比较得到第一PWM波形图，在输入电压为负的情况下，将环路输出曲线与负向载波比较得到第二PWM波形图，正向载波和负向载波以移相180度设置；
按照时间顺序结合第一PWM波形图和第二PWM波形图，得到PWM波形图，PWM波形图的周期与单相电路的开关周期相同。
如图7所示，以一个处理器为例，电子设备中的处理器、存储器、输入装置和输出装置可以通过总线或其他方式连接，图7中以通过总线连接为例。
存储器作为一种计算机可读存储介质，可以包括高速随机存取存储器、非易失性存储器等，可用于存储操作系统、软件程序、计算机可执行程序和数据库，如本发明实施例一的Vienna整流器的处理方法对应的程序指令/模块，还可以包括内存，可用于为操作系统和计算机程序提供运行环境。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。
处理器用于提供计算和控制能力，可以包括中央处理器(CPU)，或者特定集成电路(Application Specific Integrated Circuit，简称为ASIC)，或者可以被配置成实施本申请实施例的一个或多个集成电路。处理器通过运行存储在存储器中的计算机可执行程序、软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现实施例一的Vienna整流器的处理方法。
该电子设备的输出装置可以是液晶显示屏或者电子墨水显示屏，该电子设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
该电子设备还可包括网络接口/通信接口，该电子设备的网络接口用于与外部的终端通过网络连接通信。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的电子设备的限定，具体的电子设备可以包括比图中更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，该计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)、DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
值得注意的是，在该Vienna整流器的处理方法的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种Vienna整流器的处理方法，其特征在于，所述Vienna整流器包括三个单相电路，所述方法包括：分别生成与各个单相电路的开关状态对应的PWM波形图；其中，生成与任意单相电路的开关状态对应的PWM波形图包括：
获取所述单相电路的输入电压和环路输出曲线，其中，在任意单相电路中，所述环路输出曲线为环路输出随时间的变化的曲线，所述环路输出等于占空比与电流环输出之和；
在所述输入电压为正的情况下，将所述环路输出曲线与正向载波比较得到第一PWM波形图，在所述输入电压为负的情况下，将所述环路输出曲线与负向载波比较得到第二PWM波形图，所述正向载波和所述负向载波以移相180度设置；
按照时间顺序结合所述第一PWM波形图和所述第二PWM波形图，得到所述PWM波形图，所述PWM波形图的周期与所述单相电路的开关周期相同。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：根据三个PWM波形图得到计算机可读的符号组集合，所述符号组集合中的任意符号组与所述开关周期对应。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：所述符号组集合中的任意符号组为七段式PWM。
4.根据权利要求1至3任意一项所述的方法，其特征在于，所述Vienna整流器还包括第一电容和第二电容；所述单相电路均包括交流源、电感、第一二极管、第二二极管和开关管，且各个单相电路的交流源的第一端连接；
在任意单相电路中，所述电感连接于所述交流源的第二端和所述第一二极管的阳极之间，所述第一电容的第一端与所述第一二极管的阴极连接，所述开关管连接于所述第一二极管的阳极和所述第一电容的第二端之间，所述第二二极管的阴极与所述第一二极管的阳极连接，所述第二电容连接于所述第二二极管的阳极和所述第一电容的第二端之间。
5.根据权利要求1所述的方法，其特征在于，所述占空比根据第一公式计算得到，所述第一公式为：
Three_h＝-0.5*(max(U1，U2，U3)+min(U1，U2，U3))；
Figure FDA0003506479910000021
Figure FDA0003506479910000022
Dn＝min(Dccm，Ddcm)；
其中，所述U1为第一相单相电路中交流源的电压，所述U2为第二相单相电路中交流源的电压，所述U3为第三相单相电路中交流源的电压，所述Un为第n相单相电路中交流源的电压，所述Vout为所述Vienna整流器的输出电压，所述LS为第n相单相电路中电感的电感量，所述fs为第n相单相电路中开关管的开关频率，所述Gin为第n相单相电路的输入电导，所述Dn为第n相单相电路的占空比。
6.一种Vienna整流器的处理装置，其特征在于，所述Vienna整流器包括三个并联的单相电路，所述装置包括生成模块，所述生成模块用于分别生成与各个单相电路的开关状态对应的PWM波形图；其中，所述生成模块包括：
获取单元，用于获取所述单相电路的输入电压和环路输出曲线，其中，在任意单相电路中，所述环路输出曲线为环路输出随时间的变化的曲线，所述环路输出等于占空比与电流环输出之和；
处理单元，用于在所述输入电压为正的情况下，将所述环路输出曲线与正向载波比较得到第一PWM波形图，在所述输入电压为负的情况下，将所述环路输出曲线与负向载波比较得到第二PWM波形图，所述正向载波和所述负向载波以移相180度设置；
结合单元，用于按照时间顺序结合所述第一PWM波形图和所述第二PWM波形图，得到所述PWM波形图，所述PWM波形图的周期与所述单相电路的开关周期相同。
7.根据权利要求6所述的装置，其特征在于，所述装置还包括转换模块，所述转换模块用于根据三个PWM波形图得到计算机可读的符号组集合，所述符号组集合中的任意符号组与所述开关周期对应。
8.一种电子设备，其包括存储器和处理器，其特征在于，所处存储器中存储有计算机程序，所述处理器被设置为执行所述计算机程序时实现权利要求1至5中任意一项所述的方法。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至5中任意一项所述的方法。
CN202011345666.2A 2020-11-25 2020-11-25 Vienna整流器的处理方法、装置、电子设备及介质 Active CN112713791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011345666.2A CN112713791B (zh) 2020-11-25 2020-11-25 Vienna整流器的处理方法、装置、电子设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011345666.2A CN112713791B (zh) 2020-11-25 2020-11-25 Vienna整流器的处理方法、装置、电子设备及介质

Publications (2)

Publication Number Publication Date
CN112713791A CN112713791A (zh) 2021-04-27
CN112713791B true CN112713791B (zh) 2022-05-20

Family

ID=75542432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011345666.2A Active CN112713791B (zh) 2020-11-25 2020-11-25 Vienna整流器的处理方法、装置、电子设备及介质

Country Status (1)

Country Link
CN (1) CN112713791B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262133A (zh) * 2007-03-06 2008-09-10 艾默生网络能源系统有限公司 三电平pfc电路pwm切换控制方法及装置
KR101250454B1 (ko) * 2011-12-13 2013-04-08 한국교통대학교산학협력단 삼각파 비교 ｐｗｍ방식을 적용한 비엔나 정류기의 전압제어를 위한 스위칭 함수 발생기 및 스위칭 함수 발생방법
CN108418415A (zh) * 2018-03-08 2018-08-17 浙江大学 一种三相四线制零电压开关背靠背变流器电路及其调制方法
CN109450268A (zh) * 2018-11-27 2019-03-08 浙江大学 一种单相零电压开关背靠背变流器电路及其调制方法
CN111769735A (zh) * 2020-09-01 2020-10-13 深圳市永联科技股份有限公司 一种解决pfc输入动态的可靠控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294306B2 (en) * 2010-03-16 2012-10-23 Indian Institute Of Technology Madras DC capacitor balancing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101262133A (zh) * 2007-03-06 2008-09-10 艾默生网络能源系统有限公司 三电平pfc电路pwm切换控制方法及装置
KR101250454B1 (ko) * 2011-12-13 2013-04-08 한국교통대학교산학협력단 삼각파 비교 ｐｗｍ방식을 적용한 비엔나 정류기의 전압제어를 위한 스위칭 함수 발생기 및 스위칭 함수 발생방법
CN108418415A (zh) * 2018-03-08 2018-08-17 浙江大学 一种三相四线制零电压开关背靠背变流器电路及其调制方法
CN109450268A (zh) * 2018-11-27 2019-03-08 浙江大学 一种单相零电压开关背靠背变流器电路及其调制方法
CN111769735A (zh) * 2020-09-01 2020-10-13 深圳市永联科技股份有限公司 一种解决pfc输入动态的可靠控制方法

Also Published As

Publication number Publication date
CN112713791A (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
Bhattacharjee et al. Optimum hybrid modulation for improvement of efficiency over wide operating range for triple-phase-shift dual-active-bridge converter
TWI495248B (zh) 交直流轉換裝置及其相關的控制方式
WO2018036315A1 (zh) 谐振变换器及电流处理方法
CN110311563B (zh) Dcdc环流控制装置、控制方法、电子设备、介质
Hang et al. Space vector modulation strategy for VIENNA rectifier and load unbalanced ability
CN110677042B (zh) 电压变换电路及电源系统
Zhang et al. A unified numerical modeling method for dual active bridge type converter
Colak et al. Implementation of energy-efficient inverter for renewable energy sources
CN112713791B (zh) Vienna整流器的处理方法、装置、电子设备及介质
CN216252557U (zh) 一种整流模块及高压直流供电系统
Khalid et al. A high voltage gain multi-stage DC-DC boost converter with reduced voltage stress
CN113839572B (zh) 一种整流模块及高压直流供电系统
US20190181744A1 (en) Bus converter current ripple reduction
CN112039352B (zh) Ups控制方法
CN110311564B (zh) Dcdc环流控制装置、控制方法、电子设备以及介质
Öztürk et al. Zero-current switching technique for constant voltage constant frequency sinusoidal PWM inverter
WO2021017389A1 (zh) Dcdc环流控制装置、控制方法、电子设备及介质
Ortega et al. Bidirectional output stage matrix converter applied to a distributed generation system
Noui et al. A Pulse-Width Modulation Control Approach for the High-Voltage Gain Operation of a Z-Source Neutral-Point Clamped Inverters
CN113809944A (zh) 海上风电柔直变流器并网电流追踪及环流预测控制方法
Sriramalakshmi et al. Single-stage boost inverter topologies for nanogrid applications
CN111490561A (zh) 一种船舶光伏发电并网系统
CN201994844U (zh) 一类带无源功率因数校正网络的电源
Zhang et al. A series-stacked architecture with 4-to-1 GaN-based isolated converters for high-efficiency data center power delivery
Balestero et al. Comparative analysis between overlapping and non-overlapping operation modes for the PWM buck converter using the three-state switching cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant