CN112698275A - 一种可重配置的雷达接收通道合成控制装置 - Google Patents

一种可重配置的雷达接收通道合成控制装置 Download PDF

Info

Publication number
CN112698275A
CN112698275A CN201911003739.7A CN201911003739A CN112698275A CN 112698275 A CN112698275 A CN 112698275A CN 201911003739 A CN201911003739 A CN 201911003739A CN 112698275 A CN112698275 A CN 112698275A
Authority
CN
China
Prior art keywords
data
chip
main control
channel synthesis
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911003739.7A
Other languages
English (en)
Other versions
CN112698275B (zh
Inventor
尹珏玮
覃炎洁
张寰
王嘉栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huahang Radio Measurement Research Institute
Original Assignee
Beijing Huahang Radio Measurement Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huahang Radio Measurement Research Institute filed Critical Beijing Huahang Radio Measurement Research Institute
Priority to CN201911003739.7A priority Critical patent/CN112698275B/zh
Publication of CN112698275A publication Critical patent/CN112698275A/zh
Application granted granted Critical
Publication of CN112698275B publication Critical patent/CN112698275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可重配置的雷达接收通道合成控制装置，包括主控芯片、可编程逻辑电路器件、处理单元。所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现。所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置，所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。本发明降低了设计的复杂度，克服了模拟方式适应性差的缺点，对减小硬件空间、降低设备成本和功耗、提高系统可靠性等方面具有重要意义。

Description

一种可重配置的雷达接收通道合成控制装置
技术领域
本发明属于雷达数字信号处理领域，涉及一种可重配置的雷达接收通道合成控制装置。
背景技术
通道合成控制处理在雷达导引头信号处理过程中属于不可缺少的步骤。雷达回波数据经过通道合成处理后才形成和路数据、方位差数据、俯仰差数据，是雷达具备测角等功能的前提。
传统的通道合成处理方式是采用模拟合成控制方法的，即雷达接收机使用模拟电子器件对雷达回波数据进行和差处理，然后将处理后的结果送给数字信号处理分机。数字信号处理分机上的AD芯片对数据进行采样并将采样结果传送给FPGA，FPGA完成后续的计算。采用模拟通道合成控制的方法通常具有电路设计复杂、设备数量多，且功能单一、适应性差等缺点，已难以满足现代雷达尤其是雷达导引头的需求。
发明内容
本发明需解决技术问题是提供一种电路设计简单、实现灵活度高的可重配置的雷达接收通道合成控制装置。
为解决上述技术问题，本发明提供的一种可重配置的雷达接收通道合成控制装置，采取技术方案如下：
本发明包括主控芯片、可编程逻辑电路器件、处理单元；
所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现；
所述雷达接收通道共有N个，每个接收通道对应信号处理分机上的1片AD芯片；
所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置，所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。
进一步的，所述AD芯片数据选通参数及运算符号的参数均采用1bit的变量进行表征；
对于数据选通参数，约定参数值为1时，代表该路数据被选中，需要参与通道合成的运算；当参数值为0时，代表该路数据未被选中，不需要参与通道合成的运算；
对于运算符号参数，可以约定参数值为1时，代表该路数据在通道合成运算中执行加法运算；当参数值为0时，代表该路数据在通道合成运算中执行减法运算；
设1路AD芯片的输入数据为din，根据数据选通参数和运算符号参数组合，则可编程逻辑电路器件存在四个输出数据dout，即0、0、-din、din。
进一步的，选用System Generator工具，将一路AD芯片的输入数据选通参数和运算符号参数配置映射为可编程逻辑电路器件中的一个Mux单元；所述Mux单元存在4路数据输入，分别对应0、0、-din、din；Mux单元根据处理单元解析主控芯片的选通参数和运算符号参数的组合结果，从4路输入中选择1路进行输出。
进一步的，将所述Mux单元封装作为预处理模块，供各路AD芯片数据处理进行调用。
所述处理单元解析主控芯片的选通参数和运算符号参数，将解析参数送给例化的N路AD芯片数据预处理模块，得到N路AD芯片数据的预处理结果，调用Xilinx开发库中的加法器单元，采用加法树的方式，对N路数据进行相加，得到最终的接收通道合成结果。
本发明与现有技术相比有益效果如下：
(1)本发明技术方案基于雷达信号处理流程中通道合成运算的原理，利用FPGA配置灵活的特点，使用数字化的方式完成通道合成的运算。与采用模拟方式完成的通道合成方法相比，具有电路设计简单、硬件器件数量少、实现灵活度高的特点，有效克服了传统通道合成方法存在的问题。
(2)通过解析外部主控芯片配置的参数，灵活配置通道数据合成方式，克服了模拟方式适应性差的缺点，对减小硬件空间、降低设备成本和功耗、提高系统可靠性等方面具有重要意义。
(3)本发明技术方案可基于System Generator工具进行开发，采用“搭积木”的方式即可完成功能的开发。与传统的代码编程开发方式相比，具备开发难度低、开发周期短的特点，大大提高了工程研发效率。
附图说明
图1为本发明实施例System Generator中Mux处理模型示意图；
图2为本发明实施例预处理模块封装示意图。
具体实施方式
本发明提供的一种可重配置的雷达接收通道合成控制装置，包括主控芯片、可编程逻辑电路器件、处理单元。所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现。所述雷达接收通道共有N个，每个接收通道对应信号处理分机上的1片AD芯片。所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置。所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。
下面结合附图和实施例对本发明技术方案进行详细说明。
假设N为8，8个接收通道及对应的AD芯片依次按照1～8编号，数据通道合成处理即根据任务需求，对8路数据进行选通，并对选通的数据执行加减和差处理。
由主控芯片分别对每路AD芯片数据进行选通及运算符号的参数配置。数据选通参数及运算符号的参数均可采用1bit的变量进行表征。对于数据选通参数，可以约定参数值为1时，代表该路数据被选中，需要参与通道合成的运算；当参数值为0时，代表该路数据未被选中，不需要参与通道合成的运算。对于运算符号参数，可以约定参数值为1时，代表该路数据在通道合成运算中执行加法运算；当参数值为0时，代表该路数据在通道合成运算中执行减法运算。
假设1路AD芯片的输入数据为din，则根据参数配置结果，输出数据dout存在如下表所示的几种组合：
表1数据参数配置结果列表
选通参数值(1bit) 运算符号值(1bit) 参数组合结果值 输出数据dout
0 0 0 0
0 1 1 0
1 0 2 -din
1 1 3 din
进一步的，选用System Generator工具，将上述数据参数配置映射为可编程逻辑电路器件中的一个Mux单元，可直接从Xilinx开发库中进行调用。按照上述描述的实现方法，在System Generator工具里可搭建出图1所示的预处理模型。在图1的预处理模型中，Mux单元存在4路数据输入，分别对应0(d0)、0(d1)、-din(d2)、din(d3)。Mux单元根据处理单元解析主控芯片的channel_sel、channel_sign参数(即选通参数和运算符号参数的组合结果)，从4路输入中选择1路进行输出。
通过上述处理，即可以完成对单路AD芯片数据的通道合成预处理的操作。
进一步的，将上述预处理模型封装，作为预处理模块，供各路AD芯片数据处理进行调用。封装结果如图2所示。
所述处理单元解析主控芯片的channel_sel、channel_sign参数，将解析参数送给例化的8路AD芯片数据预处理模块，得到8路AD芯片数据的预处理结果。得到预处理结果后，调用Xilinx开发库中的加法器单元，采用加法树的方式，对8路数据进行相加，得到最终的接收通道合成结果。

Claims (5)

1.一种可重配置的雷达接收通道合成控制装置，所述雷达接收通道共有N个，每个接收通道对应信号处理分机上的1片AD芯片；其特征在于，包括主控芯片、可编程逻辑电路器件、处理单元；
所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现；
所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置，所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。
2.根据权利要求1所述的一种可重配置的雷达接收通道合成控制装置，其特征在于，所述AD芯片数据选通参数及运算符号的参数均采用1bit的变量进行表征；
对于数据选通参数，约定参数值为1时，代表该路数据被选中，需要参与通道合成的运算；当参数值为0时，代表该路数据未被选中，不需要参与通道合成的运算；
对于运算符号参数，可以约定参数值为1时，代表该路数据在通道合成运算中执行加法运算；当参数值为0时，代表该路数据在通道合成运算中执行减法运算；
设1路AD芯片的输入数据为din，根据数据选通参数和运算符号参数组合，则可编程逻辑电路器件存在四个输出数据dout，即0、0、-din、din。
3.根据权利要求2所述的一种可重配置的雷达接收通道合成控制装置，其特征在于，选用System Generator工具，将一路AD芯片的输入数据选通参数和运算符号参数配置映射为可编程逻辑电路器件中的一个Mux单元；所述Mux单元存在4路数据输入，分别对应0、0、-din、din；Mux单元根据处理单元解析主控芯片的选通参数和运算符号参数的组合结果，从4路输入中选择1路进行输出。
4.根据权利要求3所述的一种可重配置的雷达接收通道合成控制装置，其特征在于，将所述Mux单元封装作为预处理模块，供各路AD芯片数据处理进行调用。
5.根据权利要求4所述的一种可重配置的雷达接收通道合成控制装置，其特征在于，所述处理单元解析主控芯片的选通参数和运算符号参数，将解析参数送给例化的N路AD芯片数据预处理模块，得到N路AD芯片数据的预处理结果，调用Xilinx开发库中的加法器单元，采用加法树的方式，对N路数据进行相加，得到最终的接收通道合成结果。
CN201911003739.7A 2019-10-22 2019-10-22 一种可重配置的雷达接收通道合成控制装置 Active CN112698275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911003739.7A CN112698275B (zh) 2019-10-22 2019-10-22 一种可重配置的雷达接收通道合成控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911003739.7A CN112698275B (zh) 2019-10-22 2019-10-22 一种可重配置的雷达接收通道合成控制装置

Publications (2)

Publication Number Publication Date
CN112698275A true CN112698275A (zh) 2021-04-23
CN112698275B CN112698275B (zh) 2023-08-15

Family

ID=75504537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911003739.7A Active CN112698275B (zh) 2019-10-22 2019-10-22 一种可重配置的雷达接收通道合成控制装置

Country Status (1)

Country Link
CN (1) CN112698275B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1608727A1 (ru) * 1988-12-07 1990-11-23 Пермский политехнический институт Приемное устройство телеизмерительной системы
US5471216A (en) * 1993-12-10 1995-11-28 Wide Band Systems, Inc. Associative processor for detecting redundant radar data and method of use thereof
US5721889A (en) * 1995-11-13 1998-02-24 Motorola, Inc. Data transfer between integrated circuit timer channels
JP2004061251A (ja) * 2002-07-26 2004-02-26 National Agriculture & Bio-Oriented Research Organization プログラマブル計測汎用モジュール並びにそれらを用いた計測システム
US6727840B1 (en) * 2003-02-03 2004-04-27 William B. Sullivan Interference suppression circuit and method thereof for multi-channel receivers
CN102590811A (zh) * 2012-01-13 2012-07-18 西安电子科技大学 基于fpga的调频连续波小型sar成像系统
CN102739272A (zh) * 2012-06-26 2012-10-17 哈尔滨工程大学 一种基于fpga实现的信道化接收机子信道实时频谱合成方法
CN105955705A (zh) * 2016-04-27 2016-09-21 南京大学 一种可重构的多通道检测算法加速器
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN108196230A (zh) * 2017-12-13 2018-06-22 北京华航无线电测量研究所 一种被动雷达的两级数字信道化接收装置
CN108802702A (zh) * 2018-06-22 2018-11-13 安徽尼古拉电子科技有限公司 一种基于雷达回波信号的模拟装置
CN110095761A (zh) * 2019-05-14 2019-08-06 西安电子科技大学 基于MicroBlaze的MIMO雷达回波生成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1608727A1 (ru) * 1988-12-07 1990-11-23 Пермский политехнический институт Приемное устройство телеизмерительной системы
US5471216A (en) * 1993-12-10 1995-11-28 Wide Band Systems, Inc. Associative processor for detecting redundant radar data and method of use thereof
US5721889A (en) * 1995-11-13 1998-02-24 Motorola, Inc. Data transfer between integrated circuit timer channels
JP2004061251A (ja) * 2002-07-26 2004-02-26 National Agriculture & Bio-Oriented Research Organization プログラマブル計測汎用モジュール並びにそれらを用いた計測システム
US6727840B1 (en) * 2003-02-03 2004-04-27 William B. Sullivan Interference suppression circuit and method thereof for multi-channel receivers
CN102590811A (zh) * 2012-01-13 2012-07-18 西安电子科技大学 基于fpga的调频连续波小型sar成像系统
CN102739272A (zh) * 2012-06-26 2012-10-17 哈尔滨工程大学 一种基于fpga实现的信道化接收机子信道实时频谱合成方法
CN105955705A (zh) * 2016-04-27 2016-09-21 南京大学 一种可重构的多通道检测算法加速器
CN107390109A (zh) * 2017-06-09 2017-11-24 苏州迅芯微电子有限公司 高速adc芯片的自动测试平台及其软件架构设计方法
CN108196230A (zh) * 2017-12-13 2018-06-22 北京华航无线电测量研究所 一种被动雷达的两级数字信道化接收装置
CN108802702A (zh) * 2018-06-22 2018-11-13 安徽尼古拉电子科技有限公司 一种基于雷达回波信号的模拟装置
CN110095761A (zh) * 2019-05-14 2019-08-06 西安电子科技大学 基于MicroBlaze的MIMO雷达回波生成方法

Non-Patent Citations (14)

* Cited by examiner, † Cited by third party
Title
SERGIO SAPONARA 等: "Radar Sensor Signal Acquisition and Multidimensional FFT Processing for Surveillance Applications in Transport Systems", IEEE TRANSACTIONS ON INSTRMENTATION AND MEASUREMENT *
初振华;冯文全;赵洪博;刘曦;张杰斌;: "基于ARM+FPGA的多场景星载AIS系统设计与实现", 电子测量技术, no. 10 *
吴拓 等: "FPGA中信道化接收机的建模与高效实现", 航天电子对抗 *
周涛;施春荣;戎信云;孙勇;: "数字化高频地波雷达系统优化设计", 雷达与对抗, no. 04 *
孔梦华 等: "一种S波段宽带侦察数字接收机的设计", 雷达与对抗 *
张卫清 等: "多通道一体化数字收发电路设计", 电子技术与软件工程 *
徐欣;银庆宏;李楠;孙兆林;: "基于FPGA和DSP的DBF实现", 微处理机, no. 05 *
李涛;吴琼之;孙林;彭程飞;: "一种电离层观测雷达的数字处理系统设计", 电子设计工程, no. 01 *
焦喜香: "多通道多带宽SAR数字接收机的设计与实现", 电子技术 *
王凡;高火涛;周林;: "基于FPGA的多信道全数字高频雷达接收机", 华中科技大学学报(自然科学版), no. 03 *
王晓斌;: "16通道雷达中频回波的同步数字接收", 甘肃科技, no. 16 *
白森;: "PD雷达导引头数字接收技术的理论与实现", 航空兵器, no. 04 *
董骞;张平;: "数字合成孔径雷达接收机设计", 电子器件, no. 02 *
郭维;杨武;黄琨;钱思佑;: "弹载雷达信号处理芯片的研制与测试", 制导与引信, no. 04 *

Also Published As

Publication number Publication date
CN112698275B (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN103744356B (zh) 一种基于dsp/fpga动态可配置的机床智能控制器及控制方法
CN105534546B (zh) 一种基于zynq系列fpga的超声成像方法
CN110704364A (zh) 基于现场可编程门阵列的自动化动态重构方法及系统
CN100464501C (zh) 一种去除信号中毛刺的方法及其装置
CN110095761B (zh) 基于MicroBlaze的MIMO雷达回波生成方法
CN112698275A (zh) 一种可重配置的雷达接收通道合成控制装置
CN107749775B (zh) 卫星数传和中继多通道全链路数据自动测试系统及方法
CN109856599A (zh) 一种基于dsp与服务器的阵列雷达信号处理系统及方法
CN105446702A (zh) 一种基于串行fft ip核的宽带数字信道化并行处理方法
CN103529432A (zh) 脉冲压缩体制雷达目标距离超高精度模拟方法
CN110705117A (zh) 一种数字孪生系统复杂任务可配置高效求解方法和系统
CN103995797A (zh) 一种fft协处理器与主处理器通信方法
CN104121828A (zh) 一种速缓变和冲击信号柔性采集方法
CN203673288U (zh) 一种多路数据采集装置
CN207752143U (zh) 一种毫米波雷达控制及数据采集系统
CN112367083A (zh) 多通道信号模拟数字实时处理矩阵系统
CN102902513B (zh) 一种提高嵌入式操作系统并行处理实时性的软硬件混合式结构
CN201247066Y (zh) 一种微弱信号的快速提取装置
CN204408275U (zh) 一种s波段双通道下的变频模块
CN106771539A (zh) 一种基于fpga的高速ad采集的设计方法
CN105808405B (zh) 一种基于SoPC的高性能流水线ADC频域参数评估系统
CN101159060B (zh) 基于可编程逻辑器件的绝对差分算法的流水线装置
Ternovoy et al. Hardware calculation of signal spectral density in AXI4-stream
CN106508092B (zh) 一种产生杂波干扰信号的专用平台
CN207475516U (zh) 一种用于脉冲码型发生器的延迟电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant