CN112671229B - 单电感多输出的直流-直流转换器 - Google Patents

Abstract

本发明提供一种单电感多输出的直流‑直流转换器，其包括：降压输出电路，其包括第一开关、第二开关、电感和N条输出支路，输入电源经串联的第一开关和第二开关接地；电感一端与第一开关和第二开关之间的节点相连，另一端与第二连接节点相连；每条输出支路中，支路开关和支路电容串联于第二连接节点和接地端之间，支路开关和支路电容之间的节点与支路输出端相连；反馈控制电路，其第一至第N个输入端分别与N个支路输出端相连，其第一至第N个输出端分别与N个支路开关控制端相连，其第N+1个输出端与第一开关控制端相连；其第N+2个输出端与第二开关控制端相连；电压抑制电路，其连接于第二连接节和接地端之间。与现有技术相比，本发明可以减小芯片面积和能量损耗。

Description

单电感多输出的直流-直流转换器

【技术领域】

本发明涉及集成电路领域，特别涉及一种单电感多输出的直流-直流转换器。

【背景技术】

单电感多输出的直流-直流转换器可以节省电感数量，相当于多个直流-直流转换器共用一个电感。请参考图1所示，其为现有技术中的一种单电感多输出的直流-直流转换器，图1所示的单电感多输出的直流-直流转换器采用一个电感L1，产生两路输出电压VO1、VO2，其中，VIN是输入电源，VO1为第一路输出电压，VO2为第二路输出电压。图1所示的单电感多输出的直流-直流转换器包括FB_CTRL模块、高压开关HVK1、HVK2、HVK3、HVK4、电感L1、电容C1、C2。FB_CTRL模块为负反馈控制电路，根据VO1和VO2的电压构建负反馈电路，将VO1和VO2电压调整至目标值。

在一种应用例子中，VIN为锂电池的电压，一般其工作电压为3V～4.2V，此时通常为了耐受此电压，开关HVK1～HVK4采用高压5V器件(即耐受5V电压的器件)。这将导致以下问题：第一、5V器件占用芯片面积较大，导致成本较高；第二、由于5V器件占用芯片面积较大，导致其寄生电容也较大，这些寄生电容也导致开关损耗(当对这些寄生电容充放电时，会浪费能量)。

因此，有必要提出一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种单电感多输出的直流-直流转换器，其不仅可以减小芯片面积，而且可以减小能量损耗。

根据本发明的一个方面，本发明提供一种直流-直流转换器，其包括：降压输出电路，其包括输入电源VIN、第一开关HVK1、第二开关HVK2、电感L1和N条输出支路，其中，每条输出支路包括支路开关、支路电容和支路输出端，所述输入电源VIN通过依次串联的所述第一开关HVK1和第二开关HVK2接地；所述第一开关HVK1和第二开关HVK2之间的连接节点称为第一连接节点SW1；所述电感L1的一端与所述第一连接节点SW1相连，其另一端与第二连接节点SW2相连；每条输出支路中，所述支路开关和支路电容依次串联于所述第二连接节点SW2和接地端之间，所述支路开关和支路电容之间的连接节点与所述支路输出端相连，其中，N为大于等于2的自然数；反馈控制电路，其第一至第N个输入端分别与所述N条输出支路的N个支路输出端相连，其第一至第N个输出端分别与所述N条输出支路的N个支路开关的控制端相连，其第N+1个输出端与第一开关HVK1的控制端相连；其第N+2个输出端与第二开关HVK2的控制端相连；电压抑制电路，其连接于所述第二连接节点SW2和接地端之间，其用于抑制所述第二连接节点SW2的电压。

进一步的，当所述反馈控制电路控制某条输出支路中的支路开关导通时，控制其余输出支路中的支路开关关断，所述反馈控制电路基于该输出支路的支路输出端的电压控制第一开关HVK1和第二开关HVK2交替导通，以将该输出支路的支路输出端的电压调整到目标值。

进一步的，所述电压抑制电路包括电压抑制电容C3，所述电压抑制电容C3连接于所述第二连接节点SW2和接地点之间。

进一步的，所述电压抑制电容C3的取值范围为100pF～100nF。

进一步的，所述电压抑制电路包括第一MOS管MP1、第二MOS管MP2和电流源I1，所述第一MOS管MP1的第一连接端与参考电压VREF相连，其第二连接端与其控制端相连；所述电流源I1的正极与所述第一MOS管MP1的第二连接端相连，其输出端接地；所述第二MOS管MP2的第一连接端与所述第二连接节点SW2相连，其控制端与第一MOS管MP1的控制端相连，其第二连接端接地。

进一步的，所述第一MOS管MP1和第二MOS管MP2均为PMOS晶体管；所述第一MOS管MP1和第二MOS管MP2的第一连接端、第二连接端和控制端分别为所述PMOS晶体管的源极、漏极和栅极。

进一步的，所述电压抑制电路包括第三MOS管MP3和运算放大器OP，所述第三MOS管MP3的第一连接端与所述第二连接节点SW2相连，其第二连接端接地；所述运算放大器OP的第一输入端与参考电压VREF相连，其第二输入端与所述第二连接节点SW2相连，其输出端与第三MOS管MP3的控制端相连。

进一步的，所述第三MOS管MP3为PMOS晶体管，所述第三MOS管MP3的第一连接端、第二连接端和控制端分别为所述PMOS晶体管的源极、漏极和栅极；所述运算放大器OP的第一输入端和第二输入端分别为正相输入端和负相输入端。

进一步的，所述电压抑制电路集成在芯片内。

进一步的，所述支路开关的耐受电压小于5V。

与现有技术相比，本发明增设有电压抑制电路，以抑制降压输出电路中电感的连接节点的电压，从而可以采用较低耐压的器件来设计支路开关，进而可以减小芯片面积和能量损耗。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为现有技术中的一种单电感多输出的直流-直流转换器；

图2为本发明在一个实施例中的单电感多输出的直流-直流转换器的电路示意图；

图3为本发明在一个具体实施例中的单电感多输出的直流-直流转换器的电路示意图；

图4为图2所示的电压抑制电路在一个实施例中的电路示意图；

图5为图2所示的电压抑制电路在另一个实施例中的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

在图1所示的单电感多输出的直流-直流转换器中，通常开关HVK3和HVK4交替导通，为了避免短路现象，HVK3和HVK4的导通时间会设计死区时间(dead time)，即在开关HVK3关断后延迟一个死区时间后，才让开关HVK4导通；同样在开关HVK4关断后延迟一个死区时间后，才让开关HVK3导通。在很多情况下，输出电压VO1和VO2相对比较低，例如低于或等于1.8V，理论上可以采用较低耐压的器件来设计开关HVK3和HVK4，例如采用1.8V的PMOS晶体管或NMOS晶体管。但是在前文所述的死区时间时，可能面临过压而损坏的风险，比如，在此死区时间，由于电感L1中存储了能量，节点SW2会被充到较高的电压，因此，开关HVK3和HVK4也需要采用5V器件。故本发明对图1所示的单电感多输出的直流-直流转换器进行了改进，从而可以采用较低耐压的器件来设计开关HVK3和HVK4。

请参考图2所示，其为本发明在一个实施例中的单电感多输出的直流-直流转换器的电路示意图。与图1相比，图2所示的单电感多输出的直流-直流转换器增加了电压抑制电路230，且图2可以采用较低耐压的器件(低压MOS管，例如1.8V的PMOS晶体管或NMOS晶体管)来设计开关HVK3和HVK4。具体的，图2所示的单电感多输出的直流-直流转换器包括降压输出电路210、反馈控制电路220和电压抑制电路230。

降压输出电路210包括输入电源VIN、第一功率开关(或第一开关)HVK1、第二功率开关(或第二开关)HVK2、电感L1、第一输出支路(未标识)和第二输出支路(未标识)，其中，第一输出支路包括第一支路开关HVK3、第一支路电容C1和第一支路输出端VO1，第二输出支路包括第二支路开关HVK4、第二支路电容C2和第二支路输出端VO2。输入电源VIN通过依次串联的第一功率开关HVK1和第二功率开关HVK2接地；第一功率开关HVK1和第二功率开关HVK2之间的连接节点称为第一连接节点SW1；电感L1的一端与第一连接节点SW1相连，其另一端与第二连接节点SW2相连；第一支路开关HVK3和第一支路电容C1依次串联于第二连接节点SW2和接地端之间；第一支路开关HVK3和第一支路电容C1之间的连接节点与第一支路输出端VO1相连；第二支路开关HVK4和第二支路电容C2依次串联于第二连接节点SW2和接地端之间；第二支路开关HVK4和第二支路电容C2之间的连接节点与第二支路输出端VO2相连。

反馈控制电路220的第一输入端与第一支路输出端VO1相连，其第二输入端与第二支路输出端VO2相连，其第一输出端CO1与第一支路开关HVK3相连，以控制第一支路开关HVK3导通或关断；其第二输出端CO2与第二支路开关HVK4，以控制第二支路开关HVK4导通或关断；其第三输出端CO3与第一功率开关HVK1相连，以控制第一功率开关HVK1导通或关断；其第四输出端CO4与第二功率开关HVK2相连，以控制第二功率开关HVK2导通或关断。

电压抑制电路230连接于第二连接节点SW2和接地端之间，其用于抑制第二连接节点SW2的电压。

以下具体介绍图2所示的单电感多输出的直流-直流转换器的工作过程。

当反馈控制电路220通过第一输出端CO1控制第一支路开关HVK3导通时，其第二输出端CO2控制第二支路开关HVK4关断，即反馈控制电路220控制第一输出支路导通时，控制第二输出支路关断，此时，反馈控制电路220基于第一支路输出端VO1的电压，通过第三输出端CO3和第四输出端CO4控制第一功率开关HVK1和第二功率开关HVK2交替导通，从而将第一支路输出端VO1的电压调整到目标值(或设定值)。

当反馈控制电路220通过第二输出端CO2控制第二支路开关HVK4导通时，其第一输出端CO1控制第一支路开关HVK3关断，即反馈控制电路220控制第二输出支路导通时，控制第一输出支路关断，此时，反馈控制电路220基于第二支路输出端VO2的电压，通过第三输出端CO3和第四输出端CO4,控制第一功率开关HVK1和第二功率开关HVK2交替导通，从而将第二支路输出端VO2的电压调整到目标值(或设定值)。

需要说明的是，在另一个实施例中，降压输出电路210包括的输出支路可以为3条、4条或更多条。也就是说，降压输出电路210包括N条输出支路，其中，N为大于等于2的自然数，每个输出支路包括支路开关、支路电容和支路输出端。每条输出支路中，支路开关和支路电容依次串联于第二连接节点SW2和接地端之间，支路开关和支路电容之间的连接节点与支路输出端相连。相应的，反馈控制电路220的第一至第N个输入端分别与N条输出支路的N个支路输出端相连，其第一至第N个输出端分别与所述N条输出支路的N个支路开关的控制端相连，其第N+1个输出端与第一功率开关HVK1的控制端相连；其第N+2个输出端与第二功率开关HVK2的控制端相连。当反馈控制电路220控制某条输出支路中的支路开关导通时，控制其余输出支路中的支路开关关断，此时，反馈控制电路220基于该输出支路的支路输出端的电压控制第一功率开关HVK1和第二功率开关HVK2交替导通，以将该输出支路的支路输出端的电压调整到目标值。

请参考图3所示，其为本发明在一个具体实施例中的单电感多输出的直流-直流转换器的电路示意图。图3与图2的区别仅在于，图3所示的电压抑制电路230包括电压抑制电容C3，电容C3连接于第二连接节点SW2和接地端之间。其中，电容C3的取值范围可以是100pF～100nF；电容C3具有平稳或抑制第二连接节点SW2的电压效果，以避免支路开关HVK3和HVK4过压而损坏，从而可以采用较低耐压的器件(低压MOS管，例如1.8V的PMOS或NMOS)来设计开关HVK3和HVK4。此外，由于所需的电容C3的电容值较大，一般无法集成进入芯片内部，一般电容C3在印刷电路板上添加。也就是说，电容C3设置(或添加)在芯片外的印刷电路板上。

图3所示的单电感多输出的直流-直流转换器虽然可以实现，但是这种方式需要在印刷电路板上增加电容C3，不利于小型化设计，也增加了生产成本，同时电容C3的电容值越大，在工作过程中对电容C3的充电、放电过程将导致能量浪费，降低系统的能源效率。故本发明还提供如图4和图5所示的电压抑制电路。

请参考图4所示，其为图2所示的电压抑制电路在一个实施例中的电路示意图。图4所示的电压抑制电路包括第一MOS管MP1、第二MOS管MP2和电流源I1，其中，第一MOS管MP1的第一连接端与参考电压VREF相连，其第二连接端与其控制端相连；电流源I1的正极(或输入端)与第一MOS管MP1的第二连接端相连，其负极(或输出端)接地；所述第二MOS管MP2的第一连接端与所述第二连接节点SW2相连，其控制端与第一MOS管MP1的控制端相连，其第二连接端接地，其中，参考电压VREF为低于5V的电压，例如1.8V。

在图4所示的具体实施例中，第一MOS管MP1和第二MOS管MP2均为PMOS晶体管；第一MOS管MP1和第二MOS管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。第一MOS管MP1的栅极电压等于VREF-|Vth|，其中VREF为参考电压VREF的电压值，Vth为PMOS晶体管MP1的阈值电压，一般PMOS晶体管的阈值电压为负值，因此此处需要加绝对值。如果第二连接节点SW2的电压值高于参考电压VREF的电压值，第二MOS管MP2将导通，产生泄放电流至地电平。因此，图4所示的电压抑制电路可以实现抑制第二连接节点SW2的电压不超过参考电压VREF的电压值。通过合理选择参考电压VREF的电压值和合适的MOS管来设计支路开关HVK3和HVK4，可以避免出现过压损坏的情况。

请参考图5所示，其为图2所示的电压抑制电路在另一个实施例中的电路示意图。图5所示的电压抑制电路包括第三MOS管MP3和运算放大器OP，所述第三MOS管MP3的第一连接端与第二连接节点SW2相连，其第二连接端接地；运算放大器OP的第一输入端与参考电压VREF相连，其第二输入端与第二连接节点SW2相连，其输出端与第三MOS管MP3的控制端相连，其中，参考电压VREF为低于5V的电压，例如1.8V。

在图5所示的具体实施例中，第三MOS管MP3为PMOS晶体管，所述第三MOS管MP3的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极；运算放大器OP的第一输入端和第二输入端分别为正相输入端和负相输入端。当第二连接节点SW2的电压高于参考电压VREF的电压值时，运算放大器OP的输出电压下降，导致第三MOS管MP3的电流增加，将产生从第二连接节点SW2的泄放电流至地电平。当第二连接节点SW2的电压低于参考电压VREF的电压值时，运算放大器OP的输出电压上升，导致第三MOS管MP3的电流减小。因此，图5所示的电压抑制电路也可以实现抑制第二连接节点SW2的电压不超过参考电压VREF的电压值的效果。

需要特别说明的是，图4和图5所示的电压抑制电路可以比较容易集成进入芯片内部，因此无需在印刷电路板上增加额外器件。

综上所述，本发明中的单电感多输出的直流-直流转换器包括降压输出电路210、反馈控制电路220和电压抑制电路230，其中，电压抑制电路230连接于第二连接节点SW2和接地端之间，其用于抑制所述第二连接节点SW2的电压，从而可以采用较低耐压的器件来设计开关HVK3和HVK4，因此可以实现较小的芯片面积，且由于寄生电容较小，有助于减小能量损耗，可以提高工作的能量效率。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (9)

1.一种直流-直流转换器，其特征在于，其包括：

降压输出电路，其包括输入电源VIN、第一开关HVK1、第二开关HVK2、电感L1和N条输出支路，其中，每条输出支路包括支路开关、支路电容和支路输出端，所述输入电源VIN通过依次串联的所述第一开关HVK1和第二开关HVK2接地；所述第一开关HVK1和第二开关HVK2之间的连接节点称为第一连接节点SW1；所述电感L1的一端与所述第一连接节点SW1相连，其另一端与第二连接节点SW2相连；每条输出支路中，所述支路开关和支路电容依次串联于所述第二连接节点SW2和接地端之间，所述支路开关和支路电容之间的连接节点与所述支路输出端相连，其中，N为大于等于2的自然数；

反馈控制电路，其第一至第N个输入端分别与所述N条输出支路的N个支路输出端相连，其第一至第N个输出端分别与所述N条输出支路的N个支路开关的控制端相连，其第N+1个输出端与第一开关HVK1的控制端相连；其第N+2个输出端与第二开关HVK2的控制端相连；

电压抑制电路，其连接于所述第二连接节点SW2和接地端之间，其用于抑制所述第二连接节点SW2的电压，

所述电压抑制电路包括第一MOS管MP1、第二MOS管MP2和电流源I1，

所述第一MOS管MP1的第一连接端与参考电压VREF相连，其第二连接端与其控制端相连；所述电流源I1的正极与所述第一MOS管MP1的第二连接端相连，其输出端接地；所述第二MOS管MP2的第一连接端与所述第二连接节点SW2相连，其控制端与第一MOS管MP1的控制端相连，其第二连接端接地。

2.根据权利要求1所述的直流-直流转换器，其特征在于：

当所述反馈控制电路控制某条输出支路中的支路开关导通时，控制其余输出支路中的支路开关关断，所述反馈控制电路基于该输出支路的支路输出端的电压控制第一开关HVK1和第二开关HVK2交替导通，以将该输出支路的支路输出端的电压调整到目标值。

3.根据权利要求1所述的直流-直流转换器，其特征在于，

所述电压抑制电路包括电压抑制电容C3，所述电压抑制电容C3连接于所述第二连接节点SW2和接地点之间。

4.根据权利要求3所述的直流-直流转换器，其特征在于，

所述电压抑制电容C3的取值范围为100pF～100nF。

5.根据权利要求1所述的直流-直流转换器，其特征在于，

所述第一MOS管MP1和第二MOS管MP2均为PMOS晶体管；

所述第一MOS管MP1和第二MOS管MP2的第一连接端、第二连接端和控制端分别为所述PMOS晶体管的源极、漏极和栅极。

6.根据权利要求1所述的直流-直流转换器，其特征在于：

所述电压抑制电路包括第三MOS管MP3和运算放大器OP，

所述第三MOS管MP3的第一连接端与所述第二连接节点SW2相连，其第二连接端接地；

所述运算放大器OP的第一输入端与参考电压VREF相连，其第二输入端与所述第二连接节点SW2相连，其输出端与第三MOS管MP3的控制端相连。

7.根据权利要求6所述的直流-直流转换器，其特征在于：

所述第三MOS管MP3为PMOS晶体管，所述第三MOS管MP3的第一连接端、第二连接端和控制端分别为所述PMOS晶体管的源极、漏极和栅极；

所述运算放大器OP的第一输入端和第二输入端分别为正相输入端和负相输入端。

8.根据权利要求5-6任一所述的直流-直流转换器，其特征在于：

所述电压抑制电路集成在芯片内。

9.根据权利要求1所述的直流-直流转换器，其特征在于：

所述支路开关的耐受电压小于5V。