CN112667373A - 基于异构cpu架构的任务调度方法、装置、系统及存储介质 - Google Patents

基于异构cpu架构的任务调度方法、装置、系统及存储介质 Download PDF

Info

Publication number
CN112667373A
CN112667373A CN202011501671.8A CN202011501671A CN112667373A CN 112667373 A CN112667373 A CN 112667373A CN 202011501671 A CN202011501671 A CN 202011501671A CN 112667373 A CN112667373 A CN 112667373A
Authority
CN
China
Prior art keywords
cpu
program
executed
expected
architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011501671.8A
Other languages
English (en)
Inventor
楚恩来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Ziguang Zhanrui Communication Technology Co Ltd
Original Assignee
Beijing Ziguang Zhanrui Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Ziguang Zhanrui Communication Technology Co Ltd filed Critical Beijing Ziguang Zhanrui Communication Technology Co Ltd
Priority to CN202011501671.8A priority Critical patent/CN112667373A/zh
Publication of CN112667373A publication Critical patent/CN112667373A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

本申请实施例提供的一种基于异构CPU架构的任务调度方法、装置、系统及存储介质，所述方法包括根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。在本申请实施例中，由调度器根据CPU的架构类型以及待执行程序的期望CPU架构类型对待执行程序进行统一调度，将待执行程序分配至对应架构的CPU下运行，提高任务调度效率。

Description

基于异构CPU架构的任务调度方法、装置、系统及存储介质
技术领域
本申请涉及计算机技术领域，具体地涉及一种基于异构CPU架构的任务调度方法、装置、系统及存储介质。
背景技术
片上系统(System on a Chip，SOC)是指在单个芯片上集成一个完整的系统，系统级芯片控制逻辑模块、处理器(Central Processing Unit，CPU)模块、数字信号处理器模块、嵌入的存储器模块、和外部进行通讯的接口模块、电源提供和功耗管理模块等。
异构CPU架构是目前SOC发展的一个重要方向和趋势，在异构CPU架构下，操作系统可以将任务调度到不同架构的CPU上处理。目前，异构CPU架构下的任务调度主要有以下两种方式。第一，通过exception handle来进行，即当程序执行遇到当前执行CPU无法识别的指令时触发指令异常，在异常处理中，将指令放入其他架构CPU上执行。该方式虽然可以实现异构CPU架构下的任务调度，但是，该方案需要在进入异常处理后才能将指令放入合适CPU进行处理，效率较低。第二，结合图形处理器(Graphics Processing Unit，GPU)嵌入式神经网络处理器(Neural-network Processing Unit，NPU)的使用，CPU将数据发送给GPU和NPU，GPU和NPU计算然后将结果返回给CPU，该方案中调度器没有充分参与任务调度，任务的调度是由GPU和NPU内部的调度单元完成。
发明内容
有鉴于此，本申请提供一种基于异构CPU架构的任务调度方法、装置、系统及存储介质，以利于解决现有技术中异构CPU架构下任务调度效率较低的问题。
第一方面，本申请实施例提供了一种基于异构CPU架构的任务调度方法，包括：
根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；
根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
优选地，所述根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，包括：
判断所述待执行程序是否存在期望CPU架构类型；
若所述待执行程序存在期望CPU架构类型，则根据所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
优选地，所述根据待执行程序的期望CPU架构信息设置所述待执行程序的CPU亲和性参数，包括：
提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型。
根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
优选地，所述根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，包括：
根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识；
若存在两种或两种以上特征标识，则根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
第二方面，本申请实施例提供了一种基于异构CPU架构的任务调度装置，包括：
设置模块，用于根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；
分配模块，用于根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
优选地，所述设置模块，具体包括：
判断子模块，用于判断所述待执行程序是否存在期望CPU架构类型；
第一设置子模块，用于若所述待执行程序存在期望CPU架构类型，则根据所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
优选地，所述设置模块，包括：
提取子模块，用于提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型。
第二设置子模块，用于根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
优选地，所述第二设置子模块，具体用于：
根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识；
若存在两种或两种以上特征标识，则根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
第三方面，本申请实施例提供了一种异构CPU架构系统，包括：
两个或两个以上处理器，所述两个或两个以上处理器包括两种或两种以上架构类型；
存储器；
以及一个或多个计算机程序，其中所述一个或多个计算机程序被存储在所述存储器中，所述一个或多个计算机程序包括指令，当所述指令被所述系统执行时，使得所述系统执行第一方面任一项所述的方法。
第四方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行第一方面任一项所述的方法。
在本申请实施例中，由调度器根据CPU的架构类型以及待执行程序的期望CPU架构类型对待执行程序进行统一调度，将待执行程序分配至对应架构的CPU下运行，提高任务调度效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种异构CPU架构系统的示意图；
图2为本申请实施例提供的一种基于异构CPU架构的任务调度方法流程示意图；
图3为本申请实施例提供的一种任务调度方法流程示意图；
图4为本申请实施例提供的一种基于异构CPU架构的任务调度装置的结构示意图；
图5为本申请实施例提供的一种异构CPU架构系统的结构示意图。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
参见图1，为本申请实施例提供的一种异构CPU架构系统的示意图。如图1所示，该系统包括4个CPU，分别为CPU0、CPU1、CPU2和CPU3。其中，CPU0和CPU1为ARM架构，CPU2和CPU3为NEW1架构。此处，NEW1架构为一种与ARM架构不同的处理器架构，其可以为现有的处理器架构(如X86架构等)或未来发展的新的处理器架构，本申请实施例对此不作限制。
由于在图1所示的系统中包括ARM和NEW1两种处理器架构，因此该系统为异构CPU架构系统。另外，在该异构CPU架构系统中还包括调度器，该调度器用于对执行的程序的进程进行调度，将程序的进程调度至相应的处理器进行处理。需要指出的是，该调度器可以采用独立于处理器的硬件模块实现，也可以基于运行于处理器的软件实现，本申请实施例对此不作限制。
可理解，图1所示仅是一种异构CPU架构系统的示例性描述，本领域技术人员可以根据实际需求调整CPU的数量或类型，只要系统中包括两种或两种以上架构的处理器，其均应当属于异构CPU架构系统。
参见图2，为本申请实施例提供的一种基于异构CPU架构的任务调度方法流程示意图。该方法可以应用于图1所示的异构CPU架构系统，如图2所示，其主要包括以下步骤。
步骤S201：根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配。
CPU亲和性(affinity)为进程要在某个给定的CPU上尽量长时间地运行而不被迁移到其他处理器的倾向性。在本申请实施例中，可以通过调度器配置待执行程序的CPU亲和性参数，进而将待执行程序分配至相应的CPU运行。
可理解，若系统中的多颗处理器的架构类型相同，那么调度器在进行进程调度时，不需要考虑CPU的架构类型，例如，只是根据每颗处理器的负载情况进行调度。但是，当系统中包括两种或两种以上架构的处理器时，某些程序仅能在特定的架构的处理器上运行，此时，调度器进行调度时，需要同时考虑CPU的架构类型以及程序的期望CPU架构类型。
在本申请实施例中，调度器根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。所述待执行程序的期望CPU架构类型为可以运行该待执行程序的CPU架构类型，例如，某一程序仅能在ARM架构下运行，那么该程序的期望CPU架构类型为ARM架构。具体地，可以在待执行程序中设置期望架构类型标志位，通过该期望架构类型标志位标记所述待执行程序对CPU架构类型的需求。调度器可以根据待执行程序的该特点，为待执行程序设置CPU亲和性参数。例如，在图1所示的系统中，CPU0和CPU1为ARM架构，则将CPU亲和性参数中CPU0和CPU1对应的标志位置位，用于表征该待执行程序将被分配至CPU0和/或CPU1执行。
步骤S202：根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
例如，某一待执行程序的CPU亲和性参数中CPU0和CPU1对应的标志位置位，则将该待执行程序分配至CPU0和/或CPU1执行。
在本申请实施例中，由调度器根据CPU的架构类型以及待执行程序的期望CPU架构类型对待执行程序进行统一调度，将待执行程序分配至对应架构的CPU下运行，提高任务调度效率。
参见图3，为本申请实施例提供的一种任务调度方法流程示意图。如图3所示，其主要包括以下步骤。
步骤S301：系统启动。
系统开机上电后，启动。可理解，该系统可以为异构CPU架构系统，也可以为同构CPU架构系统，对于不同的CPU架构，在下面步骤中分别处理。其中，同构CPU架构系统为仅有一种CPU架构的系统，例如，系统中的CPU全部为ARM架构或全部为X86架构等。
步骤S302：调度器初始化。
系统启动后，调度器首先初始化。具体地，提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型。例如，如图1所示的系统，CPU0和CPU1的特征标识为“arm,cortex-a53”，该特征标识代表CPU0和CPU1为ARM架构。CPU2和CPU3的特征标识为“new1”，该特征标识代表CPU2和CPU3为NEW1架构。
步骤S303：判断是否为异构CPU架构系统。
具体地，根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识。可理解，若存在两种或两种以上特征标识，说明该系统为异构CPU架构系统；若仅存在一种特征标识，说明该系统为同构CPU架构系统。
其中，当判断为异构CPU架构系统时，进入步骤S304；当判断为同构CPU架构系统时，进入步骤S305。
步骤S304：执行第一任务调度流程，所述第一任务调度流程为异构CPU架构任务调度流程。
在本申请实施例中，该第一任务调度流程为异构CPU架构任务调度流程，具体地：根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
可理解，图2所示实施例为异构CPU架构任务调度流程，具体内容可以参见图2所示实施例的描述，在此不再赘述。
步骤S305：执行第二任务调度流程，所述第二任务调度流程为同构CPU架构任务调度流程。
当系统为同构CPU架构系统时，显然无需根据CPU的架构类型进行任务调度，因此，执行第二任务调度流程，所述第二任务调度流程为同构CPU架构任务调度流程。具体地，可以为根据各CPU的负载情况或者其他考虑因素进行任务调度，本申请实施例对此不作具体限制。
步骤S306：程序执行。
在系统启动后，开始执行程序。
步骤S307：判断所述待执行程序是否存在期望CPU架构类型。
可理解，有些程序仅能在特定架构类型的CPU上运行；有些程序能够运行在所有架构类型的CPU上。其中，若待执行程序对CPU的架构类型没有要求，显然无需采用异构CPU架构任务调度流程进行任务调度，因此，在本申请实施例中，判断待执行程序是否存在期望CPU架构类型。若判断存在期望CPU架构类型，则进入步骤S304，按照异构CPU架构任务调度流程进行任务调度；若判断不存在期望CPU架构类型，则进入步骤S305，按照同构CPU架构任务调度流程进行任务调度。
在本申请实施例中，首先对系统的架构类型和/或待执行程序的类型进行判断，当判断系统为异构CPU架构系统，且待执行程序存在期望CPU架构类型时，由调度器根据CPU的架构类型以及待执行程序的期望CPU架构类型对待执行程序进行统一调度，将待执行程序分配至对应架构的CPU下运行，提高任务调度效率。
与上述方法实施例相对应，本申请实施例还提供了一种基于异构CPU架构的任务调度装置。参见图4，为本申请实施例提供的一种基于异构CPU架构的任务调度装置的结构示意图。如图4所示，该装置主要包括以下模块。
设置模块401，用于根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；
分配模块402，用于根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
在一种可选实施例中，所述设置模块，具体包括：
判断子模块，用于判断所述待执行程序是否存在期望CPU架构类型；
第一设置子模块，用于若所述待执行程序存在期望CPU架构类型，则根据所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
在一种可选实施例中，所述设置模块，包括：
提取子模块，用于提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型。
第二设置子模块，用于根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
在一种可选实施例中，所述第二设置子模块，具体用于：
根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识；
若存在两种或两种以上特征标识，则根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
与上述方法实施例相对应，本申请还提供了一种异构CPU架构系统。参见图5，为本申请实施例提供的一种异构CPU架构系统的结构示意图，所述系统500可以包括：两个或两个以上处理器501、存储器502及通信单元503，所述两个或两个以上处理器501包括两种或两种以上架构类型。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明实施例的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，所述通信单元503，用于建立通信信道，从而使所述存储设备可以与其它设备进行通信。接收其他设备发是的用户数据或者向其他设备发送用户数据。
所述处理器501，为存储设备的控制中心，利用各种接口和线路连接整个系统的各个部分，通过运行或执行存储在存储器502内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行系统的各种功能和/或处理数据。所述处理器可以由集成电路(integrated circuit，IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。
所述存储器502，用于存储处理器501的执行指令，存储器502可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
当存储器502中的执行指令由处理器501执行时，使得系统500能够执行上述方法实施例中的部分或全部步骤。
具体实现中，本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的呼叫方法的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(read-only memory，ROM)或随机存储记忆体(random access memory，RAM)等。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于装置实施例和终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。

Claims (10)

1.一种基于异构CPU架构的任务调度方法，其特征在于，包括：
根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；
根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
2.根据权利要求1所述的方法，其特征在于，所述根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，包括：
判断所述待执行程序是否存在期望CPU架构类型；
若所述待执行程序存在期望CPU架构类型，则根据所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
3.根据权利要求1所述的方法，其特征在于，所述根据待执行程序的期望CPU架构信息设置所述待执行程序的CPU亲和性参数，包括：
提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型；
根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
4.根据权利要求3所述的方法，其特征在于，所述根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，包括：
根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识；
若存在两种或两种以上特征标识，则根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
5.一种基于异构CPU架构的任务调度装置，其特征在于，包括：
设置模块，用于根据待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数，所述CPU亲和性参数对应的CPU的架构类型与所述待执行程序的期望CPU架构类型相匹配；
分配模块，用于根据所述CPU亲和性参数将所述待执行程序分配至与所述CPU亲和性参数相对应的CPU处理。
6.根据权利要求5所述的装置，其特征在于，所述设置模块，具体包括：
判断子模块，用于判断所述待执行程序是否存在期望CPU架构类型；
第一设置子模块，用于若所述待执行程序存在期望CPU架构类型，则根据所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
7.根据权利要求5所述的装置，其特征在于，所述设置模块，包括：
提取子模块，用于提取每个CPU的特征标识，所述特征标识用于表征CPU的架构类型；
第二设置子模块，用于根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
8.根据权利要求7所述的装置，其特征在于，所述第二设置子模块，具体用于：
根据所述每个CPU的特征标识判断是否存在两种或两种以上特征标识；
若存在两种或两种以上特征标识，则根据所述每个CPU的特征标识和所述待执行程序的期望CPU架构类型设置所述待执行程序的CPU亲和性参数。
9.一种异构CPU架构系统，其特征在于，包括：
两个或两个以上处理器，所述两个或两个以上处理器包括两种或两种以上架构类型；
存储器；
以及一个或多个计算机程序，其中所述一个或多个计算机程序被存储在所述存储器中，所述一个或多个计算机程序包括指令，当所述指令被所述系统执行时，使得所述系统执行权利要求1-4任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的程序，其中，在所述程序运行时控制所述计算机可读存储介质所在设备执行权利要求1-4任一项所述的方法。
CN202011501671.8A 2020-12-17 2020-12-17 基于异构cpu架构的任务调度方法、装置、系统及存储介质 Pending CN112667373A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011501671.8A CN112667373A (zh) 2020-12-17 2020-12-17 基于异构cpu架构的任务调度方法、装置、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011501671.8A CN112667373A (zh) 2020-12-17 2020-12-17 基于异构cpu架构的任务调度方法、装置、系统及存储介质

Publications (1)

Publication Number Publication Date
CN112667373A true CN112667373A (zh) 2021-04-16

Family

ID=75406172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011501671.8A Pending CN112667373A (zh) 2020-12-17 2020-12-17 基于异构cpu架构的任务调度方法、装置、系统及存储介质

Country Status (1)

Country Link
CN (1) CN112667373A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113075994A (zh) * 2021-04-26 2021-07-06 华南理工大学 面向x86和arm混合云计算的节能调度系统、方法和存储介质
CN117349035A (zh) * 2023-12-05 2024-01-05 中电云计算技术有限公司 工作负载的调度方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102707996A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种异构多核处理器上的任务调度方法
US20130160016A1 (en) * 2011-12-16 2013-06-20 Advanced Micro Devices, Inc. Allocating Compute Kernels to Processors in a Heterogeneous System
CN110275761A (zh) * 2018-03-16 2019-09-24 华为技术有限公司 调度方法、装置和主节点
CN111104208A (zh) * 2019-11-15 2020-05-05 深圳市优必选科技股份有限公司 进程调度管理方法、装置、计算机设备及存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130160016A1 (en) * 2011-12-16 2013-06-20 Advanced Micro Devices, Inc. Allocating Compute Kernels to Processors in a Heterogeneous System
CN102707996A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 一种异构多核处理器上的任务调度方法
CN110275761A (zh) * 2018-03-16 2019-09-24 华为技术有限公司 调度方法、装置和主节点
CN111104208A (zh) * 2019-11-15 2020-05-05 深圳市优必选科技股份有限公司 进程调度管理方法、装置、计算机设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113075994A (zh) * 2021-04-26 2021-07-06 华南理工大学 面向x86和arm混合云计算的节能调度系统、方法和存储介质
CN117349035A (zh) * 2023-12-05 2024-01-05 中电云计算技术有限公司 工作负载的调度方法、装置、设备及存储介质
CN117349035B (zh) * 2023-12-05 2024-03-15 中电云计算技术有限公司 工作负载的调度方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN110489213B (zh) 一种任务处理方法及处理装置、计算机系统
CN112465129A (zh) 片内异构人工智能处理器
CN112463709A (zh) 可配置的异构人工智能处理器
CN108319496B (zh) 资源访问方法、业务服务器、分布式系统及存储介质
CN110300959B (zh) 用于动态运行时任务管理的方法、系统、设备、装置和介质
WO2003025784A2 (en) Method of scheduling in a reconfigurable hardware architecture with multiple hardware configurations
CN112000463B (zh) 一种基于cuda的gpu资源分配方法、系统、终端及存储介质
CN112035238A (zh) 任务调度处理方法、装置、集群系统及可读存储介质
CN112667373A (zh) 基于异构cpu架构的任务调度方法、装置、系统及存储介质
Göhringer et al. Operating system for runtime reconfigurable multiprocessor systems
CN115033352A (zh) 多核处理器任务调度方法、装置及设备、存储介质
CN115237582A (zh) 处理多个任务的方法、处理设备以及异构计算系统
CN111488206A (zh) 一种深度学习任务调度方法、系统、终端及存储介质
CN111858056B (zh) 任务调度方法、装置、计算机设备和存储介质
CN115033356B (zh) 一种基于异构可重构的动态资源调度方法及系统
CN117311990B (zh) 资源调整方法、装置、电子设备、存储介质及训练平台
CN113253978A (zh) 嵌入式软件开发方法、模型、电子设备和介质
CN113220368B (zh) 一种存储客户端资源隔离方法、系统、终端及存储介质
CN113238842A (zh) 任务执行方法、装置及存储介质
WO2020211358A1 (zh) 数据库调度方法、装置、计算机设备及存储介质
CN111897599A (zh) 基于微核模型插件模式的服务方法、装置、设备及存储介质
CN111240830A (zh) 一种公链合约资源分配方法、装置、电子设备、存储介质
EP3343370A1 (en) Method of processing opencl kernel and computing device therefor
CN115686803B (zh) 一种调度策略动态加载的计算任务管理系统、方法和装置
CN116594953B (zh) 一种基于pcie互联的多核异构芯片、启动方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210416