CN112651197A - 电路划分预处理的方法及门级电路并行仿真的方法 - Google Patents
电路划分预处理的方法及门级电路并行仿真的方法 Download PDFInfo
- Publication number
- CN112651197A CN112651197A CN202110119923.9A CN202110119923A CN112651197A CN 112651197 A CN112651197 A CN 112651197A CN 202110119923 A CN202110119923 A CN 202110119923A CN 112651197 A CN112651197 A CN 112651197A
- Authority
- CN
- China
- Prior art keywords
- node
- directed graph
- circuit
- input
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004088 simulation Methods 0.000 title claims abstract description 34
- 238000007781 pre-processing Methods 0.000 title claims abstract description 25
- 239000011159 matrix material Substances 0.000 claims description 34
- 238000005192 partition Methods 0.000 claims 3
- 238000000638 solvent extraction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出了一种电路划分预处理的方法及门级电路并行仿真的方法,所述电路划分预处理的方法,包括:步骤S1:将门级电路转换为有向图,并用结构体保存所述有向图;步骤S2:从结构体中查找有外部输入的输入节点的集合V;步骤S3:从输入节点开始探索有向图,得出所有强连通分量,并用结构体的形式保存;步骤S4:将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点。与现有技术相比,本发明实现了对门级电路划分的预处理,减小了有向图的规模和复杂程度,降低了下一步电路划分的难度。
Description
技术领域
本发明涉及EDA电路并行仿真,特别是一种电路划分预处理的方法及门级电路并行仿真的方法。
背景技术
随着现代集成电路制造技术的高速发展,超大规模集成电路拥有上千万甚至上亿的门电路。在EDA电路设计中,为了加速超大规模集成电路仿真的速度,并行仿真是提高仿真精度和缩短仿真周期的有效途径。为了高效地并行化仿真,仿真前要对电路进行合理划分。在电路划分过程中,如果将拥有反馈的电路部分内部分割开后仿真,那么就不能得到正确的仿真结果。
因此,如何不破坏有反馈的电路部分,保证电路划分结果的合理性,同时减小有向图的规模,提出一种电路划分预处理的方法及门级电路并行仿真的方法是业界亟待解决的技术问题。
发明内容
针对现有技术中电路划分过程中,将有反馈的电路部分内部分割开后仿真得不到正确的仿真结果的技术问题,本发明提出了一种电路划分预处理的方法及门级电路并行仿真的方法。
本发明的技术方案为,提出了一种电路划分预处理的方法,包括:
步骤S1:将门级电路转换为有向图,并用结构体保存所述有向图;
步骤S2:从结构体中查找有外部输入的输入节点的集合V;
步骤S3:从输入节点开始探索有向图,得出所有强连通分量,并用结构体的形式保存;
步骤S4:将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点。
进一步,所述门级电路转换为有向图包括:
所述有向图中的节点代表一个门级电路,节点之间的有向边(a,b)代表门级电路a的输出连接到门级电路b的输出。
进一步,设所述结构体为G,其包含至少7个部分,分别为G.name、G.matrix、G.input.name、G.input.matrix、G.output.name、G.output.matrix、G.cost;
所述G.name储存有向图各个节点的名字;
所述G.matrix储存有向图的邻接矩阵;
所述G.input.name储存外部对有向图的输入的名字;
所述G.input.matrix是一个矩阵,储存外部对有向图的输入信息;
所述G.output.name储存有向图对外部的输出的名字;
所述G.output.matrix是一个矩阵,储存有向图对外部输出的信息;
所述G.cost储存有向图中各节点的成本。
进一步,所述从结构体中查找有外部输入的输入节点的集合V包括:
根据所述G.input.matrix,得到有向图中存在外部输入的输入节点,并记为一个集合V。
进一步,所述步骤S3还包括:
步骤S31:从所述集合V中的任意一个输入节点开始,依次运行基于深度优先搜索的tarjan算法;
步骤S32:每次运行tarjan算法结束后,比较本次运行得到的强连通分量是否与已保存的强连通分量重复,若是则舍弃本次得到的强连通分量,否则保存本次得到的强连通分量。
进一步,所述步骤S3还包括:
步骤S33:判断所述集合V中的所有节点是否都被访问过,若还有节点未被访问,则返回步骤S31,反之则进入步骤S34;
步骤S34:输出所有的强连通分量,并用结构体的形式保存数据。
进一步,所述将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点包括:
删除原有向图中每个强连通分量,并对应加入一个中间节点至有向图,该中间节点保留原强连通分量与其他节点的连接关系。
进一步,所述强连通分量为:
在有n个节点的有向图中存在m个顶点(m<n),且m个顶点中任意两个节点A、B既存在从A到B的路径,也存在B到A的路径,则m个顶点为有向图的一个强连通分量。
进一步,所述有向图中各节点的成本为:门级电路的输入端口的数量加1。
本发明还提出了一种门级电路并行仿真的方法,所述门级电路并行仿真的方法采用上述电路划分预处理的方法对门级电路划分预处理。
与现有技术相比,本发明至少具有如下有益效果:
实现了对门级电路划分的预处理,减小了有向图的规模和复杂程度,降低了下一步电路划分的难度。同时从门级电路背景出发,从有外部输入的节点开始搜索,可以减少搜索的次数。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明的流程图;
图2是二位移位寄存器的拓扑图;
图3是二位移为寄存器的有向图;
图4是二位移位寄存器有向图经过处理后的图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
由此,本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征,而不是暗示本发明的每个实施方式必须具有所说明的特征。此外,应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计,但是这些特征也可用于其他的未明确说明的组合。由此,除非另有说明,所说明的组合并非旨在限制。
下面结合附图以及实施例对本发明的原理及结构进行详细说明。
由于集成电路的结构复杂,为加快超大规模的集成电路仿真的速度,并行仿真是提高仿真精度和缩短仿真周期的有效途径,为了进行高效的并行仿真,在仿真前往往需要对电路进行合理的划分。但是在电路划分过程中,如果将拥有反馈的电路部分内部分割开后仿真,那么将不会得到正确的仿真结果。本发明的核心思想在于通过门级电路抽象为一个有向图,用邻接矩阵表示图中节点的关系,这样电路中拥有反馈的部分在有向图中称为具有强连通性。再根据该具有强连通性的有向图进行处理,并用一个中间节点代替强连通分量,该中间节点集成了强连通分量与其他节点的关系,生成一个新的有向图,从而实现在不影响仿真结果的情况下提高仿真效率。
本发明提出了一种电路划分预处理方法,包括:
步骤S1:将门级电路转换为有向图,并用结构体保存所述有向图;
步骤S2:从结构体中查找有外部输入的输入节点的集合V;
步骤S3:从输入节点开始探索有向图,得出所有强连通分量,并用结构体的形式保存;
步骤S4:将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点。
在有向图G(V,E)中,V={,,…, }是节点的集合,E={,,…,}是边的集合。用来表示存在有向边,从顶点指向顶点,所得的矩阵D=D(G)= 为有向图G的邻接矩阵。在数字电路中,其往往具有多个门级电路,相邻的门级电路相连,并将门级电路a的输出连接到门级电路b的输入上。故这里可以将数字电路抽象为一个有向图,有向图中的各个节点可以代表一个门级电路,节点之间的有向边(a,b)代表门电路a的输出连接到门电路b的输入,该有向图的邻接矩阵能够表示数字电路中各个部分的连接关系。
数字电路中两个门级电路中存在反馈关系为门级电路a的输出连接到门级电路b的输入上后,门级电路b的输出反馈给门级电路a,其在数字电路中的表示为门级电路a的输出连接到门级电路b的输入上,且门级电路b的输出又连接到门级电路a的输入上,即既存在门级电路a对门级电路b的路径,又存在门级电路b对门级电路a的路径。将数字电路用有向图表示后,用节点A代替门级电路a,用节点B代替门级电路b,得到的有向图中既存在节点A到节点B的路径,又存在节点B到节点A的路径,即该有向图是强连通的,从而具有反馈的数字电路即可转换为强连通的有向图。
在一个强连通的有向图中,如果在一个有n个节点的有向图中存在m(m<=n)个顶点,这m个顶点中任意两个节点A和B, 存在从A到B的路径,也存在从B到A的路径,那么这m个节点是有向图的一个强连通分量。
在数字电路中,有反馈的电路部分联系紧密,不适宜划分。数字电路转化成有向图后,有反馈的电路部分变成了有向图中的强连通分量。这样本发明可以找出有向图中所有的强连通分量,并用一个中间节点代替该强连通分量,这个中间节点继承该强连通分量中所有的节点与其他节点的关系,故得出的新有向图中保留有原本具有反馈的电路部分结构,同时实现了电路的简化,提高了仿真效率。
其中,步骤S1中用结构体保存数据包括:设结构体为G,将其划分为至少7个部分,分别为G.name、G.matrix、G.input.name、G.input.matrix、G.output.name、G.output.matrix、G.cost;
其中,G.name储存有向图各个节点的名字;
G.matrix储存有向图的邻接矩阵;
G.input.name储存外部对有向图的输入的名字;
G.input.matrix是一个矩阵,储存外部对有向图的输入信息;
G.output.name储存有向图对外部的输出的名字;
G.output.matrix是一个矩阵,储存有向图对外部输出的信息;
G.cost储存有向图中各节点的成本。
通过结构体保存数据后,能够通过结构体快速获取数字电路的各个节点、输入输出、成本等信息,其中,有向图中各节点的成本为门级电路输入端口数量加1。
如步骤S2中从结构体中查找有外部输入的输入节点的集合V,其能够直接通过G.input.matrix,得到有向图中存在外部输入的输入节点,并将其计为一个集合V。门级电路中存在外部输入的输入节点较少,故这里从有外部输入的输入节点开始搜索,可以减少搜索的次数。
求有向图的强连通分量的算法中,使用最广泛的是tarjan算法。tarjan算法基于深度优先搜索,由数字电路转化成的有向图比较复杂,一次深度优先搜索不能保证遍历所有的节点。因此本专利从电路角度出发,得到有向图有外部输入的节点,从有向图中有外部输入的节点依次开始运行tarjan算法,每运行一次记录得到的强连通分量。
在进行深度优先探索时可能探索重复的节点或强连通分量,因此需要舍去重复的运行结果,得到的强连通分量互不重复,其刚好表示数字电路中所有的反馈关系。
具体的,步骤S3还包括:
步骤S31:从所述集合V中的任意一个节点开始,依次运行基于深度优先搜索的tarjan算法;
步骤S32:每次运行tarjan算法结束后,比较本次运行得到的强连通分量是否
与已保存的强连通分量重复,若是则舍弃本次得到的强连通分量,否则保存本次得到的强连通分量。
当所有的节点都被访问过后,计运行完毕,停止运行,并输出强连通分量,具体的,步骤S33:判断所述集合V中的所有节点是否都被访问过,若还有节点未被访问,则返回步骤S31,反之则进入步骤S34;
步骤S34:输出所有的强连通分量,并用结构体的形式保存数据。
通过上述步骤后,可以得出所有的强连通分量,并保存在结构体中,得出强连通分量后,可以用一个中间节点代替原本的强连通分量,该节点继承原强连通分量中所有的节点与其他节点的关系,中间节点的权重为该强连通分量中所有节点的权重之和。
利用中间节点代替原强连通分量后,加入有向图,并将原强连通分量中的节点在有向图中删除,可以得出一个新的有向图,且中间节点继承了原强连通分量,即保留了数字电路的反馈关系,并减小了有向图的规模和复杂程度,减少了下一步电路划分的时间。
请参见图2至4,其为本发明一个实施例预处理的示意图,具体的,图2为二位移位寄存器的拓扑图,从图中可以看出,其包括20个门级电路,分别为门级电路a1至门级电路a20,其中,门级电路a4的输出连接到门级电路a5的输入,门级电路a5的输出又连接到了门级电路a4的输入,即门级电路a4与门级电路a5之间存在反馈关系,同理可以看出,门级电路a9和门级电路a10、门级电路a14和门级电路a15以及门级电路a19和门级电路a20之间存在反馈关系。
图3为二位移位寄存器的有向图,根据划分的方法,有向图的各个节点分别代表一个门级电路,从图中可以看出,节点a1代表图2中门级电路a1,节点a2代表图2中门级电路a2,以此将门级电路a1至a20分别表示为节点a1至节点a20。其有向边(a2,a4),代表图2中门级电路a2的输出连接到门级电路a4的输入,以此将二位移位寄存器中全部的连接关系表示为有向边,从而得出与之对应的有向图。
得到有向图后,从外部节点的输入开始搜索,得出全部的强连通分量,并保存到结构体中,再利用一个中间节点代替原本的强连通分量。
从图3中看出,节点a4与节点a5之间既存在从节点a4到节点a5的路径,也存在节点a5到节点a4的路径;节点a9与节点a10之间既存在从节点a9到节点a10的路径,也存在节点a10到节点a9的路径;节点a14与节点a15之间既存在从节点a14到节点a15的路径,也存在节点a15到节点a14的路径;节点a19与节点a20之间既存在从节点a19到节点a20的路径,也存在节点a20到节点a19的路径,即该有向图是强连通的,其强连通分量代表了二位移位2寄存器中具有反馈的电路部分。
请参见图4,得出了有向图中全部强连通分量后,生成中间节点代替原本的强连通分量。从图中可以看出,新生成的中间节点分别位节点F1、节点F2、节点F3和节点F4,其中,节点F1代替有向图中节点a4与节点a5之间的强连接,同时,节点F1还分别连接到节点a2、节点a3、节点a6和节点a8,且其连接关系为节点a2和节点a3指向节点F1,节点F1指向节点a6和节点a8;原有向图中节点a2指向节点a4,节点a3指向节点a5,节点a4指向节点a6,节点a5指向节点a8,相比较可以发现节点F1与节点a2、节点a3、节点a6和节点a8的连接关系与原本有向图中节点a4和节点a5与节点a2、节点a3、节点a4和节点a8的连接关系一致,即生成的中间节点继承了原本节点的连接关系。同样的,节点F2与节点a6、节点a8、节点a11和节点a12的连接关系与原有向图中节点a9和节点a10与节点节点a6、节点a8、节点a11和节点a12的连接关系一致;节点F3与节点a12、节点a13、节点a16、节点a17和节点a18的连接关系与原有向图中节点a14和节点a15与节点a12、节点a13、节点a16、节点a17和节点a18的连接关系一致;节点F4与节点a16和节点a18的连接关系与原有向图中节点a19和节点a20与节点a16和节点a18的连接关系一致。可以看出,用新生成的节点代替强连通分量后,生成的有向图继承了原有向图中全部的强连通分量以及连接关系。
至此,本专利实现了对电路划分的预处理,减小了有向图的规模和复杂程度,降低了下一步电路划分的难度。同时,还通过中间节点保留了原本数字电路中存在的反馈关系,避免了仿真结果失真的问题。
本发明还提出了一种门级电路并行仿真的方法,所述门级电路并行仿真的方法采用上述门级电路并行仿真中电路划分预处理的方法。
以上的仅为本发明的部分或优选实施例,无论是文字还是附图都不能因此限制本发明保护的范围,凡是在与本发明一个整体的构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (10)
1.电路划分预处理的方法,其特征在于,包括:
步骤S1:将门级电路转换为有向图,并用结构体保存所述有向图;
步骤S2:从结构体中查找有外部输入的输入节点的集合V;
步骤S3:从输入节点开始探索有向图,得出所有强连通分量,并用结构体的形式保存;
步骤S4:将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点。
2.根据权利要求1所述的电路划分预处理的方法,其特征在于,所述门级电路转换为有向图包括:
所述有向图中的节点代表一个门级电路,节点之间的有向边(a,b)代表门级电路a的输出连接到门级电路b的输出。
3.根据权利要求1所述的电路划分预处理的方法,其特征在于,设所述结构体为G,其包含至少7个部分,分别为G.name、G.matrix、G.input.name、G.input.matrix、G.output.name、G.output.matrix、G.cost;
所述G.name储存有向图各个节点的名字;
所述G.matrix储存有向图的邻接矩阵;
所述G.input.name储存外部对有向图的输入的名字;
所述G.input.matrix是一个矩阵,储存外部对有向图的输入信息;
所述G.output.name储存有向图对外部的输出的名字;
所述G.output.matrix是一个矩阵,储存有向图对外部输出的信息;
所述G.cost储存有向图中各节点的成本。
4.根据权利要求3所述的电路划分预处理的方法,其特征在于,所述从结构体中查找有外部输入的输入节点的集合V包括:
根据所述G.input.matrix,得到有向图中存在外部输入的输入节点,并记为一个集合V。
5.根据权利要求1所述的电路划分预处理的方法,其特征在于,所述步骤S3还包括:
步骤S31:从所述集合V中的任意一个输入节点开始,依次运行基于深度优先搜索的tarjan算法;
步骤S32:每次运行tarjan算法结束后,比较本次运行得到的强连通分量是否与已保存的强连通分量重复,若是则舍弃本次得到的强连通分量,否则保存本次得到的强连通分量。
6.根据权利要求5所述的电路划分预处理的方法,其特征在于,所述步骤S3还包括:
步骤S33:判断所述集合V中的所有节点是否都被访问过,若还有节点未被访问,则返回步骤S31,反之则进入步骤S34;
步骤S34:输出所有的强连通分量,并用结构体的形式保存数据。
7.根据权利要求1所述的电路划分预处理的方法,其特征在于,所述将每个强连通分量用一个中间节点替换,删除所述有向图中所有的强连通分量并对应加入中间节点包括:
删除原有向图中每个强连通分量,并对应加入一个中间节点至有向图,该中间节点保留原强连通分量与其他节点的连接关系。
8.根据权利要求1所述的电路划分预处理的方法,其特征在于,所述强连通分量为:
在有n个节点的有向图中存在m个顶点(m<n),且m个顶点中任意两个节点A、B既存在从A到B的路径,也存在B到A的路径,则m个顶点为有向图的一个强连通分量。
9.根据权利要求3所述的电路划分预处理的方法,其特征在于,所述有向图中各节点的成本为:门级电路的输入端口的数量加1。
10.门级电路并行仿真的方法,其特征在于,所述门级电路并行仿真的方法采用如权利要求1至8任意一项所述的电路划分预处理的方法对门级电路划分预处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110119923.9A CN112651197A (zh) | 2021-01-28 | 2021-01-28 | 电路划分预处理的方法及门级电路并行仿真的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110119923.9A CN112651197A (zh) | 2021-01-28 | 2021-01-28 | 电路划分预处理的方法及门级电路并行仿真的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112651197A true CN112651197A (zh) | 2021-04-13 |
Family
ID=75370838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110119923.9A Pending CN112651197A (zh) | 2021-01-28 | 2021-01-28 | 电路划分预处理的方法及门级电路并行仿真的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112651197A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113095022A (zh) * | 2021-04-22 | 2021-07-09 | 国微集团(深圳)有限公司 | 门级电路的并行仿真处理方法、计算机可读存储介质 |
CN116151381A (zh) * | 2023-02-20 | 2023-05-23 | 北京百度网讯科技有限公司 | 量子电路处理方法、装置及电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102819664A (zh) * | 2012-07-18 | 2012-12-12 | 中国人民解放军国防科学技术大学 | 一种基于图形处理单元的影响最大化并行加速方法 |
CN107193899A (zh) * | 2017-05-10 | 2017-09-22 | 华中科技大学 | 一种图算法友善的强连通图划分方法 |
CN111914504A (zh) * | 2020-07-17 | 2020-11-10 | 中科亿海微电子科技(苏州)有限公司 | 一种应用电路的三模冗余方法及装置 |
-
2021
- 2021-01-28 CN CN202110119923.9A patent/CN112651197A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102819664A (zh) * | 2012-07-18 | 2012-12-12 | 中国人民解放军国防科学技术大学 | 一种基于图形处理单元的影响最大化并行加速方法 |
CN107193899A (zh) * | 2017-05-10 | 2017-09-22 | 华中科技大学 | 一种图算法友善的强连通图划分方法 |
CN111914504A (zh) * | 2020-07-17 | 2020-11-10 | 中科亿海微电子科技(苏州)有限公司 | 一种应用电路的三模冗余方法及装置 |
Non-Patent Citations (3)
Title |
---|
倪韬雍等: ""基于有向图深度优先遍历的组合反馈环路检测算法"", 《计算机应用与软件》, vol. 25, no. 6, 30 June 2008 (2008-06-30) * |
周晓伟: ""基于直流通路模块(DCCB)的快速电路划分算法"", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 December 2011 (2011-12-15), pages 15 - 42 * |
张昱等: "‘’形状图理论的定理证明"", 《计算机学报 》, vol. 39, no. 12, 31 December 2016 (2016-12-31) * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113095022A (zh) * | 2021-04-22 | 2021-07-09 | 国微集团(深圳)有限公司 | 门级电路的并行仿真处理方法、计算机可读存储介质 |
CN116151381A (zh) * | 2023-02-20 | 2023-05-23 | 北京百度网讯科技有限公司 | 量子电路处理方法、装置及电子设备 |
CN116151381B (zh) * | 2023-02-20 | 2023-09-15 | 北京百度网讯科技有限公司 | 量子电路处理方法、装置及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180336018A1 (en) | Method and system for template extraction based on source code similarity | |
US10572370B2 (en) | Test-assisted application programming interface (API) learning | |
US7966609B2 (en) | Optimal floating-point expression translation method based on pattern matching | |
US20150178405A1 (en) | Finding common neighbors between two nodes in a graph | |
CN111353303B (zh) | 词向量构建方法、装置、电子设备及存储介质 | |
Kaminski et al. | Finite-memory automata with non-deterministic reassignment | |
CN112651197A (zh) | 电路划分预处理的方法及门级电路并行仿真的方法 | |
US6839730B1 (en) | Method and system for efficiently matching events with subscribers in a content-based publish-subscribe system | |
US9361403B2 (en) | Efficiently counting triangles in a graph | |
CN112199416A (zh) | 数据规则生成方法及装置 | |
CN105706092A (zh) | 四值模拟的方法和系统 | |
CN113535817B (zh) | 特征宽表生成及业务处理模型的训练方法和装置 | |
CN115982310B (zh) | 一种自带验证功能的链表生成方法及电子设备 | |
CN112181430A (zh) | 代码变更统计方法、装置、电子设备及存储介质 | |
Yonai et al. | Mercem: Method name recommendation based on call graph embedding | |
Li et al. | A unified convergence theorem for stochastic optimization methods | |
CN110888876A (zh) | 生成数据库脚本的方法、装置、存储介质及计算机设备 | |
CN111914083B (zh) | 语句处理方法、装置及存储介质 | |
CN117150005A (zh) | 文本分析方法、装置、电子设备及存储介质 | |
Eger | Sequence alignment with arbitrary steps and further generalizations, with applications to alignments in linguistics | |
CN116738956A (zh) | 一种提示模板生成方法、装置、计算机设备及存储介质 | |
CN114791865A (zh) | 一种基于关系图的配置项自洽性检测方法、系统和介质 | |
CN110457455B (zh) | 一种三值逻辑问答咨询优化方法、系统、介质和设备 | |
CN110489127B (zh) | 错误代码确定方法、装置、计算机可读存储介质及设备 | |
CN112651198A (zh) | 非因果电路划分的方法及门级电路并行仿真的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |