CN112615614B - 双沿过零信号采集及数字滤波电路、方法及装置 - Google Patents

双沿过零信号采集及数字滤波电路、方法及装置 Download PDF

Info

Publication number
CN112615614B
CN112615614B CN202011302631.0A CN202011302631A CN112615614B CN 112615614 B CN112615614 B CN 112615614B CN 202011302631 A CN202011302631 A CN 202011302631A CN 112615614 B CN112615614 B CN 112615614B
Authority
CN
China
Prior art keywords
zero
crossing
signal
circuit
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011302631.0A
Other languages
English (en)
Other versions
CN112615614A (zh
Inventor
王贤辉
陈奎熹
唐晓柯
李铮
肖德勇
郝伟琦
郜其鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Information and Telecommunication Co Ltd
Priority to CN202011302631.0A priority Critical patent/CN112615614B/zh
Publication of CN112615614A publication Critical patent/CN112615614A/zh
Application granted granted Critical
Publication of CN112615614B publication Critical patent/CN112615614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0219—Compensation of undesirable effects, e.g. quantisation noise, overflow

Abstract

本发明提供一种双沿过零信号采集及数字滤波电路、方法及装置，属于信号检测技术领域。所述电路包括：正沿过零检测电路、负沿过零检测电路、数字滤波和补偿逻辑电路、过零触发和计数时标锁存电路以及微处理器。该装置能够精确测量过零点，并减少处理器处理压力。正沿过零检测电路和负沿过零检测电路能够采集对应的正沿和负沿的电平逻辑信号，同时数字滤波和补偿逻辑电路能够对采集信号的毛刺、脉冲等进行滤波处理，并通过过零触发和计数时标锁存电路锁存过零信号事件、时间标记和补偿时间值，先锁存过零时间，后通过中断响应读取的策略，消除了过零中断的软件响应延时的影响，达到精确过零点计数的目的，同时减少了IO占用。

Description

双沿过零信号采集及数字滤波电路、方法及装置
技术领域
本发明涉及信号检测技术领域，具体地涉及一种双沿过零信号采集及数字滤波电路、一种双沿过零信号采集及数字滤波方法以及一种双沿过零信号采集及数字滤波装置。
背景技术
目前现场电力台区供电是由配电网10kV/6kV变压而来，当负荷电流经过输电、变电和配电等环节，必然在这些环节的阻抗上产生电压降落和电压损耗。如果负荷和传输线是理想纯阻性，各台区的同相负荷电压相位是一致的，应都与10kV变压后基准交流电波形一致。但由于配电网结构复杂，负载分布不均匀，各电力台区各相低压电力线上负载数量和负载种类差异较大且是实时变化的，负载和传输线并不是理想纯阻性，所以同电力台区的三相交流市电各相之间不再完全满足120度交替变化的规律，而会存在相位偏移现象，偏移量一般大于150us。
目前的用电信息采集系统中，为实现居民用户的管理和供电负荷平衡调节，需要对居民用户电表所在的相线、台区进行识别。利用不同台区具有相位偏移的特征，可以进行台区识别，一般要求过零采集精度保持在15us以内。
传统的过零采集方法一般采用光耦进行隔离，由于光耦导通和截止过程中的传输特性差异，只能准确检测一个沿，不能对双沿进行检测，文献CN105675968A提出一种高精度三相交流信号正负过零检测装置及方法，采用两个光耦分别检测上升沿和下降沿，每个过零信号需要3个IO输入CPU进行处理，CPU处理负担较重，同时使得主控芯片引脚分配紧张。
此外，现有的方法一般通过主控芯片外部中断或者门控计数器进行过零时刻的计数，电平跳变触发主控芯片中断，通过软件计算过零时间。主控芯片响应中断存在不确定的延时，影响计数误差，当电路中存在脉冲噪声、抖动和毛刺时，容易产生错误的过零点触发，导致相位识别错误。如图1所示，除了正确的过零点信号外，脉冲噪声也会导致中断限号不断地被触发。
此外由于存在着过零中断的软件响应延时，从过零信号电平跳变到软件读取到该信号之间有一定延迟，这就造成了计算误差。
发明内容
本发明实施方式的目的是提供一种双沿过零信号采集及数字滤波电路、方法及装置，能够分别对A、B、C三相交流电的正负沿进行精确采集，通过数字滤波和补偿逻辑电路，对采集信号的毛刺、脉冲等进行滤波处理，通过过零触发和计数时标锁存电路，将六路过零信号转换为三路，每一路信号通过上升沿和下降沿来区分正负过零；并锁存过零信号事件、时间标记和补偿时间值，先锁存过零时间，后通过中断响应读取的策略，消除了过零中断的软件响应延时的影响，达到精确过零点计数的目的，同时减少了IO占用。
为了实现上述目的，本发明第一方面提供一种双沿过零信号采集及数字滤波电路，所述电路包括：
正沿过零检测电路，用于检测三相交流电各相的正沿TTL电平逻辑信号；
负沿过零检测电路，用于检测三相交流电各相的负沿TTL电平逻辑信号；
数字滤波和补偿逻辑电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号；
过零触发和计数时标锁存电路，与所述数字滤波和补偿逻辑电路连接，用于将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值；以及
微处理器，与所述过零触发和计数时标锁存电路连接，用于读取所述过零信号事件、所述时间标记和所述补偿时间值，计算过零点NTB。
可选的，所述电路还包括：
时钟计数同步电路，用于为过零触发和计数时标锁存电路提供与时钟源一致的计数值。时钟计数同步电路维持一个精确的计数器，有利于保障过零触发和计数时标锁存电路的计数与时钟源保持一致。
可选的，所述正沿过零检测电路和所述负沿过零检测电路均包括储能电路、开关电路、光耦隔离电路和电平整形电路；所述储能电路的第一端与对应的光耦隔离电路的第二端连接，第二端与对应的开关电路的第二端连接；所述光耦隔离电路的第一端与对应的开关电路的第一端连接；所述储能电路在未过零之前进行储能，其对应的开关电路在过零点打开，使得所述储能电路驱动对应的光耦隔离电路工作；所述光耦隔离电路的第三端和第四端分别与对应的电平整形电路连接，所述电平整形电路对光耦输出的电平信号进行整形，输出TTL电平逻辑信号。采用储能电路为光耦隔离电路供电，无需交流电直接分压后驱动光耦工作，因此消耗的交流功耗更低，适合大面积推广应用。
进一步地，所述正沿过零检测电路和所述负沿过零检测电路均为三路。A、B、C三相电中的每一项相电设置一路正沿过零检测电路和一路负沿过零检测电路，可以对单个上升沿或下降沿精准检测，实现方法精度更高。
可选的，所述数字滤波和补偿逻辑电路包括：
逻辑采样电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
01计数滤波模块，与所述逻辑采样电路连接，用于对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
数字过零沿检测模块，与所述01计数滤波模块连接，用于对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
延时补偿模块，与所述01计数滤波模块和所述数字过零沿检测模块连接，用于对所述01计数滤波模块和所述数字过零沿检测模块处理过程中产生的延时进行补偿，得到所述补偿时间值。采用模拟电路滤波和数字去抖的方法消除抖动毛刺、脉冲等干扰信号对过零信号检测的影响，进一步保障过零点测量的精确性。
可选的，所述过零触发和计数时标锁存电路包括：
触发器，与所述数字滤波和补偿逻辑电路连接，用于将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
计数时标锁存电路，与所述触发器连接，用于根据所述中断信号锁存过零信号产生事件、时间标记和所述补偿时间值。通过触发器将六路电平信号转换为3路电平信号，并进行锁存，处理器处理时仅需要通过一路IO口读取锁存器中的数据进行精确过零点计算。
本发明第二方面提供一种双沿过零信号采集及数字滤波方法，所述方法包括：
由正沿过零检测电路检测三相交流电各相的正沿TTL电平逻辑信号；
由负沿过零检测电路检测三相交流电各相的负沿TTL电平逻辑信号；
由数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号；
由过零触发和计数时标锁存电路将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值；
由微处理器读取所述过零信号事件、所述时间标记和所述补偿时间值，计算过零点NTB。
可选的，所述数字滤波和补偿逻辑电路包括逻辑采样电路、01计数滤波模块、数字过零沿检测模块和延时补偿模块；
由所述数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号，包括：
由逻辑采样电路对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
由01计数滤波模块对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
由数字过零沿检测模块对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
由延时补偿模块对所述01计数滤波模块和所述数字过零沿检测模块处理过程中产生的延时进行补偿，得到所述补偿时间值。采用模拟电路滤波和数字去抖的方法消除抖动毛刺、脉冲等干扰信号对过零信号检测的影响，进一步保障过零点测量的精确性。
可选的，所述过零触发和计数时标锁存电路包括触发器和计数时标锁存电路；
由所述过零触发和计数时标锁存电路，将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值，包括：
由触发器将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
由计数时标锁存电路根据所述中断信号锁存过零信号产生事件、时间标记和所述补偿时间值。通过触发器将六路电平信号转换为3路电平信号，并进行锁存，处理器处理时仅需要通过一路IO口读取锁存器中的数据进行精确过零点计算。
本发明第三方面提供一种双沿过零信号采集及数字滤波装置，所述装置包括所述的双沿过零信号采集及数字滤波电路。该装置能够精确测量过零点，并减少处理器处理压力。
通过上述技术方案，提供一种双沿过零信号采集及数字滤波电路、方法及装置，能够分别对A、B、C三相交流电的正负沿进行精确采集，通过数字滤波和补偿逻辑电路，对采集信号的毛刺、脉冲等进行滤波处理，通过过零触发和计数时标锁存电路，将六路过零信号转换为三路，每一路信号通过上升沿和下降沿来区分正负过零；并锁存过零信号事件、时间标记和补偿时间值，先锁存过零时间，后通过中断响应读取的策略，消除了过零中断的软件响应延时的影响，达到精确过零点计数的目的，同时减少了IO占用。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是示波器采集到的过零信号图；
图2是本发明一种实施方式提供的双沿过零信号采集及数字滤波电路框图；
图3是本发明一种实施方式提供的正沿过零检测电路示意图；
图4是本发明一种实施方式提供的负沿过零检测电路示意图；
图5是本发明一种实施方式提供的数字滤波和补偿逻辑电路框图；
图6是本发明一种实施方式提供的01计数滤波模块进行数据处理的示意图；
图7是本发明一种实施方式提供的数字过零沿检测模块1电平检测示意图；
图8是本发明一种实施方式提供的数字过零沿检测模块0电平检测示意图；
图9是本发明一种实施方式提供的触发器对正沿信号和负沿信号进行锁存变换示意图；
图10是本发明一种实施方式提供的计数时标锁存电路锁存示意图。
附图标记说明
D1-第一二极管，D2-第二二极管，D3-第三二极管，D4-第四二极管。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图2是本发明一种实施方式提供的双沿过零信号采集及数字滤波电路框图。如图2所示，所述电路包括：
三路正沿过零检测电路，用于检测A、B、C三相交流电中各相电的正沿TTL电平逻辑信号，包括A相信号TTL0-1，B相信号TTL0-3，C相信号TTL0-5；
三路负沿过零检测电路，用于检测A、B、C三相交流电中各相电的负沿TTL电平逻辑信号，包括A相信号TTL0-2，B相信号TTL0-4，C相信号TTL0-6；
六路数字滤波和补偿逻辑电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和精准的正沿信号或负沿信号；
过零触发和计数时标锁存电路，与所述数字滤波和补偿逻辑电路连接，用于将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值；以及
微处理器，与所述过零触发和计数时标锁存电路连接，用于读取所述过零信号事件、所述时间标记和所述补偿时间值，计算精确过零点NTB。
可选的，所述电路还包括：
时钟计数同步电路，用于为过零触发和计数时标锁存电路提供与时钟源一致的计数值。时钟计数同步电路维持一个精确的计数器，有利于保障过零触发和计数时标锁存电路的计数与时钟源保持一致。外部时钟源可以是通过标准计数器通过信标帧广播的时间源，或者导航、授时装置产生的时间、脉冲源。
可选的，所述正沿过零检测电路和所述负沿过零检测电路均包括储能电路、开关电路、光耦隔离电路和电平整形电路；所述储能电路的第一端与对应的光耦隔离电路的第二端连接，第二端与对应的开关电路的第二端连接；所述光耦隔离电路的第一端与对应的开关电路的第一端连接；所述储能电路在未过零之前进行储能，其对应的开关电路在过零点打开，使得所述储能电路驱动对应的光耦隔离电路工作；所述光耦隔离电路的第三端和第四端分别与对应的电平整形电路连接，所述电平整形电路对光耦输出的电平信号进行整形，输出TTL电平逻辑信号。采用储能电路为光耦隔离电路供电，无需交流电直接分压后驱动光耦工作，因此消耗的交流功耗更低，适合大面积推广应用。
正沿过零检测电路如图3所示，所述正沿过零检测电路的储能电路的第一端、光耦隔离电路的第二端与零线连接，所述开关电路的第二端与火线连接。正沿过零检测电路还包括第一二极管D1和第二二极管D2，储能电路的第一端、光耦隔离电路的第二端与第一二极管D1的负极连接，第一二极管D1的正极与零线连接；开关电路的第二端还与第二二极管D2的正极连接，第二二极管D2的负极与火线连接。第一二极管D1作为反向截止二极管能够有效防止储能电路的电流反向导通。
负沿过零检测电路如图4所示，所述负沿过零检测电路的储能电路的第一端、光耦隔离电路的第二端与火线连接，所述开关电路的第三端与零线连接。负沿过零检测电路还包括第三二极管D3和第四二极管D4，储能电路的第一端、光耦隔离电路的第二端与第三二极管D3的负极连接，第三二极管D3的正极与火线连接；开关电路的第二端还与第四二极管D4的正极连接，第四二极管D4的负极与零线连接。第三二极管D3作为反向截止二极管能够有效防止储能电路的电流反向导通。
可选的，图5所示的是数字滤波和补偿逻辑电路框图，所述数字滤波和补偿逻辑电路包括：
逻辑采样电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于使用精确的计数器时钟对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
01计数滤波模块，与所述逻辑采样电路连接，用于对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
数字过零沿检测模块，与所述01计数滤波模块连接，用于对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
延时补偿模块，与所述01计数滤波模块和所述数字过零沿检测模块连接，用于对所述01计数滤波模块和所述数字过零沿检测模块处理过程中产生的延时进行补偿，得到所述补偿时间值。采用模拟电路滤波和数字去抖的方法消除抖动毛刺、脉冲等干扰信号对过零信号检测的影响，进一步保障过零点测量的精确性。
01计数滤波模对TTL逻辑电平采样序列进行长度为LN的滑动计数，当0逻辑计数个数和LN相同，输出0电平，当1逻辑计数个数和LN相同，输出1电平，否则保持原输出电平不变，从而达到滤除长度小于LN的非正常跳变毛刺信号。01计数滤波逻辑模块处理记为延时tD1。图6所示为01计数滤波模块进行数据处理的示意图，从图中可以看出，LN＝6，当采样逻辑值为0时，输出0电平，当采样逻辑值首次出现1时，继续输出0电平，直到采样逻辑值第六次出现1，输出1电平。在实际使用中，LN根据电网上的干扰的脉宽来设定，属于经验值。
数字过零沿检测模块包括1电平计数器TH，0电平计数器TL和有效电平判断门限TT；在1电平检测工作状态下，检测到有效的1电平检测条件，即为当检测到输入电平为1电平时，计数器TH开始递增，当检测到输入电平为0电平时，计数器TH保持不变，当计数器TH大于有效电平判断门限TT时，作为检测到有效的1电平检测条件；所述0电平检测工作状态下，检测到有效的0电平检测条件，即为当检测到输入电平为0电平时，计数器TL开始递增，当检测到输入电平为1电平时，计数器TL保持不变，当计数器TL大于有效电平判断门限TT时，作为检测到有效的0电平检测条件；以上条件只有检测到1电平或者0电平累计时间计数大于TT时，才判断为有效条件，从而对脉冲干扰进行有效的滤除，防止检测条件被误触发。数字过零沿检测模块，从真实过零点到检测出过零点的检测延迟时间为tD2。图7所示为数字过零沿检测模块1电平检测示意图，图8所示为数字过零沿检测模块0电平检测示意图。
延时补偿模块的补偿时间值为tD，tD＝tD1+tD2。
可选的，所述过零触发和计数时标锁存电路包括：
触发器，与所述数字滤波和补偿逻辑电路连接，用于将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
计数时标锁存电路，与所述触发器连接，用于根据中断信号锁存过零信号产生事件、时间标记和补偿时间值。通过触发器将六路电平信号转换为3路电平信号，并进行锁存，处理器处理时仅需要通过一路IO口读取锁存器中的数据进行精确过零点计算。
过零触发和计数时标锁存电路内置有触发器1～3，分别将A相信号TTL3-1和TTL3-2、B相信号TTL3-3和TTL3-4、C相信号TTL3-5和TTL3-6变换成和上升沿、下降沿对应的中断信号INTA、INTB、INTC；以触发器1变换TTL3-1～TTL3-2为中断信号INTA为例，信号图如图9所示，经过变换后的触发器1的真值表如表1所示。
A相正沿过零TTL3-1 A相负沿过零TTL3-2 中断信号INT<sub>A</sub>
0 0 不变
0 1 0
1 0 1
1 1 1
表1
计数时标锁存电路内有一独立的时间计数器，过零信号产生时直接锁存该事件EFi和它的时间标记TSi，补偿时间值tDi，如图10所示，这些数据被保存在数据缓存内，依次记为EFi…EFx,TSi…TSx,tDi…tDx，EFi含有标识正负沿的信息以对正过零还是负过零进行区分。过零信号的产生同时会触发中断，处理器响应中断读取过零信号事件的和它的时间标记、补偿时间值。真实的精确过零点NTB时间标记为：
NTBi＝TSi-tDi。
本发明第二方面提供一种双沿过零信号采集及数字滤波方法，所述方法包括：
由正沿过零检测电路检测三相交流电各相的正沿TTL电平逻辑信号；
由负沿过零检测电路检测三相交流电各相的负沿TTL电平逻辑信号；
由数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值及精准的正沿信号或负沿信号；
由过零触发和计数时标锁存电路将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和补偿时间值；
由微处理器读取所述过零信号事件、时间标记和补偿时间值，计算精确过零点NTB(网络基准时间)。
可选的，所述数字滤波和补偿逻辑电路包括逻辑采样电路、01计数滤波模块、数字过零沿检测模块和延时补偿模块；
由所述数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号的毛刺信号和脉冲干扰信号，得到补偿时间值及精准的正沿信号或负沿信号，包括：
由逻辑采样电路对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
由01计数滤波模块对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
由数字过零沿检测模块对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
由延时补偿模块对01计数滤波模块和数字过零沿检测模块处理过程中产生的延时进行补偿，得到补偿时间值。采用模拟电路滤波和数字去抖的方法消除抖动毛刺、脉冲等干扰信号对过零信号检测的影响，进一步保障过零点测量的精确性。
可选的，所述过零触发和计数时标锁存电路包括触发器和计数时标锁存电路；
由所述过零触发和计数时标锁存电路，将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和补偿时间值，包括：
由触发器将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
由计数时标锁存电路根据中断信号锁存过零信号产生事件、时间标记和补偿时间值。通过触发器将六路电平信号转换为3路电平信号，并进行锁存，处理器处理时仅需要通过一路IO口读取锁存器中的数据进行精确过零点计算。
本发明第三方面提供一种双沿过零信号采集及数字滤波装置，所述装置包括所述的三相双沿精准过零信号采集及数字滤波电路。该装置能够精确测量过零点，并减少处理器处理压力。
本领域技术人员可以理解实现上述实施方式的方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本发明各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (10)

1.一种双沿过零信号采集及数字滤波电路，其特征在于，所述电路包括：
正沿过零检测电路，用于检测三相交流电各相的正沿TTL电平逻辑信号；
负沿过零检测电路，用于检测三相交流电各相的负沿TTL电平逻辑信号；
数字滤波和补偿逻辑电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号；
过零触发和计数时标锁存电路，与所述数字滤波和补偿逻辑电路连接，用于将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值；以及
微处理器，与所述过零触发和计数时标锁存电路连接，用于读取所述过零信号事件、所述时间标记和所述补偿时间值，计算过零点NTB。
2.根据权利要求1所述的双沿过零信号采集及数字滤波电路，其特征在于，所述电路还包括：
时钟计数同步电路，用于为过零触发和计数时标锁存电路提供与时钟源一致的计数值。
3.根据权利要求1所述的双沿过零信号采集及数字滤波电路，其特征在于，所述正沿过零检测电路和所述负沿过零检测电路均包括储能电路、开关电路、光耦隔离电路和电平整形电路；所述储能电路的第一端与对应的光耦隔离电路的第二端连接，第二端与对应的开关电路的第二端连接；所述光耦隔离电路的第一端与对应的开关电路的第一端连接；所述储能电路在未过零之前进行储能，其对应的开关电路在过零点打开，使得所述储能电路驱动对应的光耦隔离电路工作；所述光耦隔离电路的第三端和第四端分别与对应的电平整形电路连接，所述电平整形电路对光耦输出的电平信号进行整形，输出TTL电平逻辑信号。
4.根据权利要求3所述的双沿过零信号采集及数字滤波电路，其特征在于，所述正沿过零检测电路和所述负沿过零检测电路均为三路。
5.根据权利要求1所述的双沿过零信号采集及数字滤波电路，其特征在于，所述数字滤波和补偿逻辑电路包括：
逻辑采样电路，与所述正沿过零检测电路或所述负沿过零检测电路连接，用于对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
01计数滤波模块，与所述逻辑采样电路连接，用于对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
数字过零沿检测模块，与所述01计数滤波模块连接，用于对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
延时补偿模块，与所述01计数滤波模块和所述数字过零沿检测模块连接，用于对所述01计数滤波模块和所述数字过零沿检测模块处理过程中产生的延时进行补偿，得到所述补偿时间值。
6.根据权利要求1所述的双沿过零信号采集及数字滤波电路，其特征在于，所述过零触发和计数时标锁存电路包括：
触发器，与所述数字滤波和补偿逻辑电路连接，用于将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
计数时标锁存电路，与所述触发器连接，用于根据所述中断信号锁存过零信号产生事件、时间标记和所述补偿时间值。
7.一种双沿过零信号采集及数字滤波方法，其特征在于，所述方法包括：
由正沿过零检测电路检测三相交流电各相的正沿TTL电平逻辑信号；
由负沿过零检测电路检测三相交流电各相的负沿TTL电平逻辑信号；
由数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号；
由过零触发和计数时标锁存电路将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值；
由微处理器读取所述过零信号事件、所述时间标记和所述补偿时间值，计算过零点NTB。
8.根据权利要求7所述的双沿过零信号采集及数字滤波方法，其特征在于，所述数字滤波和补偿逻辑电路包括逻辑采样电路、01计数滤波模块、数字过零沿检测模块和延时补偿模块；
由所述数字滤波和补偿逻辑电路对检测的所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，滤除采样信号中的毛刺信号和脉冲干扰信号，得到补偿时间值和正沿信号或负沿信号，包括：
由逻辑采样电路对所述正沿TTL电平逻辑信号或所述负沿TTL电平逻辑信号进行采样，得到TTL逻辑电平采样序列TTL1；
由01计数滤波模块对所述TTL逻辑电平采样序列TTL1进行长度为LN的滑动计数，滤除长度小于LN的非正常跳变毛刺信号，得到逻辑电平信号TTL2；
由数字过零沿检测模块对所述逻辑电平信号TTL2进行过零沿检测，滤除脉冲干扰得到逻辑电平信号TTL3；以及
由延时补偿模块对所述01计数滤波模块和所述数字过零沿检测模块处理过程中产生的延时进行补偿，得到所述补偿时间值。
9.根据权利要求7所述的双沿过零信号采集及数字滤波方法，其特征在于，所述过零触发和计数时标锁存电路包括触发器和计数时标锁存电路；
由所述过零触发和计数时标锁存电路，将同一相的所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号，并锁存过零信号事件、时间标记和所述补偿时间值，包括：
由触发器将所述正沿信号和所述负沿信号进行锁存变换，得到与正沿、负沿对应的中断信号；
由计数时标锁存电路根据所述中断信号锁存过零信号产生事件、时间标记和所述补偿时间值。
10.一种双沿过零信号采集及数字滤波装置，其特征在于，所述装置包括权利要求1-6中任一项所述的双沿过零信号采集及数字滤波电路。
CN202011302631.0A 2020-11-19 2020-11-19 双沿过零信号采集及数字滤波电路、方法及装置 Active CN112615614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011302631.0A CN112615614B (zh) 2020-11-19 2020-11-19 双沿过零信号采集及数字滤波电路、方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011302631.0A CN112615614B (zh) 2020-11-19 2020-11-19 双沿过零信号采集及数字滤波电路、方法及装置

Publications (2)

Publication Number Publication Date
CN112615614A CN112615614A (zh) 2021-04-06
CN112615614B true CN112615614B (zh) 2022-01-14

Family

ID=75225963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011302631.0A Active CN112615614B (zh) 2020-11-19 2020-11-19 双沿过零信号采集及数字滤波电路、方法及装置

Country Status (1)

Country Link
CN (1) CN112615614B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098238B (zh) * 2021-04-07 2022-06-28 岳阳东瑞电气有限公司 一种数字式精确三相同步信号采集及移相触发系统
CN114513167B (zh) * 2022-04-20 2022-07-08 灵矽微电子(深圳)有限责任公司 通信模块及电池管理系统
CN116560457B (zh) * 2023-07-10 2023-09-15 北京炬玄智能科技有限公司 基于iic通信的跨时钟域同步电路及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639413B2 (en) * 2001-07-06 2003-10-28 Schweitzer Engineering Laboratories, Inc. System and method for calibration of data in an electric power monitoring system
CN205562673U (zh) * 2016-04-08 2016-09-07 南京工程学院 一种高精度三相交流信号正负过零检测装置
CN105675968A (zh) * 2016-04-08 2016-06-15 南京工程学院 一种高精度三相交流信号正负过零检测装置及方法

Also Published As

Publication number Publication date
CN112615614A (zh) 2021-04-06

Similar Documents

Publication Publication Date Title
CN112615614B (zh) 双沿过零信号采集及数字滤波电路、方法及装置
CN201352235Y (zh) 三相多功能电能表
CN100583644C (zh) 一种积分式a/d转换方法及其模数转换装置
CN105548656A (zh) 一种直流高电压隔离采样电路
CN109596949A (zh) 一种智能变电站数字化采样同步转换方法及装置
CN109782059B (zh) 一种准确计量反向有功电能的方法
CN101865951B (zh) 一种抗干扰的频率测量方法
CN103063905A (zh) 一种单体电池电压隔离检测系统
CN110672981A (zh) 一种基于mmc的直流配电网故障测距方法
CN202631630U (zh) 基于布莱克曼-哈里斯窗频谱校正的新型智能电能表
CN111624428B (zh) 支持远程云服务的交流充电桩的故障诊断装置
CN111308232A (zh) 用于大功率变流模块电流回路杂散参数的测取系统及方法
CN202903870U (zh) 一种超低功耗的高速高精度数据采集系统
CN208721739U (zh) 具有保护功能的单相电能计量装置
CN216954886U (zh) 一种充电器的混合型多点otp采集电路
CN104931814A (zh) 一种数字隔离式电网检测器
CN215894922U (zh) 一种具有谐波电度计量功能的电能质量在线监测装置
CN211426628U (zh) 一种输电线路损耗监测终端
CN112035786B (zh) 一种电池管理系统的电流算法
CN106324403A (zh) 一种基于状态识别的继电保护适应性滤波算法
CN113866492A (zh) 一种直流电压信号线性隔离采样方法
CN108872692A (zh) 一种工业噪声条件下的pwm波占空比测量方法
CN218181006U (zh) 一种新型故障录波测距装置
CN105676058A (zh) 用于智能电网传感装置的高精度测量数据采样同步装置及方法
CN203965864U (zh) 交直流电压表信号采样的隔离电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant