CN112578254A - 一种双mos管测试方法 - Google Patents

一种双mos管测试方法 Download PDF

Info

Publication number
CN112578254A
CN112578254A CN202011422216.9A CN202011422216A CN112578254A CN 112578254 A CN112578254 A CN 112578254A CN 202011422216 A CN202011422216 A CN 202011422216A CN 112578254 A CN112578254 A CN 112578254A
Authority
CN
China
Prior art keywords
vdd
testing
switch
current
limiting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011422216.9A
Other languages
English (en)
Inventor
葛正宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202011422216.9A priority Critical patent/CN112578254A/zh
Publication of CN112578254A publication Critical patent/CN112578254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了集成电路领域内的一种双MOS管测试方法，包括以下步骤：1）测试R_gate；2）测试Ist；3）测试Iburst、Iquiet、Iop；4）测试Vgate_clamp；5）测试VDD_OVP；6）测试VDD_Clamp；7）测试Fosc；8）测试f_ocp；9）测试Vfb_open；10）测试Ifb_short；11）测试Vol；12）测试Voh；13）测试VDD_UVLO，本发明可精确测测待测芯片的各项性能，且测试方便快捷，提高芯片生产的效率。

Description

一种双MOS管测试方法
技术领域
本发明涉及一种集成电路，特别涉及一种双MOS管测试电路。
背景技术
随着集成电路产业的发展，对集成电路进行测试也显得越来越重要。就目前而言集成电路的测试一般采用专用测试仪器和通用测试仪器。由于专用测试仪器的局限性、非标准性及专用测仪器的开发周期过长等问题使得专用测试仪器的使用受到了较大的限制。而通用测试仪器 (ATE ：Automatic test equipment) 则以它的通用性、标准性、便捷性以及开放性迅速成为了集成电路测试行业的主流。
发明内容
本发明的目的是提供一种双MOS管测试电路及其测试方法，可精确测测待测芯片的各项性能，且测试方便快捷，提高芯片生产的效率。
本发明的目的是这样实现的：一种双MOS管测试方法，采用的双MOS管测试电路包括VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子以及VCS供电检测端子，所述VDD供电检测端子分两路，一路经滤波电容C1接地，另一路接待测芯片的VDD脚，所述VP供电检测端子顺序接开关K4、限流电阻R1后分两路，一路经串联的开关K5、限流电阻R2接地，另一路接待测芯片的GATE脚，所述VGATE供电检测端子经开关K3接待测芯片的GATE脚，开关K3与GATE脚之间的电极点经串联的开关K2、滤波电容C2接地，所述VFB供电检测端子经开关K1接待测芯片的FB脚，所述VCS供电检测端子接待测芯片的CS脚，待测芯片的GND脚接地，所述开关K1、开关K2、开关K3、开关K4、开关K5均为继电器开关，且均为常开开关，所述VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子、VCS供电检测端子均为有源监测线，且监测线和电源线分开用两根线；包括：
1）测试R_gate，闭合开关K3，断开其它开关，VGATE加压、限流，延时后，测试流入GATE引脚电流IGATE，并用VGATE/IGATE计算电阻值，测试完将K3断开；
2）测试Ist，断开所有开关，VDD加压、限流，延时后，测试流入VDD引脚的电流；
3）测试Iburst、Iquiet、Iop，闭合开关K1，断开其他开关，VCS加0V，VDD从0V逐渐升高至设定电压，限流，再降低至另一设定电压，VFB加压限流，延时后，测试流入VDD引脚的电流得到Iburst；VFB升高至设定电压，限流，延时后，测试流入VDD引脚的电流得到Iquiet；闭合开关K2，延时后，测试流入VDD引脚的电流得到Iop；
4）测试Vgate_clamp，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至设定电压，限流，VFB加压，限流，触发电平调至设定值，延时后，测试GATE频率fvc1；再将触发电平调至设定值，延时后，测试GATE频率fvc2；
5）测试VDD_OVP，闭合开关K1，断开开关K2，VCS加0V，VDD加压、限流，VFB加压、限流，将触发电平设置在设定值内，延时后，测试GATE频率f_ovp1，再将VDD升至设定电压，测试GATE频率f_ovp2；
6）测试VDD_Clamp，断开所有开关，VDD电压加到设定值，限制电流，测试VDD电压VDD_Clamp，延时后，测试GATE的频率Fclamp；
7）测试Fosc，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，延时后，测试GATE引脚频率Fosc；
8）测试f_ocp，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，VCS从0V增加到设定值，延时后，测试GATE引脚频率；
9）测试Vfb_open，所有开关断开，VDD从0V升高至设定值、限流，再降低至设定值，测量FB脚的电压；
10）测试Ifb_short，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压限流，测量由FB引脚流出的电流；
11）测试Vol，闭合开关K1、开关K4，其它开关断开，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，VP加压、限流，将触发电平调至设定值，测试GATE的频率，测试完将开关K4断开；
12）测试Voh，闭合开关K1、开关K5，其它开关断开，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，将触发电平调至设定值，测试GATE的频率，测试完将开关K5断开；
13）测试VDD_UVLO，所有开关断开，VCS加0V，VDD从0V升高至设定值、限流，延时，将VDD下降至设定值，延时，测试VDD电流Idd1；再将VDD下降至设定值，延时，测试VDD电流Idd2。
作为本发明的进一步限定，包括：
1）测试R_gate，闭合开关K3，断开其它开关，VGATE加0.3V、限流1mA，延时后5mS，测试流入GATE引脚电流IGATE，并用VGATE/IGATE计算电阻值，测试完将K3断开；
2）测试Ist，断开所有开关，VDD加19.5V、限流10mA，延时10 mS，测试流入VDD引脚的电流；
3）测试Iburst、Iquiet、Iop，闭合开关K1，断开其他开关，VCS加0V，VDD从0V逐渐升高至23V，限流10mA，再降低至16V，VFB加0.5V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iburst；VFB升高至3V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iquiet；闭合开关K2，延时10mS，测试流入VDD引脚的电流得到Iop；
4）测试Vgate_clamp，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V，限流10mA，VFB加3V，限流10mA，触发电平调至15V，延时5mS后，测试GATE频率fvc1；再将触发电平调至12V，延时5mS，测试GATE频率fvc2；
5）测试VDD_OVP，闭合开关K1，断开开关K2，VCS加0V，VDD加28.5V、限流10mA，VFB加3V、限流10mA，将触发电平设置在10V，延时5mS，测试GATE频率f_ovp1，再将VDD升至32.5V，测试GATE频率f_ovp2；
6）测试VDD_Clamp，断开所有开关，VDD电压加到36V，限制电流10mA，测试VDD电压VDD_Clamp，延时2mS，测试GATE的频率Fclamp；
7）测试Fosc，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，延时5mS，测试GATE引脚频率Fosc1；VFB加3.5V，延时120mS，测试GATE引脚频率Fosc2；VFB加3.9V，延时120mS，测试GATE引脚频率Fosc3；
8）测试f_ocp，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VCS从0V增加到0.7V，延时5mS，测试GATE引脚频率f_ocp1，VCS从0.7V增加到1.1V，延时5mS，测试GATE引脚频率f_ocp2；
9）测试Vfb_open，所有开关断开，VDD从0V升高至23V、限流10mA，再降低至16V，测量FB脚的电压；
10）测试Ifb_short，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加0V、限流10mA，测量由FB引脚流出的电流；
11）测试Vol，闭合开关K1、开关K4，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VP加15V、限流100mA，将触发电平调至1V，测试GATE的频率，测试完将开关K4断开；
12）测试Voh，闭合开关K1、开关K5，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，将触发电平调至8V，测试GATE的频率，测试完将开关K5断开；
13）测试VDD_UVLO，所有开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，延时10mS，将VDD下降至9V，延时5mS，测试VDD电流Idd1；再将VDD下降至7V，延时5mS，测试VDD电流Idd2。
与现有技术相比，本发明的有益效果在于，通过使用本发明测试6968E芯片大大提高了芯片的测试精度，提高了芯片的良品率，同时，还提高了生产效率。
附图说明
图1本发明中采用的测试电路原理图。
具体实施方式
如图1所示的一种双MOS管测试电路，包括VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子以及VCS供电检测端子，VDD供电检测端子分两路，一路经滤波电容C1接地，另一路接待测芯片的VDD脚，VP供电检测端子顺序接开关K4、限流电阻R1后分两路，一路经串联的开关K5、限流电阻R2接地，另一路接待测芯片的GATE脚，VGATE供电检测端子经开关K3接待测芯片的GATE脚，开关K3与GATE脚之间的电极点经串联的开关K2、滤波电容C2接地，VFB供电检测端子经开关K1接待测芯片的FB脚，VCS供电检测端子接待测芯片的CS脚，待测芯片的GND脚接地，开关K1、开关K2、开关K3、开关K4、开关K5均为继电器开关，且均为常开开关，VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子、VCS供电检测端子均为有源监测线，且监测线和电源线分开用两根线。
一种双MOS管测试方法，包括以下步骤：
1）测试R_gate，闭合开关K3，断开其它开关，VGATE加0.3V、限流1mA，延时后5mS，测试流入GATE引脚电流IGATE，并用VGATE/IGATE计算电阻值，测试完将K3断开；
2）测试Ist，断开所有开关，VDD加19.5V、限流10mA，延时10 mS，测试流入VDD引脚的电流；
3）测试Iburst、Iquiet、Iop，闭合开关K1，断开其他开关，VCS加0V，VDD从0V逐渐升高至23V，限流10mA，再降低至16V，VFB加0.5V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iburst；VFB升高至3V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iquiet；闭合开关K2，延时10mS，测试流入VDD引脚的电流得到Iop；
4）测试Vgate_clamp，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V，限流10mA，VFB加3V，限流10mA，触发电平调至15V，延时5mS后，测试GATE频率fvc1；再将触发电平调至12V，延时5mS，测试GATE频率fvc2；
5）测试VDD_OVP，闭合开关K1，断开开关K2，VCS加0V，VDD加28.5V、限流10mA，VFB加3V、限流10mA，将触发电平设置在10V，延时5mS，测试GATE频率f_ovp1，再将VDD升至32.5V，测试GATE频率f_ovp2；
6）测试VDD_Clamp，断开所有开关，VDD电压加到36V，限制电流10mA，测试VDD电压VDD_Clamp，延时2mS，测试GATE的频率Fclamp；
7）测试Fosc，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，延时5mS，测试GATE引脚频率Fosc1；VFB加3.5V，延时120mS，测试GATE引脚频率Fosc2；VFB加3.9V，延时120mS，测试GATE引脚频率Fosc3；
8）测试f_ocp，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VCS从0V增加到0.7V，延时5mS，测试GATE引脚频率f_ocp1，VCS从0.7V增加到1.1V，延时5mS，测试GATE引脚频率f_ocp2；
9）测试Vfb_open，所有开关断开，VDD从0V升高至23V、限流10mA，再降低至16V，测量FB脚的电压；
10）测试Ifb_short，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加0V、限流10mA，测量由FB引脚流出的电流；
11）测试Vol，闭合开关K1、开关K4，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VP加15V、限流100mA，将触发电平调至1V，测试GATE的频率，测试完将开关K4断开；
12）测试Voh，闭合开关K1、开关K5，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，将触发电平调至8V，测试GATE的频率，测试完将开关K5断开；
13）测试VDD_UVLO，所有开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，延时10mS，将VDD下降至9V，延时5mS，测试VDD电流Idd1；再将VDD下降至7V，延时5mS，测试VDD电流Idd2。
本发明并不局限于上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。

Claims (2)

1.一种双MOS管测试方法，采用的双MOS管测试电路包括VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子以及VCS供电检测端子，所述VDD供电检测端子分两路，一路经滤波电容C1接地，另一路接待测芯片的VDD脚，所述VP供电检测端子顺序接开关K4、限流电阻R1后分两路，一路经串联的开关K5、限流电阻R2接地，另一路接待测芯片的GATE脚，所述VGATE供电检测端子经开关K3接待测芯片的GATE脚，开关K3与GATE脚之间的电极点经串联的开关K2、滤波电容C2接地，所述VFB供电检测端子经开关K1接待测芯片的FB脚，所述VCS供电检测端子接待测芯片的CS脚，待测芯片的GND脚接地，所述开关K1、开关K2、开关K3、开关K4、开关K5均为继电器开关，且均为常开开关，所述VDD供电检测端子、VP供电检测端子、VGATE供电检测端子、VFB供电检测端子、VCS供电检测端子均为有源监测线，且监测线和电源线分开用两根线；其特征在于，包括：
1）测试R_gate，闭合开关K3，断开其它开关，VGATE加压、限流，延时后，测试流入GATE引脚电流IGATE，并用VGATE/IGATE计算电阻值，测试完将K3断开；
2）测试Ist，断开所有开关，VDD加压、限流，延时后，测试流入VDD引脚的电流；
3）测试Iburst、Iquiet、Iop，闭合开关K1，断开其他开关，VCS加0V，VDD从0V逐渐升高至设定电压，限流，再降低至另一设定电压，VFB加压限流，延时后，测试流入VDD引脚的电流得到Iburst；VFB升高至设定电压，限流，延时后，测试流入VDD引脚的电流得到Iquiet；闭合开关K2，延时后，测试流入VDD引脚的电流得到Iop；
4）测试Vgate_clamp，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至设定电压，限流，VFB加压，限流，触发电平调至设定值，延时后，测试GATE频率fvc1；再将触发电平调至设定值，延时后，测试GATE频率fvc2；
5）测试VDD_OVP，闭合开关K1，断开开关K2，VCS加0V，VDD加压、限流，VFB加压、限流，将触发电平设置在设定值内，延时后，测试GATE频率f_ovp1，再将VDD升至设定电压，测试GATE频率f_ovp2；
6）测试VDD_Clamp，断开所有开关，VDD电压加到设定值，限制电流，测试VDD电压VDD_Clamp，延时后，测试GATE的频率Fclamp；
7）测试Fosc，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，延时后，测试GATE引脚频率Fosc；
8）测试f_ocp，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，VCS从0V增加到设定值，延时后，测试GATE引脚频率；
9）测试Vfb_open，所有开关断开，VDD从0V升高至设定值、限流，再降低至设定值，测量FB脚的电压；
10）测试Ifb_short，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压限流，测量由FB引脚流出的电流；
11）测试Vol，闭合开关K1、开关K4，其它开关断开，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，VP加压、限流，将触发电平调至设定值，测试GATE的频率，测试完将开关K4断开；
12）测试Voh，闭合开关K1、开关K5，其它开关断开，VCS加0V，VDD从0V升高至设定值、限流，再降低至设定值，VFB加压、限流，将触发电平调至设定值，测试GATE的频率，测试完将开关K5断开；
13）测试VDD_UVLO，所有开关断开，VCS加0V，VDD从0V升高至设定值、限流，延时，将VDD下降至设定值，延时，测试VDD电流Idd1；再将VDD下降至设定值，延时，测试VDD电流Idd2。
2.根据权利要求1所述的一种双MOS管测试方法，其特征在于，包括：
1）测试R_gate，闭合开关K3，断开其它开关，VGATE加0.3V、限流1mA，延时后5mS，测试流入GATE引脚电流IGATE，并用VGATE/IGATE计算电阻值，测试完将K3断开；
2）测试Ist，断开所有开关，VDD加19.5V、限流10mA，延时10 mS，测试流入VDD引脚的电流；
3）测试Iburst、Iquiet、Iop，闭合开关K1，断开其他开关，VCS加0V，VDD从0V逐渐升高至23V，限流10mA，再降低至16V，VFB加0.5V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iburst；VFB升高至3V，限流10mA，延时10mS，测试流入VDD引脚的电流得到Iquiet；闭合开关K2，延时10mS，测试流入VDD引脚的电流得到Iop；
4）测试Vgate_clamp，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V，限流10mA，VFB加3V，限流10mA，触发电平调至15V，延时5mS后，测试GATE频率fvc1；再将触发电平调至12V，延时5mS，测试GATE频率fvc2；
5）测试VDD_OVP，闭合开关K1，断开开关K2，VCS加0V，VDD加28.5V、限流10mA，VFB加3V、限流10mA，将触发电平设置在10V，延时5mS，测试GATE频率f_ovp1，再将VDD升至32.5V，测试GATE频率f_ovp2；
6）测试VDD_Clamp，断开所有开关，VDD电压加到36V，限制电流10mA，测试VDD电压VDD_Clamp，延时2mS，测试GATE的频率Fclamp；
7）测试Fosc，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，延时5mS，测试GATE引脚频率Fosc1；VFB加3.5V，延时120mS，测试GATE引脚频率Fosc2；VFB加3.9V，延时120mS，测试GATE引脚频率Fosc3；
8）测试f_ocp，闭合开关K1、开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VCS从0V增加到0.7V，延时5mS，测试GATE引脚频率f_ocp1，VCS从0.7V增加到1.1V，延时5mS，测试GATE引脚频率f_ocp2；
9）测试Vfb_open，所有开关断开，VDD从0V升高至23V、限流10mA，再降低至16V，测量FB脚的电压；
10）测试Ifb_short，闭合开关K1，断开开关K2，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加0V、限流10mA，测量由FB引脚流出的电流；
11）测试Vol，闭合开关K1、开关K4，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，VP加15V、限流100mA，将触发电平调至1V，测试GATE的频率，测试完将开关K4断开；
12）测试Voh，闭合开关K1、开关K5，其它开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，再降低至16V，VFB加3V、限流10mA，将触发电平调至8V，测试GATE的频率，测试完将开关K5断开；
13）测试VDD_UVLO，所有开关断开，VCS加0V，VDD从0V升高至23V、限流10mA，延时10mS，将VDD下降至9V，延时5mS，测试VDD电流Idd1；再将VDD下降至7V，延时5mS，测试VDD电流Idd2。
CN202011422216.9A 2020-12-08 2020-12-08 一种双mos管测试方法 Pending CN112578254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011422216.9A CN112578254A (zh) 2020-12-08 2020-12-08 一种双mos管测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011422216.9A CN112578254A (zh) 2020-12-08 2020-12-08 一种双mos管测试方法

Publications (1)

Publication Number Publication Date
CN112578254A true CN112578254A (zh) 2021-03-30

Family

ID=75127739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011422216.9A Pending CN112578254A (zh) 2020-12-08 2020-12-08 一种双mos管测试方法

Country Status (1)

Country Link
CN (1) CN112578254A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN102226831A (zh) * 2011-03-25 2011-10-26 南通富士通微电子股份有限公司 芯片测试方法及锂电池保护芯片的测试电路
US20160164425A1 (en) * 2014-12-03 2016-06-09 Fuji Electric Co., Ltd. Switching power source device, method of controlling switching power source device, and circuit for controlling switching power source device
CN107807326A (zh) * 2017-10-31 2018-03-16 江苏友润微电子有限公司 Sp8封装形式的锂电池充电器件测试电路及其测试方法
CN209673953U (zh) * 2019-01-25 2019-11-22 江苏友润微电子有限公司 一种电源ic产品的测试电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101949990A (zh) * 2010-09-25 2011-01-19 苏州华芯微电子股份有限公司 Ic管脚开短路测试方法
CN102226831A (zh) * 2011-03-25 2011-10-26 南通富士通微电子股份有限公司 芯片测试方法及锂电池保护芯片的测试电路
US20160164425A1 (en) * 2014-12-03 2016-06-09 Fuji Electric Co., Ltd. Switching power source device, method of controlling switching power source device, and circuit for controlling switching power source device
CN107807326A (zh) * 2017-10-31 2018-03-16 江苏友润微电子有限公司 Sp8封装形式的锂电池充电器件测试电路及其测试方法
CN209673953U (zh) * 2019-01-25 2019-11-22 江苏友润微电子有限公司 一种电源ic产品的测试电路

Similar Documents

Publication Publication Date Title
CN101710159B (zh) 一种新型的直流换流阀试验单元
CN106841708B (zh) 一种快速充电器的测试方法、测试夹具以及系统
CN104020357B (zh) 一种直流偏压下的电容测试电路及测试方法
CN2932394Y (zh) 测量电流范围宽的电流表装置
CN105823990A (zh) 一种用于测试soc电源的模拟负载
CN109342939A (zh) 继电器综合参数测试系统的吸合释放时间校准装置及方法
CN112098900B (zh) 一种电缆连接状态的测试装置及测试方法
CN112578254A (zh) 一种双mos管测试方法
US20070279081A1 (en) Measurement apparatus for FET characteristics
CN206057429U (zh) 一种宽范围的动态电压测量电路
CN201348639Y (zh) 一种测试保险丝熔断时间的测试电路
CN204964673U (zh) 线圈匝间短路测试器
CN106814297B (zh) 一种双向晶闸管全参数手动测试仪
CN111929502A (zh) 一种绝缘检测电路及方法
CN105890808A (zh) 用于主变压器的温度校验仪
CN103558579B (zh) 对电能表检定装置进行电流回路故障点检定的方法
CN202631664U (zh) 一种电位器参数自动综合测试仪
CN105203906A (zh) 线圈匝间短路测试器
CN209167498U (zh) 继电器综合参数测试系统的吸合释放时间校准装置
CN212008842U (zh) 一种继电器寿命测试装置
CN208847828U (zh) 一种电源产品测试仪
CN206975118U (zh) 一种用于消除扫描测试线圈电阻时反向电动势的装置
CN210155291U (zh) 一种直流开关电源故障诊断简易测试仪
CN208283510U (zh) 一种测量晶闸管的电路、装置及万用表
CN103197238A (zh) 一种汽车继电器线圈释放能量测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210330

RJ01 Rejection of invention patent application after publication